JPH06282439A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH06282439A JPH06282439A JP6836993A JP6836993A JPH06282439A JP H06282439 A JPH06282439 A JP H06282439A JP 6836993 A JP6836993 A JP 6836993A JP 6836993 A JP6836993 A JP 6836993A JP H06282439 A JPH06282439 A JP H06282439A
- Authority
- JP
- Japan
- Prior art keywords
- program
- rom
- data
- eeprom
- data communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】 プログラムの交換作業を容易に実施すること
が可能なデータ処理装置を提供する。 【構成】 プログラム内蔵方式のデータ処理装置におい
て、データ通信手段３０と、ＥＥＰＲＯＭにより構成さ
れ、当該データ処理装置のデータ処理を実行する第１の
プログラムを格納するための第１の記憶手段６０と、Ｒ
ＯＭにより構成され、前記第１のプログラムを他の装置
から前記データ通信手段を介して入力し前記第１の記憶
手段に書き込むための第２のプログラムを格納する第２
の記憶手段５０と、を具備することを特徴とする。
が可能なデータ処理装置を提供する。 【構成】 プログラム内蔵方式のデータ処理装置におい
て、データ通信手段３０と、ＥＥＰＲＯＭにより構成さ
れ、当該データ処理装置のデータ処理を実行する第１の
プログラムを格納するための第１の記憶手段６０と、Ｒ
ＯＭにより構成され、前記第１のプログラムを他の装置
から前記データ通信手段を介して入力し前記第１の記憶
手段に書き込むための第２のプログラムを格納する第２
の記憶手段５０と、を具備することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、プログラム内蔵方式の
データ処理装置に係り、より詳細には、小型のマイクロ
コンピュータ・システムに好適なプログラムの格納方式
の改良に関する。
データ処理装置に係り、より詳細には、小型のマイクロ
コンピュータ・システムに好適なプログラムの格納方式
の改良に関する。
【０００２】
【従来の技術】従来、各種製品機器に組み込まれる小型
のマイクロコンピュータ・システムは、プログラム・エ
リアをＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）、
データ・エリアをＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ
ｍｅｍｏｒｙ）で構成するのが一般的である。この
際、使用するＲＯＭは、通常、ワンタイムＲＯＭ（ｏｎ
ｅ−ｔｉｍｅ ＲＯＭ）又はＥＰＲＯＭ（ｅｒａｓａｂ
ｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）である。ワ
ンタイムＲＯＭは、一度、内容を書き込むとそれを消去
することはできない。一方、ＥＰＲＯＭは、紫外線を照
射することにより内容を消去でき、ＲＯＭライタと呼ば
れる専用の機器で再書き込みを行うことが可能である
が、その消去作業には通常１０分〜１５分程度の時間を
必要とする。
のマイクロコンピュータ・システムは、プログラム・エ
リアをＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）、
データ・エリアをＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ
ｍｅｍｏｒｙ）で構成するのが一般的である。この
際、使用するＲＯＭは、通常、ワンタイムＲＯＭ（ｏｎ
ｅ−ｔｉｍｅ ＲＯＭ）又はＥＰＲＯＭ（ｅｒａｓａｂ
ｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）である。ワ
ンタイムＲＯＭは、一度、内容を書き込むとそれを消去
することはできない。一方、ＥＰＲＯＭは、紫外線を照
射することにより内容を消去でき、ＲＯＭライタと呼ば
れる専用の機器で再書き込みを行うことが可能である
が、その消去作業には通常１０分〜１５分程度の時間を
必要とする。
【０００３】
【発明が解決しようとする課題】従って、このようなワ
ンタイムＲＯＭ又はＥＰＲＯＭにプログラムを格納する
製品機器においては、その出荷後、プログラム・エラー
等により障害が発生した場合、現地でＲＯＭ交換作業を
実施して障害の回復処理をしなければならなかった。す
なわち、機器設置現場より機器を取り外し、機器ケース
を分解して、目的とするＲＯＭが搭載されたボード（パ
ッケージ）を取り出す。そして、ＩＣソケット等を介し
てそのボードに搭載されたＲＯＭを引き抜き、更新後の
プログラムが書き込まれた新しいＲＯＭを搭載する。さ
らに、ボートの取り付け、機器ケースの組み立て、元の
場所への機器の設置を実施する必要がある。以上のよう
な現地作業は、多々発生するものであり、そのための工
数及び費用は、膨大なものであった。
ンタイムＲＯＭ又はＥＰＲＯＭにプログラムを格納する
製品機器においては、その出荷後、プログラム・エラー
等により障害が発生した場合、現地でＲＯＭ交換作業を
実施して障害の回復処理をしなければならなかった。す
なわち、機器設置現場より機器を取り外し、機器ケース
を分解して、目的とするＲＯＭが搭載されたボード（パ
ッケージ）を取り出す。そして、ＩＣソケット等を介し
てそのボードに搭載されたＲＯＭを引き抜き、更新後の
プログラムが書き込まれた新しいＲＯＭを搭載する。さ
らに、ボートの取り付け、機器ケースの組み立て、元の
場所への機器の設置を実施する必要がある。以上のよう
な現地作業は、多々発生するものであり、そのための工
数及び費用は、膨大なものであった。
【０００４】かかる実情に鑑み、本発明の目的は、プロ
グラムの交換作業を容易に実施することが可能なデータ
処理装置を提供することにある。
グラムの交換作業を容易に実施することが可能なデータ
処理装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、電気的に消去
及び書き込み可能なＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａ
ｌｌｙ ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ
ＲＯＭ）をプログラム格納用に使用して、データ通信
によりＥＥＰＲＯＭの内容を変更することで上記目的を
達成するものである。すなわち、本発明によれば、プロ
グラム内蔵方式のデータ処理装置において、データ通信
手段と、ＥＥＰＲＯＭにより構成され、当該データ処理
装置のデータ処理を実行する第１のプログラムを格納す
るための第１の記憶手段と、ＲＯＭにより構成され、前
記第１のプログラムを他の装置から前記データ通信手段
を介して入力し前記第１の記憶手段に書き込むための第
２のプログラムを格納する第２の記憶手段と、を具備す
ることを特徴とするデータ処理装置が提供される。
及び書き込み可能なＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａ
ｌｌｙ ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ
ＲＯＭ）をプログラム格納用に使用して、データ通信
によりＥＥＰＲＯＭの内容を変更することで上記目的を
達成するものである。すなわち、本発明によれば、プロ
グラム内蔵方式のデータ処理装置において、データ通信
手段と、ＥＥＰＲＯＭにより構成され、当該データ処理
装置のデータ処理を実行する第１のプログラムを格納す
るための第１の記憶手段と、ＲＯＭにより構成され、前
記第１のプログラムを他の装置から前記データ通信手段
を介して入力し前記第１の記憶手段に書き込むための第
２のプログラムを格納する第２の記憶手段と、を具備す
ることを特徴とするデータ処理装置が提供される。
【０００６】
【作用】上記構成によれば、第２の記憶手段に格納され
た第２のプログラムは、内容更新時、ＲＯＭ交換作業を
伴うが、第１の記憶手段に格納された第１のプログラム
は、上述した現地におけるＲＯＭ交換作業を実施する必
要なく、内容を書き換えることができる。
た第２のプログラムは、内容更新時、ＲＯＭ交換作業を
伴うが、第１の記憶手段に格納された第１のプログラム
は、上述した現地におけるＲＯＭ交換作業を実施する必
要なく、内容を書き換えることができる。
【０００７】
【実施例】以下、添付図面を参照して本発明の実施例を
説明する。
説明する。
【０００８】図１は、本発明の一実施例に係るデータ処
理装置のハードウェア構成を示す概略ブロック図であ
る。本実施例は、マイクロコンピュータ・システムとし
て実現したもので、ＣＰＵ１０は、マイクロプロセッサ
であり、そのアドレス・バス、データ・バス及びコント
ロール・バスは、符号２０で示される。データ通信イン
タフェース・アダプタ回路３０は、ハンディ・パソコン
９０等と接続するためのデータ通信インタフェースに対
するアダプタ回路である。ハンディ・パソコン９０は、
本装置のプログラム更新用に、必要なときのみ接続され
る。ＲＡＭ４０は、ＣＰＵ１０の演算・制御処理過程に
おける一時的なデータを記憶するためのデータ・エリア
として使用される。
理装置のハードウェア構成を示す概略ブロック図であ
る。本実施例は、マイクロコンピュータ・システムとし
て実現したもので、ＣＰＵ１０は、マイクロプロセッサ
であり、そのアドレス・バス、データ・バス及びコント
ロール・バスは、符号２０で示される。データ通信イン
タフェース・アダプタ回路３０は、ハンディ・パソコン
９０等と接続するためのデータ通信インタフェースに対
するアダプタ回路である。ハンディ・パソコン９０は、
本装置のプログラム更新用に、必要なときのみ接続され
る。ＲＡＭ４０は、ＣＰＵ１０の演算・制御処理過程に
おける一時的なデータを記憶するためのデータ・エリア
として使用される。
【０００９】また、ＲＯＭ５０は、本装置の通常処理プ
ログラムを、ハンディ・パソコン９０からデータ通信イ
ンタフェースを介して入力し、ＥＥＰＲＯＭ６０に書き
込むための、データ通信インタフェース・アダプタ回路
３０の制御及びＥＥＰＲＯＭ書き込み制御のためのプロ
グラムを格納するものである。ＥＥＰＲＯＭ６０は、本
装置の通常処理プログラムを格納するものである。ＥＥ
ＰＲＯＭ書き込み制御回路７０は、ＲＯＭ５０に格納さ
れたプログラムの制御の下で、ＥＥＰＲＯＭ６０にデー
タを書き込むのに必要となる回路である。また、機器制
御用回路８０は、ＥＥＰＲＯＭ６０に格納されたプログ
ラムの制御の下で、本装置が実行すべき本来の機器制御
動作を実現するための回路である。
ログラムを、ハンディ・パソコン９０からデータ通信イ
ンタフェースを介して入力し、ＥＥＰＲＯＭ６０に書き
込むための、データ通信インタフェース・アダプタ回路
３０の制御及びＥＥＰＲＯＭ書き込み制御のためのプロ
グラムを格納するものである。ＥＥＰＲＯＭ６０は、本
装置の通常処理プログラムを格納するものである。ＥＥ
ＰＲＯＭ書き込み制御回路７０は、ＲＯＭ５０に格納さ
れたプログラムの制御の下で、ＥＥＰＲＯＭ６０にデー
タを書き込むのに必要となる回路である。また、機器制
御用回路８０は、ＥＥＰＲＯＭ６０に格納されたプログ
ラムの制御の下で、本装置が実行すべき本来の機器制御
動作を実現するための回路である。
【００１０】図２は、図１の構成においてＣＰＵにより
実行されるプログラムの処理手順を示す概略フローチャ
ートである。ＣＰＵ１０は、スタート時、ＲＯＭ５０に
格納されたプログラムを実行する。すなわち、まず、ハ
ンディ・パソコン９０からのＥＥＰＲＯＭ書き込み要求
が存在するか否かを、データ通信インタフェースを介し
て確認する。該要求が存在しなければ、ステップ１７０
に進み、ＥＥＰＲＯＭ６０に格納された、機器制御のた
めの通常処理プログラムの実行へと移る。該要求が存在
すれば、ステップ１２０，１３０において、データ通信
インタフェース・アダプタ回路３０を介して、ハンディ
・パソコン９０とのデータ通信を実行する。入力された
データ（通常処理プログラム）は、一旦ＲＡＭ４０に格
納される。そして、ステップ１４０において、ＥＥＰＲ
ＯＭ書き込み制御回路７０を制御して、該入力データ
は、ＥＥＰＲＯＭ６０に書き込まれる。次いで、ステッ
プ１５０において、ＥＥＰＲＯＭ６０に格納されたプロ
グラムにエラーがないか、所定の検査を実行し、エラー
が発見されれば、ステップ１２０にループバックしデー
タ通信を再実行する。エラーがなければ、ステップ１６
０において所定の内部リセット処理を実行し、ステップ
１７０すなわちＥＥＰＲＯＭ６０に格納された通常処理
プログラムの実行へと移る。通常処理が終了すると、再
び、ステップ１１０すなわちＲＯＭ５０に格納された処
理にループバックする。以上の処理によって、プログラ
ムの更新作業は、従来のＲＯＭ交換作業なくして実現さ
れる。
実行されるプログラムの処理手順を示す概略フローチャ
ートである。ＣＰＵ１０は、スタート時、ＲＯＭ５０に
格納されたプログラムを実行する。すなわち、まず、ハ
ンディ・パソコン９０からのＥＥＰＲＯＭ書き込み要求
が存在するか否かを、データ通信インタフェースを介し
て確認する。該要求が存在しなければ、ステップ１７０
に進み、ＥＥＰＲＯＭ６０に格納された、機器制御のた
めの通常処理プログラムの実行へと移る。該要求が存在
すれば、ステップ１２０，１３０において、データ通信
インタフェース・アダプタ回路３０を介して、ハンディ
・パソコン９０とのデータ通信を実行する。入力された
データ（通常処理プログラム）は、一旦ＲＡＭ４０に格
納される。そして、ステップ１４０において、ＥＥＰＲ
ＯＭ書き込み制御回路７０を制御して、該入力データ
は、ＥＥＰＲＯＭ６０に書き込まれる。次いで、ステッ
プ１５０において、ＥＥＰＲＯＭ６０に格納されたプロ
グラムにエラーがないか、所定の検査を実行し、エラー
が発見されれば、ステップ１２０にループバックしデー
タ通信を再実行する。エラーがなければ、ステップ１６
０において所定の内部リセット処理を実行し、ステップ
１７０すなわちＥＥＰＲＯＭ６０に格納された通常処理
プログラムの実行へと移る。通常処理が終了すると、再
び、ステップ１１０すなわちＲＯＭ５０に格納された処
理にループバックする。以上の処理によって、プログラ
ムの更新作業は、従来のＲＯＭ交換作業なくして実現さ
れる。
【００１１】以上、本発明の一実施例について述べてき
たが、もちろん本発明はこれに限定されるものではな
く、様々な実施例を案出することは当業者にとって容易
なことである。例えば、データ通信手段として、ホスト
・コンピュータと接続するネットワークにインタフェー
スする手段を設ければ、オンラインでプログラムの書換
えが可能となろう。
たが、もちろん本発明はこれに限定されるものではな
く、様々な実施例を案出することは当業者にとって容易
なことである。例えば、データ通信手段として、ホスト
・コンピュータと接続するネットワークにインタフェー
スする手段を設ければ、オンラインでプログラムの書換
えが可能となろう。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
プログラムの交換作業を容易に実施することが可能なデ
ータ処理装置が提供される。
プログラムの交換作業を容易に実施することが可能なデ
ータ処理装置が提供される。
【図１】本発明の一実施例に係るデータ処理装置のハー
ドウェア構成を示す概略ブロック図である。
ドウェア構成を示す概略ブロック図である。
【図２】図１の構成においてＣＰＵにより実行されるプ
ログラムの処理手順を示す概略フローチャートである。
ログラムの処理手順を示す概略フローチャートである。
１０…ＣＰＵ ２０…アドレス・バス／データ・バス／コントロール・
バス ３０…データ通信インタフェース・アダプタ回路 ４０…ＲＡＭ ５０…ＲＯＭ ６０…ＥＥＰＲＯＭ ７０…ＥＥＰＲＯＭ書き込み制御回路 ８０…機器制御用回路
バス ３０…データ通信インタフェース・アダプタ回路 ４０…ＲＡＭ ５０…ＲＯＭ ６０…ＥＥＰＲＯＭ ７０…ＥＥＰＲＯＭ書き込み制御回路 ８０…機器制御用回路
Claims (1)
- 【請求項１】 プログラム内蔵方式のデータ処理装置に
おいて、 データ通信手段（３０）と、 ＥＥＰＲＯＭにより構成され、当該データ処理装置のデ
ータ処理を実行する第１のプログラムを格納するための
第１の記憶手段（６０）と、 ＲＯＭにより構成され、前記第１のプログラムを他の装
置から前記データ通信手段を介して入力し前記第１の記
憶手段に書き込むための第２のプログラムを格納する第
２の記憶手段（５０）と、 を具備することを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6836993A JPH06282439A (ja) | 1993-03-26 | 1993-03-26 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6836993A JPH06282439A (ja) | 1993-03-26 | 1993-03-26 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06282439A true JPH06282439A (ja) | 1994-10-07 |
Family
ID=13371791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6836993A Withdrawn JPH06282439A (ja) | 1993-03-26 | 1993-03-26 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06282439A (ja) |
-
1993
- 1993-03-26 JP JP6836993A patent/JPH06282439A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100381416B1 (ko) | 컴퓨터 시스템 및 그 컴퓨터 시스템의 프로덕트 키 저장방법 | |
| JPH10105386A (ja) | システムの製造番号を保護しつつマザーボードの交換を可能にする装置および方法 | |
| KR19990041698A (ko) | 고정된 플래시 롬의 데이터 갱신이 가능한 컴퓨터 시스템 및 그 제어 방법 | |
| JP2001134629A (ja) | シミュレーション方法およびシミュレーション装置 | |
| CN112035171B (zh) | 基于uefi固件的恢复出厂设置方法及系统 | |
| JP3093541B2 (ja) | プログラムおよびデータの版数管理を行う端末装置およびオンラインシステム | |
| JPH06282439A (ja) | データ処理装置 | |
| JP2002175193A (ja) | プログラム書き換え装置及びプログラム書き換え方法 | |
| JPH086865A (ja) | データ処理装置 | |
| JPH06180674A (ja) | データ記憶装置 | |
| JP2001117779A (ja) | 電子機器、及び、プログラム書き換え方法 | |
| JPH1011277A (ja) | 電気的書換え可能な不揮発性メモリを備えるコンピュータ装置および不揮発性半導体メモリ | |
| JPH0784894A (ja) | 不揮発性メモリの書き込み方法 | |
| JPH10283172A (ja) | フラッシュｒｏｍデータ書き換え方式 | |
| JPH08161160A (ja) | 光ディスク再生装置のファームウエア更新方法 | |
| JP2001222421A (ja) | フラッシュｒｏｍカード、フラッシュｒｏｍ、およびｂｉｏｓ更新方法 | |
| JPH08286948A (ja) | ソフトウエア開発支援装置および方法 | |
| JP3480957B2 (ja) | メモリのプログラミング装置 | |
| JP2713583B2 (ja) | 電子機器 | |
| JPH11328039A (ja) | メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 | |
| JP3535337B2 (ja) | マイコンのエミュレーターのプログラムローディング装置 | |
| JP3250814B2 (ja) | 情報処理装置 | |
| JP2738611B2 (ja) | 電子装置 | |
| JPH06139064A (ja) | 電子機器のバグ対策装置 | |
| JPH04109334A (ja) | プログラム変更装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |