JPH06278303A - 熱記録装置 - Google Patents

Abstract

(57)【要約】 【目的】 印画位置の段差と濃度の段差を共に解決する
ことができる熱記録装置を提供する。 【構成】 サーマルヘッド１の複数の発熱素子Ｒ１〜Ｒ
３２を複数のブロックＢ１〜Ｂ４に分割し、相異なる時
間において順次各ブロックの発熱素子を駆動させて記録
媒体６に画像を形成する熱記録装置において、１ライン
内での各ブロックの駆動は複数回に分けられて、この複
数回に分けた１回の駆動毎に通電すべき発熱素子の数を
カウント手段１０はカウントし、駆動エネルギ演算手段
１２はこのカウント値に基づいて駆動エネルギを演算す
る。そして、サーマルヘッド駆動手段１３は、上記駆動
エネルギに基づいて各ブロックに所属する発熱素子の通
電制御を行う。これにより、同時通電の発熱素子数が多
い時には、例えば通電時間を多くして単位時間当たりの
駆動エネルギの低下を補償して、印画濃度の均一化を図
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリンタ等のサーマル
ヘッドを用いた熱記録装置に係り、特に、サーマルヘッ
ドを分割駆動する際に、ブロック間に生じる印画濃度と
印画位置の段差を改善することができる熱記録装置に関
する。

【０００２】

【従来の技術】一般に、プリンタ等に用いられる記録装
置として、通電により加熱されたサーマルヘッドを感熱
紙等に接触させて印画を行う熱記録装置が知られてい
る。この装置において、サーマルヘッドを構成する複数
の発熱体をいくつかのブロックに分割し、各々のブロッ
クに対する通電を順次行うことで１ラインの印画を完了
させる方式（以下、分割駆動と称す）は、全発熱体数で
なく１つのブロックを構成する発熱体数に見合っただけ
の電源容量を確保すれば良く、低コスト化につながるの
で広く採用されている。

【０００３】ここで従来の分割駆動を行う場合にの一例
を図８及び図９を参照して説明する。図８は一般的なサ
ーマルヘッドを示す構成図、図９はサーマルヘッドの従
来の駆動方式を説明するためのタイミングチャートであ
る。図示するようにこのサーマルヘッド１は、共通電極
２に接続された印画素子としての複数、例えば３２個の
発熱素子Ｒ１〜Ｒ３２を有しており、これらは４つのブ
ロックＢ１〜Ｂ４に分割されている。各ブロックＢ１〜
Ｂ４は例えばトランジスタよりなる４つのドライバＴＡ
１〜ＴＡ４により駆動され、その時の通電データはラッ
チ３から与えられる。このラッチ３は、上記各発熱素子
Ｒ１〜Ｒ３２の数に対応させて３２ビットの値がラッチ
可能になっており、ここにラッチされるべきデータは、
３２ビットのシフトレジスタ４にシリアルに入力され
る。

【０００４】具体的な動作は、まず、ＤＡＴＡから１ビ
ットのシリアルな画像データＤＡＴＡと、このデータに
同期したクロックＣＬＫがサーマルヘッド１内のシフト
レジスタ４へ送られ、１ラインの全画素数分のデータが
シフトレジスタ４に送り込まれると、ラッチ３にラッチ
（ＬＡＴＣＨ）信号を送り、レジスタ４内の内容をラッ
チ３に取り込む。そして、ドライバＴＡ１に所定の通電
時間幅を持った通電パルスＥＮＢ１がくるとこのドライ
バＴＡ１はそのパルスＥＮＢ１のパルス幅の時間だけ、
対応する発熱素子Ｒ１〜Ｒ８に電流を流し、記録媒体に
印画を行う。この後、通電パルスＥＮＢ２、ＥＮＢ３、
ＥＮＢ４を順次加え、１ラインの印画を完了させる。ま
た、以上の操作を１ラインからｎラインまで繰り返して
行うと同時に、サーマルヘッド１と記録媒体とをサーマ
ルヘッド１の発熱素子Ｒ１〜Ｒ３２の配列方向と直交す
る方向に相対的に移動させる。尚、図９において通電パ
ルスＥＮＢがハイの時は通電が行われ、ローの時には非
通電となる。

【０００５】しかしながら、上述した方式にあっては、
発熱素子への通電と同時にサーマルヘッド１と記録媒体
との相対移動が連続的に行われるために、図１０に示す
ように上記４つのブロックの印画が横一線に並ばずに途
中に段差５が発生して良好な印画を得ることができな
い。この場合、通電時にのみサーマルヘッドと記録媒体
との相対移動を停止させれば分割通電により形成される
１ラインの画像をこれに段差を生ぜしめることなく横一
線に並べることができるが、この場合には移動手段の駆
動制御が複雑になるばかりか、移動手段、例えばステッ
ピングモータ等を停止させる時に移動機構の慣性等の影
響により、移動手段が停止信号を受けてから完全に停止
するまでに時間がかかるため、１ラインの通電乃至印画
に必要な時間が大きくなってしまい、印画時間の高速化
を妨げることになる。

【０００６】

【発明が解決しようとする課題】そこで、特公昭６３−
４９６３２号公報で示されているように、サーマルヘッ
ド１と記録媒体を相対的・連続的に移動させる時に上記
各ブロックＢ１〜Ｂ４を循環的に複数回駆動させる方法
が提案されている。すなわち図１１に示すように１ライ
ン中に各ブロックの通電を循環的に複数回行うことによ
り、各ブロックでの画像の形成位置を揃えるものであ
る。この方式により、図７に示すように１ラインの画像
を略横一線に並べることができる。ところが分割駆動を
行う場合、各ブロック内での印画を行う画素の数が異な
ると、各ブロック間で濃度差を生じ、均一な濃度の印画
出力が得られない。これは電源が急激な負荷変動に追従
できない他に、以下の原因があげられる。すなわち印画
画素数が増えると消費電流の総和も増えるが、電流総和
が増加すると電源から発熱素子へ電流を供給する路線の
インピーダンスにより、発熱素子の両端にかかる電圧が
降下する。これにより、１発熱素子が発熱する熱量が少
なくなるので、印画濃度が落ちるのである。よって、上
記特公昭６３−４９６３２号公報で提案された方式では
満足のいく印画結果は得られない。

【０００７】一方、上記各ブロックでの印画画素数の違
いによる、各ブロック間の濃度差のみを解消するために
は、特開昭６０−１６８６６９号公報や特開昭５７−７
９７６１号公報のように、上記各ブロックでの印画画素
数により各ブロックの通電エネルギを制御することで、
ブロック間での濃度差を解消する方法が提案されてい
る。しかし上記特許の実施例では、あるブロックの１ラ
イン分の通電を終了してから次のブロックの１ライン分
の通電を行うため、図１０のように１ライン内において
各ブロックの印画が横１列に並ばない。よって、分割通
電の最大の課題である、分割ブロック間の印画位置の段
差と、各ブロックでの印画画素数の違いによる濃度の段
差を共に解消することはできなかった。本発明は、以上
のような問題点に着目し、これを有効に解決すべく創案
されたものであり、その目的は、印画位置の段差と濃度
の段差を共に解決することができる熱記録装置を提供す
ることにある。

【０００８】

【課題を解決するための手段】本発明は、上記問題点を
解決するために、サーマルヘッドを構成する複数の発熱
素子を複数のブロックに分割し、相異なる時間において
順次前記各ブロックに所属する発熱素子を駆動し、記録
媒体に１ラインの印画を行うと共に前記サーマルヘッド
と前記記録媒体を相対的に移動させて画像を形成する熱
記録装置において、前記１ライン内での前記各ブロック
の駆動を複数回に分け、この複数回に分けた１回の駆動
毎に通電すべき発熱素子の数をカウントするカウント手
段と、前記カウント手段からのカウント値に基づいて駆
動エネルギを演算する駆動エネルギ演算手段と、前記駆
動エネルギ演算手段からの演算値に基づいて前記各ブロ
ックに所属する発熱素子の通電制御を行うサーマルヘッ
ド駆動手段とを備え、前記カウント手段により得られた
同時通電すべき発熱素子の数に応じて通電エネルギを変
化させると共に前記複数回に分けたブロックの駆動を各
ブロック毎に１回ずつ行い、この駆動を複数回繰り返し
て１ラインの印画を行うようにしたものである。

【０００９】

【作用】本発明は、以上のように構成したので、カウン
ト手段により、１回の駆動毎に通電すべき発熱素子の数
をカウントし、このカウント値に基づいて駆動エネルギ
演算手段はその時の駆動エネルギを演算する。そして、
演算された結果に基づいてサーマルヘッド駆動手段は各
ブロックに所属する発熱素子の通電制御を行う。例えば
通電すべき発熱素子の数が少ない場合には発熱素子への
通電時間を少なくし、逆に数が多い場合には通電時間を
多くして単位時間当たりの電力低下の補償を行い、濃度
を均一化させる。

【００１０】

【実施例】以下に、本発明の熱記録装置の一実施例を添
付図面に基づいて詳述する。図１は本発明の熱記録装置
の一実施例を示す構成図、図２は図１に示す装置の駆動
エネルギ演算手段を示す構成図、図３は図１に示す装置
のサーマルヘッド駆動手段を示す構成図である。図示す
るように符号１はサーマルヘッドであり、この構造は前
述した図８に示すように構成されており、印画素子とし
ての複数、例えば３２個の発熱素子Ｒ１〜Ｒ３２は４つ
のブロックＢ１〜Ｂ４に分割されている。そして、各発
熱素子Ｒ１〜Ｒ３２は例えばトランジスタよりなるドラ
イバに接続され、このドライバも上記ブロックに対応さ
せて４つのブロックに分割されて４つのドライバ群ＴＡ
１〜ＴＡ４を形成している。そして、このサーマルヘッ
ドに接触可能に例えば感熱紙等の記録媒体６が配置され
る。

【００１１】図中、７は印画データＤＡＴＡを蓄積する
メモリであり、本実施例にあっては１ライン分の印画デ
ータを蓄積する。８はライン同期信号ＳＹＮＣ、印画開
始信号ＰＧＯ、ＳＣＫ信号等を受けて後述する各種制御
信号を発生するタイミングコントローラ、９は上記タイ
ミングコントローラ８からの階調ビット選択信号ＢＳＥ
Ｌにより、上記メモリ７からの印画データの階調ビット
の内の１つを選択するためのセレクタ、１０は上記タイ
ミングコントローラ８からのリセット信号ＤＣＲＳＴに
より初期化されると共に上記セレクタ９により選択され
た階調ビットの印画ドット数すなわち通電すべき発熱素
子の数をカウントするカウント手段としてのデータカウ
ンタ、１１は上記タイミングコントローラ８からのリセ
ット信号ＤＣＲＳＴにより先に記憶されていたデータを
シフトすると同時に前段のデータカウンタ１０にてカウ
ントされていた印画ドット数を記憶するパラレルシフト
レジスタであり、このレジスタ１１は発熱素子Ｒ１〜Ｒ
３２の分割ブロック数分、すなわち本実施例においては
４つ分のシフトが可能である。

【００１２】１２は上記シフトレジスタ１１からの印画
ドット数信号ＣＮＴＮとタイミングコントローラ８から
の階調ビット選択信号ＢＳＥＬとにより駆動エネルギを
演算して実通電時間データＤ１を出力する駆動エネルギ
演算部（手段）、１３は上記実通電時間データＤ１と、
上記タイミングコントローラ８からのメモリリードアド
レス信号ＲＡＤＲＳ及び通電許可信号ＴＥＮＢからサー
マルヘッド１の通電すべき発熱素子ブロックＢ１〜Ｂ４
に通電パルスＥＮＢ１〜ＥＮＢ４を送るサーマルヘッド
駆動部（手段）である。また、１４は、上記タイミング
コントローラ８からのモータ制御信号ＭＣＴＲＬに基づ
いて駆動手段としてのモータ１５を駆動するためのモー
タドライバであり、このドライバ１４より出力するモー
タ駆動信号ＭＰＯＷによりモータ１５を駆動して記録媒
体６を送る。

【００１３】図２は上記駆動エネルギ演算部１２の構成
を示しており、基本通電幅決定手段１６は、例えば４ビ
ットよりなる階調ビット選択信号ＢＳＥＬに基づいて基
本通電幅データを通電時間演算手段１７へ出力する。具
体的にはこの基本通電幅決定手段１６は、例えば図示し
ないＲＯＭ等を有しており、この中には例えば表１に示
すように階調ビットの状態に対して基本通電時間を対応
させてテーブル化させて予め記憶されており、階調ビッ
トに応じて基本通電幅データを送出する。

【００１４】

【表１】

【００１５】また、通電時間演算手段１７は、例えば図
６に示すような、１ブロック内の同時通電画素数と基本
通電時間に対する実通電時間の割合を示す関係とを予め
記憶したＲＯＭ等を有しており、印画ドット数信号ＣＮ
ＴＮの情報に応じて実通電時間データＤ１を求め、これ
を出力する。この場合、１ブロック内の同時通電画素
（発熱素子）数が多い程、単位時間当たりの供給駆動エ
ネルギの低下を補償するためにより多くの時間だけ実際
の通電を行うように制御する。

【００１６】また、図３はサーマルヘッド駆動部１３の
構成を示しており、通電時間幅パルスを生成するもので
ある。すなわち、この駆動部１３は上記実通電時間デー
タＤ１をラッチクロックＬＴＣＫによりラッチするラッ
チ１８と、ラッチした値と上記リードアドレス信号ＲＡ
ＤＲＳの下位ビットとを比較するコンパレータ１９と、
上記リードアドレス信号ＲＡＤＲＳの上位、例えば２ビ
ットと通電許可信号ＴＥＮＢを取り込んでデコードする
デコーダ２０と、このデコーダ２０の４つの各出力と上
記コンパレータ１９の出力とのアンドをとって通電パル
スＥＮＢ１〜ＥＮＢ４を発生する４つのアンド回路ＡＮ
Ｄ１〜４とにより構成される。

【００１７】次に、以上のように構成された装置の動作
について説明する。まず、メモリ７には１ライン分の階
調印画データが既に書き込まれているものとする。タイ
ミングコントローラ８が印画開始信号ＰＧＯを受け取っ
た後、ライン同期信号ＳＹＮＣを受け取ると、リセット
信号ＤＣＲＳＴによりデータカウンタ１０は初期化され
る。

【００１８】また、メモリ７にリードアドレス信号ＲＡ
ＤＲＳを供給するタイミングコントローラ８内の図示し
ないカウンタも初期化され、メモリ７からの印画データ
の読み出しが開始される。そして、階調ビット選択信号
ＢＳＥＬにより、セレクタ９は印画階調データの１ビッ
ト目（Ｌ．Ｓ．Ｂ．）を選択し、メモリ７からの印画デ
ータは階調１ビット目のデータが選択されて印画信号Ｐ
ＤＡＴＡとしてサーマルヘッド１へ１ライン分送られ
る。同時に、セレクタ９からの印画信号ＰＤＡＴＡはデ
ータカウンタ１０でカウントされるが、ここでは印画画
素数のみがカウントされる。

【００１９】タイミングコントローラ８は、印画信号Ｐ
ＤＡＴＡがサーマルヘッド１の４つのブロックＢ１〜Ｂ
４の内、どのブロックに所属するかを監視しており、印
画信号ＰＤＡＴＡの所属するブロックが変わる時にはリ
セット信号ＤＣＲＳＴを発生する。メモリ７からは初め
にサーマルヘッド１の第１のブロックＢ１の印画階調デ
ータが出て、印画信号ＰＤＡＴＡが第２のブロックＢ２
に所属するデータに変わると、リセット信号ＤＣＲＳＴ
が発生され、データカウンタ１０は第１のブロックＢ１
に対する印画画素数のカウントを完了し、シフトレジス
ト１１はカウンタ１０の値、すなわち第１のブロックＢ
１の印画画素数を記憶する。

【００２０】同時にデータカウンタ１０は初期化され、
今度は第２のブロックＢ２に所属する印画信号ＰＤＡＴ
Ａのカウントを開始し、印画信号ＰＤＡＴＡが第３のブ
ロックに所属するデータに変わるとリセット信号ＤＣＲ
ＳＴが発生され、データカウンタ１０は第２のブロック
Ｂ１の印画画素数のカウントを完了する。するとシフト
レジスタ１１は先に記憶した第１のブロックＢ１の印画
画素数を一段シフトし、新たにデータカウンタ１０の
値、すなわち第２のブロックＢ２の印画画素数をカウン
トする。このようにして１ライン分の階調１ビット目の
印画データの転送が終了した時、シフトレジスタ１１に
は４つのブロックＢ１〜Ｂ４のそれぞれの印画画素数が
記憶されていることになる。この時のシフトレジスタ１
１内の状態は図５に示されている。

【００２１】また、サーマルヘッド１へ１ライン分の階
調１ビット目の印画データの転送が終了すると、タイミ
ングコントローラ８からラッチパルスＬＡＴＣＨがサー
マルヘッド１に送られ、サーマルヘッド１内のラッチ３
（図８参照）に１ライン分の階調１ビット目の印画デー
タが取り込まれる。この時、データカウンタ１０は初期
化される。

【００２２】次に、タイミングコントローラ８内の図示
しないＲＡＤＲＳ発生用カウンタが初期化され、再度メ
モリ７の内容が読み出される。同時に階調ビット選択信
号ＢＳＥＬによりセレクタ９は印画階調データの２ビッ
ト目を選択する。そして、メモリ９からの印画データ
は、階調２ビット目のデータが選択されてサーマルヘッ
ド１へ印画信号ＰＤＡＴＡとして１ライン分送られる。
そして、前述したと同様に各ブロック毎の印画画素数が
カウントされ、シフトレジスタ１１に順次記憶されて行
く。また、２回目のデータ転送時より、タイミングコン
トローラ８から通電許可信号ＴＥＮＢが「有効」（図４
参照）となる。

【００２３】２回目のデータ転送が開始されると、駆動
エネルギ演算部１２には、シフトレジスタ１１から印画
ドット数信号ＣＮＴＮ、タイミングコントローラ８から
階調ビット選択信号ＢＳＥＬを受けて実通電時間データ
Ｄ１をサーマルヘッド駆動部１３に向けて出力し、この
駆動部１３は実通電時間データＤ１と、コントローラ８
からの通電許可信号ＴＥＮＢ及びリードアドレス信号Ｒ
ＡＤＲＳを受ける。ここで、階調ビット選択信号ＢＳＥ
Ｌは現在階調２ビット目を示しているがこのサーマルヘ
ッド駆動部１３により通電すべきは既にデータ転送の済
んでいる階調１ビット目であることから、ヘッド駆動部
１３は階調ビット選択信号ＢＳＥＬの１つ前のビットに
対しての通電を行うようになる。

【００２４】通電に関しては表１に示すように階調ビッ
ト数の持つ重みに応じた通電時間が決められているの
で、階調１ビット目の基本通電時間は０．５ｍｓｅｃと
なる。よって、階調ビット選択信号ＢＳＥＬにより基本
通電幅決定手段１６は基本通電時間として０．５ｍｓｅ
ｃを決定し、その内容を基本通電幅データとして通電時
間演算手段１７へ送る。また、データカウンタ１０が階
調２ビット目の印画信号ＰＤＡＴＡの第１のブロックＢ
１の印画画素数のカウントを開始する時、シフトレジス
タ１１の最終段（駆動エネルギ演算部１２側）には、階
調１ビット目の時の第１のブロックＢ１の印画画素数が
記憶されていて、この印画画素数も通電時間演算手段１
７へ送られる。ここで同時に印画すべき印画画素数と通
電時間との関係は、例えば図６のように予め決められて
いる。これは、同時に印画する画素数が多いほど単位時
間当たりの駆動エネルギが低下することから印画濃度が
落ちてしまうため、これを補償するために同時に印画す
る画素数が多いほど通電時間を長くしようとするもので
ある。従って、先ほど決定した階調１ビット目の基本通
電幅データ、印画ドット数情報ＣＮＴＮ及び図６に示す
グラフに基づいて通電時間演算手段１７は実通電時間を
演算し、これを実通電時間データＤ１としてサーマルヘ
ッド駆動部１３へ向けて出力する。

【００２５】ここで、タイミングコントローラ８からの
リードアドレス信号ＲＡＤＲＳの上位ビット（例えば４
分割印字の時は２ビット）を通電すべきブロックの場所
情報として利用している。現在は２回目のデータ転送開
始直後なので、リードアドレス信号ＲＡＤＲＳの上位は
第１のブロックＢ１の通電を指示している。図３に示す
ように、先に求められた実通電時間データＤ１はリード
アドレス信号ＲＡＤＲＳの下位ビット（前記上位ビット
を除く残りのビット）とコンパレータ１９内で比較さ
れ、通電パルスとなる。この時入力される実通電時間デ
ータＤ１は、ラッチ１８によりリードアドレス信号ＲＡ
ＤＲＳの上位ビットが変わるタイミング（ＬＴＣＫ）に
てラッチされる。この構成により、各ブロックの通電開
始時間を決定するカウンタや、通電時間データをパルス
幅に変えるためのカウンタを必要とせず、従って回路規
模を小さくすることができる。そして、アンド回路ＡＮ
Ｄ１からのパルスがサーマルヘッドの第１のブロックＢ
１に対して通電パルスＥＮＢ１として供給され、第１の
ブロックＢ１の通電が行われる。

【００２６】次に、リードアドレス信号ＲＡＤＲＳの上
位ビットが変わると、第２のブロックの通電を選択す
る。この時、図４に示すように階調２ビット目の第２の
ブロックＢ２のデータ転送になっており、シフトレジス
タ１１のデータカウンタ１０側には階調２ビット目の第
１のブロックＢ１の印画画素数が入っている。また、シ
フトレジスタ１１の駆動エネルギ演算部１２側には階調
１ビット目の第２のブロックＢ２の印画画素数がシフト
されている。よって前述したと同様に、階調１ビット目
の基本通電幅データとシフトレジスタ１１の第２のブロ
ックＢ２の印画ドット数信号ＣＮＴＮとに基づいて、通
電時間演算手段１７は、先の図６に示すような関係より
実通電時間データＤ１を演算して出力し、そして、最終
的にサーマルヘッド駆動部１３は演算した通電幅を有す
るパルスを通電パルスＥＮＢ２として出力し、第２のブ
ロックＢ２の通電を行う。以後、同様にして第３のブロ
ックＢ３及び第４のブロックＢ４の通電を行って２回目
のデータ転送を完了する。

【００２７】以降、３回目のデータ転送においては階調
３ビット目の印画データが選択され、サーマルヘッド１
へデータを転送すると同時に、各ブロックでの印画画素
数がカウントされ、シフトレジスタ１１に蓄積される。
これと同時にシフトレジスタ１１で階調２ビット目の各
ブロックＢ１〜Ｂ４での印画画素数がシフトされ、これ
を使ってデータ転送の完了した階調２ビット目の通電が
各ブロック毎に行われる。４回目のデータ転送において
は階調４ビット目（Ｍ．Ｓ．Ｂ．）のデータ転送がサー
マルヘッド１へ行われ、階調３ビット目の通電が行われ
る。５回目の転送の場合、転送すべきデータがないので
無印字データがサーマルヘッド１へ転送され、同時に階
調４ビット目（Ｍ．Ｓ．Ｂ．）の通電が行われて１ライ
ンの通電を完了する。このように以上の操作を入力画像
のライン数分繰り返すことにより１枚の画像を形成す
る。

【００２８】このように、従来の通電方式にあっては、
１つの印画ブロックの全階調通電が完了してから次の印
画ブロックの全階調通電を行っていたために、たとえ各
ブロック間における印画画素数の違いによる濃度差を補
正しても図１０に示すように１ライン内で各ブロック間
に段差を生じたり、或いは各ブロックの通電を循環的に
行った場合には濃度差も生じたが、本実施例において
は、各ブロックの通電を循環的に行うと共に印画画素数
の違いにより実通電時間幅、すなわち駆動エネルギを変
化させているので、図１７に示すように各ブロック間で
の段差を極めて小さくすることができ、しかも各ブロッ
ク間における濃度差も大幅に抑制することができ、良好
な画像を形成することが可能となる。

【００２９】尚、上記実施例にあっては各ブロックＢ１
〜Ｂ４における画素数は、例えば図８に示すように全て
同じ数（８個）に設定されているが、これに限定され
ず、各ブロックでの印画画素数が、例えば８、８、７、
８の様に異なるように構成してもよい。この場合には、
シフトレジスタ１１内での印画画素数のカウント値のシ
フトタイミングと各ブロックの通電開始タイミングを異
ならしめる。しかしながら、図３に示すラッチ１８によ
り実通電時間データＤ１をラッチすることで、印画画素
数から演算される実通電時間データと通電のタイミング
との同期がとれるために問題は生じない。

【００３０】また、各ブロックの印画画素数が、例えば
８、８、９、８の様に画素数の一番多いブロックの画素
数が２の累乗でない場合、各ブロックの通電開始タイミ
ングがシフトレジスタ１１内での印画画素数カウント値
のシフトタイミングより早くなってしまう。この様な時
には、各ブロックの通電開始タイミングが、シフトレジ
スタ１１のシフトタイミングより遅くなるようなアドレ
ス信号をサーマルヘッド駆動手段へ供給するために、メ
モリ７へのアドレス信号ＲＡＤＲＳを発生するカウンタ
とは別のカウンタを、タイミングコントローラ８内に持
たせるようにする。

【００３１】また、上記実施例においては多階調印画に
ついて説明したが、これに限定されず、例えば２値印画
の場合についても適用し得る。この場合の構成は図１に
示す場合と略同様であるが、セレクタ９や階調ビット選
択信号ＢＳＥＬは必要なく、１ライン内においてもメモ
リ７から同じ印画データを複数回サーマルヘッドへ送る
と共に各印画ブロックの通電を循環的に行うようにす
る。また、本実施例における発熱素子数や分割ブロック
数は一例を示したものであり、これらに限定されないの
は勿論である。

【００３２】

【発明の効果】以上説明したように、本発明の熱記録装
置によれば、次のように優れた作用効果を発揮すること
ができる。各ブロックの通電を循環的に行うと共に通電
時には印画画素数の相異により駆動エネルギを変えて１
ラインを印画するようにしたので、印画位置の段差を大
幅に抑制することができ、しかも各ブロック間に発生す
る印画濃度の濃度差も大幅に抑制することができ、良好
な画像を形成することができる。

【図面の簡単な説明】

【図１】本発明の熱記録装置の一実施例を示す構成図で
ある。

【図２】図１に示す装置の駆動エネルギ演算手段を示す
構成図である。

【図３】図１に示す装置のサーマルヘッド駆動手段を示
す構成図である。

【図４】図１の装置における通電パルスを示すタイミン
グチャートである。

【図５】図１のシフトレジスタの動作を説明するための
動作説明図である。

【図６】図２に示す通電時間演算手段における演算の一
例を示すグラフである。

【図７】各ブロック間において段差の生じない印画例を
示す図である。

【図８】サーマルヘッドの一般的構成を示す構成図であ
る。

【図９】サーマルヘッドの従来行われていた駆動方式を
説明するためのタイミングチャートである。

【図１０】従来の熱記録装置による印画例を示す図であ
る。

【図１１】サーマルヘッドの従来行われていた他の駆動
方式を説明するためのタイミングチャートである。

【符号の説明】

１…サーマルヘッド、６…記録媒体、７…メモリ、８…
タイミングコントローラ、９…セレクタ、１０…データ
カウンタ（カウント手段）、１１…シフトレジスタ、１
２…駆動エネルギ演算部（手段）、１３…サーマルヘッ
ド駆動部（手段）、１４…モータドライバ、１６…基本
通電幅決定手段、１７…通電時間演算手段、Ｂ１〜Ｂ４
…ブロック、ＥＮＢ１〜ＥＮＢ４…通電パルス、Ｒ１〜
Ｒ３２…発熱素子、ＴＡ１〜ＴＡ４…ドライバ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 サーマルヘッドを構成する複数の発熱素
   子を複数のブロックに分割し、相異なる時間において順
   次前記各ブロックに所属する発熱素子を駆動し、記録媒
   体に１ラインの印画を行うと共に前記サーマルヘッドと
   前記記録媒体を相対的に移動させて画像を形成する熱記
   録装置において、前記１ライン内での前記各ブロックの
   駆動を複数回に分け、この複数回に分けた１回の駆動毎
   に通電すべき発熱素子の数をカウントするカウント手段
   と、前記カウント手段からのカウント値に基づいて駆動
   エネルギを演算する駆動エネルギ演算手段と、前記駆動
   エネルギ演算手段からの演算値に基づいて前記各ブロッ
   クに所属する発熱素子の通電制御を行うサーマルヘッド
   駆動手段とを備え、前記カウント手段により得られた同
   時通電すべき発熱素子の数に応じて通電エネルギを変化
   させると共に前記複数回に分けたブロックの駆動を各ブ
   ロック毎に１回ずつ行い、この駆動を複数回繰り返して
   １ラインの印画を行うようにしたことを特徴とする熱記
   録装置。