JPH06268493A

JPH06268493A - 出力回路

Info

Publication number: JPH06268493A
Application number: JP5049782A
Authority: JP
Inventors: Toshihiko Hori; 俊彦堀
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-03-11
Filing date: 1993-03-11
Publication date: 1994-09-22

Abstract

(57)【要約】【目的】オープンドレイン形式の出力回路の立ち上が
り，立ち下がり時の信号伝搬時間差をなくしノイズの発
生を防止する。【構成】内部からの信号を受ける駆動用論理反転素子
１およびその出力をゲートへの入力とするオープンドレ
イン形式のＭＯＳトランジスタ２を有する出力回路にお
いて、ドレインとゲートが駆動用論理反転素子１の出力
に接続されたバイパス用のＭＯＳトランジスタ３と、こ
のＭＯＳトランジスタ３と直列に接続されゲートが駆動
用論理反転素子１の入力に接続されたソース接地のバイ
パス用ＭＯＳトランジスタ４とを設けるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入出力回路に利用でき
る布線論理機能を用いた出力回路に関し、特にその出力
信号の伝搬遅延時間を短縮してノイズの発生を抑制でき
るようにしたものに関するものである。

【０００２】

【従来の技術】図６はＮチャネルＭＯＳトランジスタに
より一般的な布線論理機能をなすＮチャネルオープンド
レイン構造の出力回路の回路図である。この図６におい
て、１は入力信号を反転するインバータ、２はこのイン
バータ１の出力がゲートに入力されるソース接地のＮチ
ャネルＭＯＳトランジスタである。

【０００３】この図６の回路は、入力を“Ｌ”にする
と、これがインバータ１によって反転されてＮチャネル
ＭＯＳトランジスタ２のゲートに“Ｈ”が印加され、こ
れによりＮチャネルＭＯＳトランジスタ２がオン状態と
なり、そのドレインが接地電位に等しくなり、出力が
“Ｌ”状態になる。

【０００４】逆に、入力を“Ｈ”にすると、これがイン
バータ１によって反転されてＮチャネルＭＯＳトランジ
スタ２のゲートに“Ｌ”が印加され、これによりＮチャ
ネルＭＯＳトランジスタ２がオフ状態となり、図示しな
い抵抗により電源電位にプルアップされている出力が
“Ｈ”となる。

【０００５】また、図７は図６の回路を用いた素子によ
る、布線論理機構を示す図である。図７において、１
０，１１はそれぞれ図６と同様に構成された出力回路で
あり、出力回路１０はインバータ１ａとＮチャネルＭＯ
Ｓトランジスタ２ａとから構成されている。また、出力
回路１１はインバータ１ｂとＮチャネルＭＯＳトランジ
スタ２ｂとから構成されている。１２は出力回路１０と
１１が信号を出力する信号線であり、抵抗５により電源
Ｖcc1 にプルアップされている。１３は出力回路１０と
１１で共通に電圧Ｖssに接続された接地線である。

【０００６】次に動作について説明する。図７の布線論
理機構は、少くとも２以上の素子のＶss端子同士、オー
プンドレイン端子同士をそれぞれ同図のように接続し、
オープンドレイン端子側を抵抗５を介してともに第２の
論理値を表わす電圧Ｖcc1 に接続している。例えばここ
で、外部に信号を出力したい素子１０で内部出力Ａに論
理レベル“Ｌ”が印加されると、駆動用論理反転素子１
ａの出力は“Ｈ”レベルとなり、それが出力用Ｎチャネ
ルＭＯＳトランジスタ２ａのゲートに入力され、これに
よりこの出力用ＮチャネルＭＯＳトランジスタ２ａは導
通状態となり、出力端子は第１の論理値を表わす電圧Ｖ
ssに引かれる。信号線１２は抵抗５を介してＶcc1 に接
続されているが、その抵抗値が出力用ＮチャネルＭＯＳ
トランジスタ２ａ，２ｂの導通抵抗より十分大きいと、
信号線はＶssレベルの出力電圧を示し、図６における従
来の出力回路は布線論理機能を果す。

【０００７】図８は図７における素子１０の駆動の動作
をそれぞれの信号波形として時間軸に合わせてこれを示
したものである。素子１０の内部出力Ａの“Ｈ”レベル
から“Ｌ”レベルへの変化が駆動用論理反転素子１ａの
入力のしきい値電圧を超えるとその出力が“Ｌ”レベル
から“Ｈ”レベルへ変化する。これを受けて出力用Ｎチ
ャネルＭＯＳトランジスタ２ａはその入力が、ゲートし
きい値電圧を超えると導通し、Ｖssレベルとなる。ま
た、その逆の動作もほぼ同様に論理が逆に動作するもの
である。すなわち、内部出力Ａの“Ｌ”レベルから
“Ｈ”レベルへの変化が駆動用論理反転素子１ａの入力
のしきい値電圧を超えるとその出力が“Ｈ”レベルから
“Ｌ”レベルへ変化する。これを受けて出力用Ｎチャネ
ルＭＯＳトランジスタ２ａはその入力が、ゲートしきい
値電圧以下になると非導通状態となり、信号線はＶcc1
レベルとなる。ただし、出力用ＮチャネルＭＯＳトラン
ジスタ２ａの出力は、素子１０を非接続状態とさせるだ
けであって、実際には、信号線と電源Ｖcc1 との間に接
続されたプルアップ用の抵抗５により信号線がＶcc1 レ
ベルへ戻されるものである。

【０００８】上記これらの動作の“Ｈ”，“Ｌ”やスレ
ッショルド等については、素子１０が５Ｖ系のものであ
れば、“Ｈ”は約５Ｖ，“Ｌ”は約０Ｖであり、駆動用
ＮチャネルＭＯＳトランジスタのゲートしきい値電圧は
０．５〜１．０Ｖ程度が一般的である。

【０００９】

【発明が解決しようとする課題】さて、布線論理機能を
用いた信号の伝達もさまざまに利用されるようになり、
高速，高駆動能力を要求されるようになってきた。これ
らの要求に対しては、一般的に図６における出力用ＭＯ
Ｓトランジスタのトランジスタ幅Ｗを広げたり、パラメ
ータβを大きくしたりすることによりオン抵抗を小さく
しその駆動能力を増すことである程度解決されるが、逆
に出力の変化の急峻さが信号線に与えるノイズの影響
も、無視できなくなってきた。

【００１０】さらにこれらノイズに対して、例えばＣＭ
ＯＳタイプの出力回路であるが、図９にその概略図を示
す特開昭６２−１２２４１７号公報に見られるように、
駆動用論理反転素子と出力トランジスタのゲート入力と
の間に抵抗成分を挿入するという対策も考えられてい
る。

【００１１】この図９において、１は入力信号を反転す
るインバータ、２１は一端がこのインバータ１の出力に
接続された抵抗、２０は入力がこの抵抗２１の他端に接
続されたＣＭＯＳインバータであり、これはＰチャネル
トランジスタ２２およびＮチャネルトランジスタ２３か
ら構成されている。

【００１２】この図９の回路はインバータ１とＣＭＯＳ
インバータ２０との間に挿入された抵抗２１により、信
号の変化の時間を伸長し、信号の急峻さを抑えてノイズ
を減らそうというものである。

【００１３】これらの点は、Ｎチャネルオープンドレイ
ン出力形式においても出力トランジスタの駆動能力を増
すこと、およびその変化の時間を伸ばすことに応用でき
る。出力の変化の時間を伸ばすことは、上記の特開昭６
２−１２２４１７号公報の例のように抵抗素子を設ける
ことによっても実現できるし、また、Ｎチャネルオープ
ンドレイン形式の出力回路では出力を駆動するのがＮチ
ャネルＭＯＳトランジスタだけであるので、駆動素子の
駆動能力を調整することによってもこれを実現できる。

【００１４】図１０は図９のようなノイズ対策を施した
時の出力波形を示した図である。この図１０から分かる
ように、前述のように出力用トランジスタのゲートしき
い値電圧が“Ｈ”レベル（約５Ｖ）に比べて０．５〜
１．０Ｖ程度とかなり低いため、出力波形の立ち下りの
変化時間ａと立ち上りの変化時間ｂの値が異なり、立ち
上り側が遅くなるという問題がある。

【００１５】また立ち上りを速くしようとして駆動素子
の駆動能力を上げると、図１０の波形(4) のように波形
の変化の時間に伸びがなく、ノイズを減らすという効果
が出せないという問題も生ずる。

【００１６】この発明は上記のような問題点を解決する
ためになされたもので、出力立ち上りの時間を著しく遅
延させることなく、しかもノイズ等の対策は出力立ち上
りの時間を遅らせた時と同様の効果を奏する出力回路を
得ることを目的としている。

【００１７】

【課題を解決するための手段】この発明に係る出力回路
は、出力の立ち上り時または立ち下がり時に、従来と同
じ程度の出力遅延を実現できるように、出力ＭＯＳトラ
ンジスタ前段の駆動素子の出力の“Ｈ”レベルからの立
ち下がりまたは立ち上がりを、“Ｈ”レベルから出力用
ＭＯＳトランジスタのゲートしきい値付近まで高速に行
なわせるバイパスＭＯＳトランジスタを設けたものであ
る。

【００１８】また、この発明に係る出力回路は、駆動素
子と出力ＭＯＳトランジスタとの間に抵抗を挿入するよ
うにしたものである。

【００１９】

【作用】この発明における出力回路においては、バイパ
スＭＯＳトランジスタは、出力回路の出力の立ち上り時
のみ、前段の駆動素子の立ち下がりを助け、出力用ＭＯ
Ｓトランジスタのゲート電圧を変化させることができる
ので、出力回路の出力遅延を大きくすることなく、また
これを大きくした時と同じ程度のノイズ対策の効果を生
ずる。

【００２０】また、この発明における出力回路において
は、駆動素子と出力ＭＯＳトランジスタとの間に挿入し
た抵抗は、駆動素子の出力駆動能力を制限することによ
り、信号の変化の時間を伸長してノイズを減少させ、駆
動素子のトランジスタサイズの変更を不要とする。

【００２１】

【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１はこの発明の一実施例による出力
回路を示す。図において、１は素子内部よりの出力信号
を反転する駆動用論理反転素子としてのインバタ、２
はゲートがこのインバータ１の出力に接続されたオープ
ンドレイン形式の出力用ＮチャネルＭＯＳトランジス
タ、３はドレインおよびゲートが出力用ＮチャネルＭＯ
Ｓトランジスタ２のゲートに接続されたバイパス用のＮ
チャネルＭＯＳトランジスタ、４はドレインがＮチャネ
ルＭＯＳトランジスタ３のソースに接続され、ゲートが
素子内部よりの出力を受けるインバータ１の入力に接続
されたソース接地のバイパス用ＮチャネルＭＯＳトラン
ジスタである。

【００２２】この場合、駆動用インバータ１は、従来例
で示したのと同様にトランジスタ幅Ｗを変更したり、パ
ラメータβを変更したりすることにより、駆動能力を調
整したものであり、この出力回路は、出力の変化の時間
を伸ばすようにしたものである。

【００２３】次に動作について説明する。この実施例の
動作説明は、図１の出力トランジスタのドレインに図中
右側に示した接続抵抗５を介して電源Ｖcc1 が接続され
ているものとして行なう。まず、出力信号の立下り時
は、従来例と同様の動作をするので立上り時の動作のみ
を図２を用いて説明する。

【００２４】図１における素子内部よりの出力信号が図
２の波形(1) のように“Ｌ”レベルから“Ｈ”レベルへ
変化すると、出力トランジスタ２駆動用のインバータ１
の出力が、図２の(2) の点線のように変化する。同時
に、図１のＮチャネルＭＯＳトランジスタ４のゲート電
圧が“Ｈ”となって同トランジスタ４が導通し、またＮ
チャネルＭＯＳトランジスタ３のゲートは“Ｈ”レベル
であったため、同トランジスタ３も導通し、従って出力
用ＮチャネルＭＯＳトランジスタ２のゲート電圧は実際
には図２の(3) の実線のようにインバータ１単独の時よ
りも速く変化する。

【００２５】この変化は、出力用ＮチャネルＭＯＳトラ
ンジスタのゲート電圧が、そのしきい値電圧に等しくな
るまで続くが、電圧がより“Ｈ”に近い時ほど速く変化
ししきい値電圧に近づく程に変化が少なくなる。なぜな
ら、この出力用ＮチャネルＭＯＳトランジスタ２のゲー
ト電圧はＮチャネルＭＯＳトランジスタ３のゲートに接
続されており、出力用ＮチャネルＭＯＳトランジスタ２
のゲート電圧がそのしきい値電圧に等しくなったとき、
自分自身のバイパスを切断することになるからであり、
ＭＯＳトランジスタの特性として、ゲート電圧がソース
側に近づくことにより、その駆動能力が下るようになる
からである。

【００２６】このようにして、これらバイパスＮチャネ
ルトランジスタ３，４によりゲートのしきい値電圧まで
速く出力用Ｎチャネルトランジスタ２のゲート電圧を下
げたあとは、駆動用インバータ１の本来の能力により、
その変化時間を伸ばした動作を行なうことができる。つ
まり図２の(2) のＡの範囲の変化に相当する変化を同図
の(3) のＢの範囲に実現でき、結果として遅延時間が少
なく、しかもなめらかに立ち上るドレイン出力波形が得
られる。

【００２７】これに対し、出力信号の立ち下り時は、内
部よりの出力信号が“Ｈ”レベルから“Ｌ”レベルへ先
に変化するため、図１のＮチャネルＭＯＳトランジスタ
４のゲートが先に“Ｌ”レベルとなる。このためＮチャ
ネルＭＯＳトランジスタ３，４の導通がなくなり、この
２つのＮチャネルＭＯＳトランジスタは回路に何ら影響
を及ぼさない。

【００２８】また、駆動用論理反転素子１はインバータ
である必要はなく、例えば信号を出力することを制御す
るための入力を入力できるよう、ＮＡＮＤまたはＮＯＲ
を用いても良い。

【００２９】このように、上記実施例によれば、出力用
ＮチャネルＭＯＳトランジスタのゲート側にその出力信
号の立ち上がり時の変化を急峻にするバイパス用のトラ
ンジスタを設けるようにしたので、出力信号の伝搬遅延
時間を短縮しながら、出力トランジスタのしきい値付近
の電圧変化を緩慢にでき、ノイズの発生を抑えることが
できるという効果がある。

【００３０】実施例２．図３に本発明の第２の実施例を
示す。図において、１は素子内部よりの出力信号を反転
する駆動用論理反転素子としてのインバタ、２はゲー
トが抵抗６を介してインバータ１の出力に接続されたオ
ープンドレイン形式の出力用ＮチャネルＭＯＳトランジ
スタ、３はドレインおよびゲートが出力用ＮチャネルＭ
ＯＳトランジスタ２のゲートに接続されたＮチャネルＭ
ＯＳトランジスタ、４はドレインがＮチャネルＭＯＳト
ランジスタ３のソースに接続され、ゲートが素子内部よ
りの出力を受けるインバータ１の入力に接続されたソー
ス接地のＮチャネルＭＯＳトランジスタである。

【００３１】この実施例においては、駆動用論理反転素
子１の出力は抵抗６を介して出力用ＮチャネルＭＯＳト
ランジスタ２のゲートに接続されている。この抵抗６の
効果は実施例１の駆動能力を調整した駆動用インバータ
１と同じであり、駆動用論理反転素子１の出力駆動能力
を制限することにより出力の変化の時間を伸ばすように
したものである。

【００３２】従って、この実施例によれば、駆動用イン
バータ１のトランジスタサイズ等を変更することなく、
実施例１と同様の効果が得られる。

【００３３】実施例３．なお、上記実施例１，２とも、
出力がＮチャネルトランジスタの場合を示したが、これ
がＰチャネルトランジスタの場合も同様の効果がある。
Ｐチャネルトランジスタの場合の実施例を図４に示す。

【００３４】図において、１は素子内部よりの出力信号
を反転する駆動用論理反転素子としてのインバタ、３
２はゲートがこのインバータ１の出力に接続されたオー
プンドレイン形式の出力用ＰチャネルＭＯＳトランジス
タ、３３はドレインおよびゲートが出力用ＰチャネルＭ
ＯＳトランジスタ３２のゲートに接続されたＮチャネル
ＭＯＳトランジスタ、３４はドレインがＰチャネルＭＯ
Ｓトランジスタ３３のソースに接続され、ソースが電源
Ｖcc1 に接続され、ゲートが素子内部よりの出力を受け
るインバータ１の入力に接続されたＰチャネルＭＯＳト
ランジスタである。

【００３５】この場合、駆動用インバータ１は、従来例
で示したのと同様にトランジスタ幅Ｗを変更したり、パ
ラメータβを変更したりすることにより、駆動能力を調
整したものであり、この出力回路は、出力の変化の時間
を伸ばすようにしたものである。

【００３６】次に動作について説明する。この実施例の
動作説明は、図４の出力トランジスタのドレインに接続
抵抗を介して電源Ｖssが接続されているものとして行な
う。まず、出力信号の立上り時は、支障なく動作をする
ので立下り時の動作のみを説明する。

【００３７】図４における素子内部よりの出力信号が
“Ｌ”レベル（＝Ｖcc1 ）から“Ｈ”レベル（＝Ｖss）
へと立ち下がると、出力トランジスタ駆動用のインバー
タ１の出力が緩慢に変化する。同時に、図４のＰチャネ
ルＭＯＳトランジスタ３４のゲート電圧が“Ｌ”となっ
て同トランジスタ３４が導通し、またＰチャネルＭＯＳ
トランジスタ３３のゲートは“Ｌ”レベルであったた
め、同トランジスタ３３も導通し、従って出力用Ｐチャ
ネルＭＯＳトランジスタ３２のゲート電圧は実際にはイ
ンバータ１単独の時よりも速く変化する。

【００３８】この変化は、出力用ＰチャネルＭＯＳトラ
ンジスタのゲート電圧が、そのしきい値電圧に等しくな
るまで続くが、電圧がより“Ｌ”に近い時ほど速く変化
ししきい値電圧に近づく程に変化が少なくなる。なぜな
ら、この出力用ＰチャネルＭＯＳトランジスタ３２のゲ
ート電圧がＰチャネルＭＯＳトランジスタ３３のゲート
に接続されており、出力用ＰチャネルＭＯＳトランジス
タ３２のゲート電圧がそのしきい値電圧に等しくなった
とき、自分自身のバイパスを切断することになるからで
あり、ＭＯＳトランジスタの特性として、ゲート電圧が
ソース側に近づくことにより、その駆動能力が下るよう
になるからである。

【００３９】このようにして、これらバイパスＰチャネ
ルトランジスタ３３，３４によりゲートのしきい値電圧
まで速く出力用Ｐチャネルトランジスタ２のゲート電圧
を上げたあとは、駆動用インバータ１の本来の能力によ
り、変化時間を伸ばした動作を行なうことができる。結
果として遅延時間が少なく、なめらかに立ち下がるドレ
イン出力波形が得られる。

【００４０】これに対し、出力信号の立ち上り時は、内
部よりの出力信号が“Ｌ”レベルから“Ｈ”レベルへ先
に変化するため、図４のＰチャネルＭＯＳトランジスタ
３４のゲートが先に“Ｈ”レベルとなる。このためＮチ
ャネルＭＯＳトランジスタ３３，３４の導通がなくな
り、この２つのＰチャネルＭＯＳトランジスタは回路に
何ら影響を及ぼさない。

【００４１】また、駆動用論理反転素子１はインバータ
である必要はなく、例えば信号を出力することを制御す
るための入力を入力できるよう、ＮＡＮＤやＮＯＲを用
いても良い。

【００４２】このように、上記実施例によれば、出力用
ＰチャネルＭＯＳトランジスタのゲート側にその出力信
号の立ち上がり時の変化を急峻にするバイパス用のトラ
ンジスタを設けるようにしたので、出力信号の伝搬遅延
時間を短縮しながら、出力トランジスタのしきい値付近
の電圧変化を緩慢にでき、ノイズの発生を抑えることが
できるという効果がある。

【００４３】実施例４．また、図５に本発明の第４の実
施例を示す。図において、１は素子内部よりの出力信号
を反転する駆動用論理反転素子としてのインバータ、３
２はゲートが抵抗３６を介してインバータ１の出力に接
続されたオープンドレイン形式の出力用ＰチャネルＭＯ
Ｓトランジスタ、３３はドレインおよびゲートが出力用
ＮチャネルＭＯＳトランジスタ３２のゲートに接続され
たＰチャネルＭＯＳトランジスタ、３４はドレインがＰ
チャネルＭＯＳトランジスタ３３のソースに接続され、
ゲートが素子内部よりの出力を受けるインバータ１の入
力に接続されたソース接地のＮチャネルＭＯＳトランジ
スタである。

【００４４】この実施例においては、駆動用論理反転素
子１の出力は抵抗３６を介して出力用ＰチャネルＭＯＳ
トランジスタ３２のゲートに接続されている。この抵抗
３６の効果は実施例３の駆動能力を調整した駆動用イン
バータ１と同じであり、駆動用論理反転素子１の出力駆
動能力を制限することにより出力の変化の時間を伸ばす
ようにしたものである。

【００４５】従って、この実施例によれば、駆動用イン
バータ１のトランジスタサイズ等を変更することなく、
実施例３と同様の効果が得られる。

【００４６】

【発明の効果】以上のように、この発明に係る出力回路
によれば、布線論理機能を有する出力回路において、駆
動素子の出力をバイパスして駆動素子の出力の、出力用
ＭＯＳトランジスタのしきい値付近までの立ち上がりま
たは立ち下がりを加速するバイパス用ＭＯＳトランジス
タを設けるようにしたので、信号の遅延とともにノイズ
を減少でき、高速で誤りの少ないデータの伝達が可能と
なる効果がある。

【００４７】また、この発明に係る出力回路によれば、
駆動素子の出力と、出力用のＭＯＳトランジスタのゲー
トとの間に抵抗素子を挿入するようにしたので、駆動素
子の出力駆動能力を制限でき、駆動素子のトランジスタ
サイズを変更することなく、信号の遅延やノイズを減少
できるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】本発明の実施例の動作を示すタイミング図であ
る。

【図３】本発明の第２の実施例を示す回路図である。

【図４】本発明の第３の実施例を示す回路図である。

【図５】本発明の第４の他の実施例を示す回路図であ
る。

【図６】従来の一例を示す回路図である。

【図７】布線論理機能を説明するための接続回路図であ
る。

【図８】従来の回路の動作を示すタイミング図である。

【図９】特開昭６２−１２２４１７号公報に示された、
ノイズ対策回路の概略図である。

【図１０】図９の回路の動作を示すタイミング図であ
る。

【符号の説明】

１出力トランジスタのゲートを駆動するための、駆動
用論理反転素子２，３２出力用ＭＯＳトランジスタ３，３３バイパス用の第２のＭＯＳトランジスタ４，３４バイパス用の第３のＭＯＳトランジスタ５布線論理機能をなすために外部電源と出力とを接続
する抵抗６，３６駆動用論理反転素子１の出力駆動能力を制限
するための抵抗１０従来の出力回路を備えた素子１１１０と同様の別の素子

Claims

【特許請求の範囲】

【請求項１】第１の論理値と第２の論理値とを表わす
電圧レベル間で出力有効時に布線ラインを第１の論理値
へ引き込ませることを、オープンドレイン形式のＭＯＳ
トランジスタを用いて行なう布線論理機能を有する出力
回路において、本出力回路を含む装置内部からの信号を受ける駆動素子
と、該駆動素子の出力をそのゲートへの入力とする出力用Ｍ
ＯＳトランジスタと、上記駆動素子の出力をバイパスして当該駆動素子の出力
の上記出力用ＭＯＳトランジスタのしきい値付近までの
立ち上がりまたは立ち下がりを加速するバイパス用ＭＯ
Ｓトランジスタとを備えたことを特徴とする出力回路。
【請求項２】請求項１記載の出力回路において、上記駆動用反転素子の出力と、上記出力用の第１のＭＯ
Ｓトランジスタのゲートとの間に挿入された抵抗素子を
備えたことを特徴とする出力回路。