JPH06268489A - 可変遅延線 - Google Patents
可変遅延線Info
- Publication number
- JPH06268489A JPH06268489A JP6041720A JP4172094A JPH06268489A JP H06268489 A JPH06268489 A JP H06268489A JP 6041720 A JP6041720 A JP 6041720A JP 4172094 A JP4172094 A JP 4172094A JP H06268489 A JPH06268489 A JP H06268489A
- Authority
- JP
- Japan
- Prior art keywords
- delay line
- delay
- speed logic
- logic gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Abstract
も、論理の立ち上がり時間及び立ち下がり時間が遅くな
ることなく、従来の遅延線よりも最低遅延量がさらに小
さい可変遅延線を提供すること。さらに、この遅延線を
リング発振器に応用すること。 【構成】 に示された本発明の一実施例による可変遅延
線10は、3段(論理ゲート)の遅延線で、長い伝搬遅
延を有する一連の低速論理ゲート11とそれに並列に接
続された短い伝搬遅延を有する高速論理ゲート14とを
有する。伝送ゲート15は、制御信号VCN、VCPに
応じて、低速論理ゲート11と高速論理ゲート14との
間の結合量を変化させて、可変遅延線10を伝搬する遅
延量を変化させる。
Description
論理ゲートを用いた可変遅延線と可変周波数リング発振
器に関する。
ロック生成器のような集積回路の様々な分野で用いられ
ている。この遅延線は、集積回路上に一連の論理インバ
ータをカスケード接続し、この遅延線に沿って、タップ
として機能するインバータの間を接続することにより形
成している。この遅延線の遅延量を制御する1つの方法
は、インバータに供給される電力を変化(制限)するこ
とである。別の方法は、インバータの出力にかかるキャ
パシタンスの量を変化させることである。
延量の下限が制限される点である。例えば、電流を「制
限」されたインバータを用いた遅延線の最低遅延量は、
このインバータが電流制限されていない場合よりも相当
に長い。さらに、その最大遅延量の点において、インバ
ータを伝搬する信号は、その立ち上がりと立ち下がり時
間が遅いために、この遅延線に接続されている回路に安
定性が欠けることである。
とにより、リング発振器を形成しており、このリング発
振器は、例えば、集積回路用の位相ロックループ内で広
く用いられている。この発振器は奇数の反転遅延段(論
理インバータ)を直列に接続して、リングを形成し、そ
の発振周波数は、このインバータの遅延により決定され
る。各インバータによる遅延量の制御は上述した通りで
ある。上記した可変遅延線の問題に関連して、このリン
グ発振器の発振周波数は幅広く変化できるが、その最大
発振周波数は、この発振器を実現するのに用いられる論
理技術に可能な最大周波数よりもかなり低い。さらに、
この発振器の最小周波数は、発振器の出力を利用する回
路にとって、十分な振幅を有しておらず、この発振器
は、発振を維持するのに十分でないインバータのゲイン
に起因して、発振が完全に停止してしまうことがある。
さらに、制御信号と発振周波数との関係は非線形となる
など問題がある。
は、可変遅延線において、幅広い遅延範囲を有し、最大
遅延量においても、論理の立ち上がり時間及び立ち下が
り時間が遅くなることなく、従来の遅延線よりも最低遅
延量がさらに小さい可変遅延線を提供することである。
さらに、リング発振器において、幅広い周波数の変動範
囲と従来の発振器よりも最大発振周波数がさらに高く、
最低発振器の最低周波数において、十分な振幅と信頼性
のある発振を提供できるリング発振器を提供することで
ある。さらに、制御信号と発振器周波数がほぼ線形な関
係を有する発振器を提供することである。
特許請求の範囲に記載したとうりである。
遅延線10は、3段(論理ゲート)の遅延線で、長い伝
搬遅延を有する一連の低速論理ゲート11とそれに並列
に接続された短い伝搬遅延を有する高速論理ゲート14
とを有する。伝送ゲート15は、制御信号VCN、VC
Pに応じて、低速論理ゲート11と高速論理ゲート14
との間の結合量を変化させて、可変遅延線10を伝搬す
る遅延量を変化させる。
用)17が提供される。この出力(遅延)16は、最速
の立ち上がり時間及び立ち下がり時間を有する。その理
由は、高速論理ゲート14により駆動されるためであ
る。最速の立ち上がり時間及び立ち下がり時間を有する
論理信号により駆動される後続の論理回路(図示せず)
を有するのが好ましいので、この出力(遅延)16は、
別の論理回路を駆動するのに用いられている。特に、可
変遅延線10を伝搬する長い遅延量においては、出力
(遅延)16よりも長い立ち上がり時間及び立ち下がり
時間を有するので、出力(リング発振器用)17は、以
下に説明するようにリング発振器として有用である。
は、共通のCMOSインバータ(図2)として示されて
いる。この低速論理ゲート11は、低出力電流を提供す
る大きさで、可変遅延線10(図1)の最長遅延を決定
する。これに対し、高速論理ゲート14は、大きな電流
を提供する大きさで、ここに用いられている最小の伝搬
遅延を有する。例えば、低速の低速論理ゲート11に対
しては、N−チャネルとP−チャネルのトランジシタ
で、その長さ対幅の比は、それぞれ、10:1と20:
1で、低速論理ゲート11の遅延量は、図1に示される
低速論理ゲート11の最低負荷である約0.1pFの負
荷キャパシタンスの時には、10nsとなる。高速の高
速論理ゲート14に対しては、N−チャネルトランジス
タ及びP−チャネルトランジスタの長さ対幅の比は、そ
れぞれ3:10と6:10で、図1の高速論理ゲート1
4の最大負荷である約0.25pFのキャパシタンス負
荷がかかるインバータにおいては、約1nsの伝搬遅延
となる。
−チャネルMOSFETトランジスタとP−チャネルM
OSFETトランジスタで、そのドレインとソースが共
通であるような従来の構成を有している。制御信号VC
N、VCPにそれぞれ接続されたゲートは、伝送ゲート
15の対応するトランジスタの導電性を制御し、その結
果、可変遅延線10の全遅延量を制御する。
4に示す通りである。このため、制御信号VCNとVC
Pとは、電圧VCNが増加すると、電圧VCPが減少す
るような相補的関係である。かくして、伝送ゲート15
のN−チャネルトランジスタとP−チャネルトランジス
タの両方の導電性は、同時に変化することになる。さら
に、N−チャネルトランジスタとP−チャネルトランジ
スタの導電性は、ほぼ同一であることが好ましい。制御
信号が、伝送ゲート15の導電性を増加させるように変
化すると、可変遅延線10の遅延量は減少する。
グ発振器用)17を入力点に結合すると、可変周波数リ
ング発振器22が図5のように形成される。可変周波数
リング発振器22の出力は、出力(遅延)16から取り
出される。可変周波数リング発振器22の発振周波数
は、可変遅延線10を介した遅延量により決定される。
可変周波数リング発振器22の最小周波数は、可変遅延
線10の最大遅延量により決定されるので、可変周波数
リング発振器22の信頼性のある発振は、最小周波数で
行われる。さらに、発振の最大周波数は、可変遅延線1
0が最小遅延量の場合に発生する。
を基準信号と比較し、可変周波数リング発振器22の周
波数を制御するために従来の位相検知装置21を追加す
ることにより(例えば、チャージポンプ位相検知器に相
補出力を追加)、位相ロックループ20が形成される。
遅延線10を用いて集積回路上に形成される。0.9μ
mCMOSプロセスにおいて、上記のような大きさのト
ランジスタを用いると、可変周波数リング発振器22
は、約10から100MHzの周波数範囲を有する。
S以外の技術も用いることができる。遅延線のインバー
タ段の数は、必要により増減できる。図5に示すような
可変周波数リング発振器22おいては、奇数(3以上)
のインバータ段が必要である。さらに、低速論理ゲート
11と高速論理ゲート14は、NAND、またはNOR
ゲートのようなより複雑な論理機能を有するものでもよ
く、さらに、全ての論理ゲートは必ずしも反転する必要
はない。
単な構成で、幅の広い遅延量を有する可変遅延線を提供
できる。
ブロック図である。
である。
を示すグラフである。
表す本発明のブロック図である。
Claims (6)
- 【請求項1】 入力(IN)と、出力(OUT)とを有
する可変遅延線(10)において、 前記入力と出力との間に直列接続される一連の複数の低
速論理ゲート(11)と、 前記低速論理ゲート(11)の各々に並列に接続される
一連の複数の高速論理ゲート(14)と、 制御信号(VCP、VCN)に応答して、前記高速論理
ゲート(14)の出力を前記低速論理ゲート(11)の
対応する出力に可変的に結合する複数の結合手段(1
5)と、 からなり、 前記低速論理ゲート(11)の遅延量は、前記高速論理
ゲート(14)の遅延量よりも長く、前記制御信号は、
前記遅延線の遅延量を決定することを特徴とする可変遅
延線。 - 【請求項2】 前記結合手段(15)は、伝送ゲートで
あることを特徴とする請求項1の可変遅延線。 - 【請求項3】 前記低速論理ゲート(11)と高速論理
ゲート(14)は、インバータであることを特徴とする
請求項2の遅延線。 - 【請求項4】 前記低速論理ゲート(11)と高速論理
ゲート(14)は、CMOSインバータで、 前記伝送ゲートは、共通のソースとドレインを有する相
補型MOSFETであることを特徴とする請求項2の遅
延線。 - 【請求項5】 前記低速論理ゲート(11)の入力は、
その出力に接続されてリング発振器を形成することを特
徴とする請求項3の遅延線。 - 【請求項6】 遅延線の出力に結合され、基準信号(R
EF)に応答して、制御信号に生成する位相検知装置
(21)をさらに有することを特徴とする請求項5の遅
延線。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2324393A | 1993-02-25 | 1993-02-25 | |
US023243 | 1993-02-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06268489A true JPH06268489A (ja) | 1994-09-22 |
JP3017010B2 JP3017010B2 (ja) | 2000-03-06 |
Family
ID=21813920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6041720A Expired - Lifetime JP3017010B2 (ja) | 1993-02-25 | 1994-02-17 | 可変遅延線 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5434525A (ja) |
EP (1) | EP0613246B1 (ja) |
JP (1) | JP3017010B2 (ja) |
KR (1) | KR200156574Y1 (ja) |
DE (1) | DE69403974T2 (ja) |
ES (1) | ES2103106T3 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07273618A (ja) * | 1994-03-30 | 1995-10-20 | Nec Corp | クロックドライバ回路 |
JP3703516B2 (ja) * | 1994-04-25 | 2005-10-05 | セイコーインスツル株式会社 | 発振回路 |
JP2755181B2 (ja) * | 1994-08-12 | 1998-05-20 | 日本電気株式会社 | 電圧制御発振器 |
US5677642A (en) * | 1994-11-01 | 1997-10-14 | At&T Global Information Solutions Company | Signal generator with supply voltage tolerance |
US5539351A (en) * | 1994-11-03 | 1996-07-23 | Gilsdorf; Ben | Circuit and method for reducing a gate volage of a transmission gate within a charge pump circuit |
DE19736857C1 (de) * | 1997-08-23 | 1999-01-07 | Philips Patentverwaltung | Ringoszillator |
JP3282792B2 (ja) * | 1997-08-27 | 2002-05-20 | 株式会社リコー | 電圧制御発振器及びこれを用いた半導体集積回路及び位相同期ループ回路及びこれを用いた中間周波数処理回路 |
JPH11122083A (ja) * | 1997-10-09 | 1999-04-30 | Toshiba Corp | リングオシレータ及びゲート遅延時間測定法 |
US6356132B1 (en) | 2000-01-31 | 2002-03-12 | Agere Systems Guardian Corp. | Programmable delay cell |
JP3676213B2 (ja) * | 2000-09-05 | 2005-07-27 | シャープ株式会社 | 遅延回路及びそれを用いたリング発振器 |
US6559727B2 (en) * | 2000-11-30 | 2003-05-06 | International Business Machines Corporation | High-frequency low-voltage multiphase voltage-controlled oscillator |
US6809602B2 (en) * | 2001-10-11 | 2004-10-26 | International Business Machines Corporation | Multi-mode VCO |
DE10301638B4 (de) * | 2003-01-17 | 2005-01-27 | Universität Stuttgart | Mehrstufiger Ringoszillator |
SE524315C2 (sv) * | 2003-03-11 | 2004-07-27 | Bofors Defence Ab | Transmissionsledning |
GB2403082B (en) | 2003-06-18 | 2005-08-31 | Motorola Inc | Arrangement and method for digital delay line |
US6963250B2 (en) * | 2003-11-20 | 2005-11-08 | International Business Machines Corporation | Voltage controlled oscillator with selectable frequency ranges |
US7002420B2 (en) * | 2004-01-22 | 2006-02-21 | International Business Machines Corporation | Interleaved VCO with body voltage frequency range control |
US7130226B2 (en) * | 2005-02-09 | 2006-10-31 | Micron Technology, Inc. | Clock generating circuit with multiple modes of operation |
US7411464B1 (en) * | 2006-05-08 | 2008-08-12 | Altera Corporation | Systems and methods for mitigating phase jitter in a periodic signal |
JP2008228096A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 可変遅延回路、可変遅延装置およびvco回路 |
US8643418B2 (en) * | 2011-06-02 | 2014-02-04 | Micron Technology, Inc. | Apparatus and methods for altering the timing of a clock signal |
US8717835B2 (en) | 2011-08-23 | 2014-05-06 | Micron Technology, Inc. | Apparatuses and methods for compensating for power supply sensitivities of a circuit in a clock path |
US20140077857A1 (en) * | 2012-09-14 | 2014-03-20 | John W. Poulton | Configurable delay circuit |
US9071235B2 (en) * | 2013-10-18 | 2015-06-30 | Micron Technology, Inc. | Apparatuses and methods for changing signal path delay of a signal path responsive to changes in power |
US9571076B2 (en) * | 2014-10-14 | 2017-02-14 | Samsung Electronics Co., Ltd. | Bidirectional delay circuit and integrated circuit including the same |
US9673793B2 (en) | 2014-12-03 | 2017-06-06 | Micron Technology, Inc. | Apparatuses and methods for adjusting timing of signals |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR860001485B1 (ko) * | 1982-09-13 | 1986-09-26 | 산요덴기 가부시기가이샤 | 애널로그스위치회로 |
JPS5974721A (ja) * | 1982-10-21 | 1984-04-27 | Toshiba Corp | シユミツト・トリガ回路 |
JPS5996937U (ja) * | 1982-12-20 | 1984-06-30 | 日本電気株式会社 | シユミツト・トリガ回路 |
EP0171022A3 (en) * | 1984-07-31 | 1988-02-03 | Yamaha Corporation | Signal delay device |
US4641048A (en) * | 1984-08-24 | 1987-02-03 | Tektronix, Inc. | Digital integrated circuit propagation delay time controller |
EP0253914A1 (de) * | 1986-07-23 | 1988-01-27 | Deutsche ITT Industries GmbH | Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen |
US4833695A (en) * | 1987-09-08 | 1989-05-23 | Tektronix, Inc. | Apparatus for skew compensating signals |
US4795923A (en) * | 1987-11-25 | 1989-01-03 | Tektronix, Inc. | Adjustable delay circuit |
US4862020A (en) * | 1988-06-20 | 1989-08-29 | Tektronix, Inc. | Electronic delay control circuit having pulse width maintenance |
US5051625B1 (en) * | 1988-10-28 | 1993-11-16 | Nissan Motor Co.,Ltd. | Output buffer circuits for reducing noise |
SE469203B (sv) * | 1988-11-18 | 1993-05-24 | Ellemtel Utvecklings Ab | Foerfarande och anordning foer att restaurera en datasignal |
US5075569A (en) * | 1989-03-17 | 1991-12-24 | Tektronix, Inc. | Output device circuit and method to minimize impedance fluctuations during crossover |
US5012142A (en) * | 1989-07-28 | 1991-04-30 | At&T Bell Laboratories | Differential controlled delay elements and skew correcting detector for delay-locked loops and the like |
US5192886A (en) * | 1990-03-15 | 1993-03-09 | Hewlett-Packard Company | Sub-nanosecond calibrated delay line structure |
JP3077813B2 (ja) * | 1990-05-11 | 2000-08-21 | ソニー株式会社 | プログラマブル遅延回路 |
US5245231A (en) * | 1991-12-30 | 1993-09-14 | Dell Usa, L.P. | Integrated delay line |
-
1994
- 1994-02-16 DE DE69403974T patent/DE69403974T2/de not_active Expired - Fee Related
- 1994-02-16 ES ES94301121T patent/ES2103106T3/es not_active Expired - Lifetime
- 1994-02-16 EP EP94301121A patent/EP0613246B1/en not_active Expired - Lifetime
- 1994-02-17 JP JP6041720A patent/JP3017010B2/ja not_active Expired - Lifetime
- 1994-02-17 KR KR2019940002838U patent/KR200156574Y1/ko not_active IP Right Cessation
- 1994-06-28 US US08/268,156 patent/US5434525A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69403974D1 (de) | 1997-08-07 |
EP0613246A1 (en) | 1994-08-31 |
DE69403974T2 (de) | 1997-10-16 |
KR940021422U (ko) | 1994-09-24 |
EP0613246B1 (en) | 1997-07-02 |
JP3017010B2 (ja) | 2000-03-06 |
US5434525A (en) | 1995-07-18 |
ES2103106T3 (es) | 1997-08-16 |
KR200156574Y1 (ko) | 1999-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3017010B2 (ja) | 可変遅延線 | |
US6025738A (en) | Gain enhanced split drive buffer | |
US6930560B2 (en) | High-speed and high-precision phase locked loop | |
US4992676A (en) | Output buffer having distributed stages to reduce switching noise | |
US6121807A (en) | Single phase edge-triggered dual-rail dynamic flip-flop | |
US6563356B2 (en) | Flip-flop with transmission gate in master latch | |
US5374894A (en) | Transition detection circuit | |
US6191658B1 (en) | High speed coupled oscillator topology | |
US6046621A (en) | Differential signal generator with dynamic beta ratios | |
US6657468B1 (en) | Apparatus and method for controlling edge rates of digital signals | |
KR950014550B1 (ko) | 반도체집적회로 | |
US5929680A (en) | Short circuit reduced CMOS buffer circuit | |
US5140174A (en) | Symmetric edge true/complement buffer/inverter and method therefor | |
US6351149B1 (en) | MOS transistor output circuit | |
JP3143750B2 (ja) | クロック回路 | |
US5723993A (en) | Pulse generating circuit for use in a semiconductor memory device | |
EP1352472B1 (en) | Circuit for receiving and driving a clock-signal | |
US6384654B1 (en) | High speed circuit of particular utility in delay and phase locked loops | |
JP2001177381A (ja) | 電圧制御発振器 | |
US5801566A (en) | System clock generating circuit for a semiconductor device | |
US10367494B2 (en) | Fast-response references-less frequency detector | |
JPH04152711A (ja) | 電圧制御発振回路 | |
US5909151A (en) | Ring oscillator circuit | |
US5291078A (en) | Gate circuits in transition detection input buffers | |
US6608501B2 (en) | Hi gain clock circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 14 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |