JPH06268301A - 半導体装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 レーザディスク装置等の高速化を推進する。 【構成】 Ｄ／Ａ出力制御信号ＤＡＣがハイレベルとさ
れることで選択的にオン状態とされ駆動電流ＩＤを形成
するトランジスタＴ３と、Ｄ／Ａ出力制御信号ＤＡＣが
ハイレベルとされる当初にオン状態とされかつその後は
相補入力データＳＷ＊に従って選択的にオン状態とされ
ることで駆動電流ＩＤを選択的に吸い込むトランジスタ
Ｔ６とを含むレーザダイオードドライバＬＤＤに、電源
電圧ＶＣＣとトランジスタＴ３のコレクタとの間に設け
られるトランジスタＴ４と、電源電圧ＶＣＣとトランジ
スタＴ４のベースとの間に設けられる定電流源Ｓ１と、
トランジスタＴ４のベースと出力端子ＤＯつまりレーザ
ダイオードＬＤとの間に設けられるダイオードＤ１と、
トランジスタＴ４のエミッタと出力端子ＤＯとの間に設
けられるダイオードＤ２とを含む電流供給回路ＣＳを設
ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体装置に関し、例
えば、電流ソース型のレーザダイオードドライバ等に利
用して特に有効な技術に関するものである。

【０００２】

【従来の技術】所定の駆動電流を形成する定電流源と、
入力データに従って選択的にオン状態とされ駆動電流を
選択的に吸い込むスイッチトランジスタ（この明細書で
は、バイポーラトランジスタのことを単にトランジスタ
と略称する）とを含み、レーザダイオード等の負荷に対
して上記駆動電流を選択的に供給するいわゆる電流ソー
ス（Ｃｏｍｍｏｎ−Ｅｍｉｔｔｅｒ）型の出力回路があ
る。また、このような出力回路を応用したレーザダイオ
ードドライバ等の半導体装置があり、このようなレーザ
ダイオードドライバを含むレーザディスク装置がある。

【０００３】電流ソース型の出力回路について、例え
ば、１９７７年、ジョン ウイリイアンド サンズ（Ｊ
ｏｈｎ Ｗｉｌｅｙ ＆ Ｓｕｎｓ）社発行の『アナリ
シスアンド デザイン オブ アナログ インテグレイ
テッド サーキッツ（Ａｎａｌｙｓｉｓ Ａｎｄ Ｄｅ
ｓｉｇｎ Ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔｓ）』第２８４頁等に記載されてい
る。

【０００４】

【発明が解決しようとする課題】本願発明者等は、この
発明に先立って、上記電流ソース型の出力回路を応用し
た図４のようなレーザダイオードドライバＬＤＤを開発
し、このレーザダイオードドライバＬＤＤを含むレーザ
ディスク装置を開発した。同図において、レーザダイオ
ードドライバＬＤＤは、そのエミッタ抵抗Ｒ２とともに
定電流源を構成し所定の駆動電流ＩＤを形成するＰＮＰ
型のトランジスタＴ３と、相補入力データＳＷ＊（ここ
で、例えば非反転入力データＳＷＴ及び反転入力データ
ＳＷＢをあわせて相補入力データＳＷ＊のように＊を付
して表す。また、それが有効とされるとき選択的にハイ
レベルとされるいわゆる非反転信号等についてはその名
称の末尾にＴを付して表し、それが有効とされるとき選
択的にロウレベルとされるいわゆる反転信号等について
はその名称の末尾にＢを付して表す。以下同様）つまり
は電流スイッチ制御回路ＩＳＷＣの相補出力信号Ｓ＊が
論理“０”（ここで、例えば相補出力信号Ｓ＊の非反転
出力信号ＳＴがロウレベルとされ反転出力信号ＳＢがハ
イレベルとされる状態を論理“０”と称し、逆の状態を
論理“１”と称す。以下同様）とされることで選択的に
オン状態とされ駆動電流ＩＤを選択的に吸い込むＮＰＮ
型のスイッチトランジスタＴ６とを含む。スイッチトラ
ンジスタＴ６による吸い込み電流ＩＳの値は、駆動電流
ＩＤと高精度をもって同一値とされる。また、レーザダ
イオードＬＤには、さらに外部の読み出し回路に設けら
れた定電流源Ｓ２から所定のバイアス電流ＩＢが供給さ
れる。

【０００５】これらのことから、レーザダイオードＬＤ
は、図５に示されるように、スイッチトランジスタＴ６
がオフ状態とされるとき、つまりは相補入力データＳＷ
＊が論理“１”とされるとき、バイアス電流ＩＢ及び駆
動電流ＩＤの和ＩＢ＋ＩＤに相当する駆動電流ＩＬの供
給を受け、この駆動電流ＩＬの値に応じた所定のレーザ
光を出力する。一方、レーザダイオードＬＤは、スイッ
チトランジスタＴ６がオン状態とされるとき、つまりは
相補入力データＳＷ＊が論理“０”とされるとき、ＩＢ
＋ＩＤ−ＩＳすなわちバイアス電流ＩＢに相当する駆動
電流ＩＬの供給を受けるが、この電流値がそのしきい値
電流に達しないため、レーザ光は出力しない。これらの
結果、レーザダイオードＬＤは、相補入力データＳＷ＊
の論理値に応じて選択的にレーザ光を出力するものとな
り、これによって相補入力データＳＷ＊の論理値に対応
したレーザディスクの書き込みが行われる。

【０００６】一方、レーザダイオードドライバＬＤＤ
は、所定の制御信号つまりＤ／Ａ出力制御信号ＤＡＣが
ハイレベルとされることで選択的に動作状態とされる。
このとき、レーザダイオードドライバＬＤＤでは、ディ
ジタル／アナログ変換回路Ｄ／Ａの出力端子ＤＡＯから
駆動電流制御データＣＤ０〜ＣＤｉに対応した所定の定
電圧が出力され、これによって上記トランジスタＴ３及
びＴ６を動作状態とするためのＮＰＮ型トランジスタＴ
７及びＴ８が選択的にオン状態とされる。また、このと
き、相補入力データＳＷ＊は論理“０”に固定され、ト
ランジスタＴ５とともに電流スイッチ回路を構成するス
イッチトランジスタＴ６はオン状態とされる。この結
果、レーザダイオードドライバＬＤＤが選択状態とされ
る当初にレーザダイオードＬＤに供給される駆動電流Ｉ
Ｌは、バイアス電流ＩＢに相応する小さい値とされ、レ
ーザ光が出力されない初期状態に設定される。

【０００７】ところが、レーザディスク装置の高速化が
進むにしたがって、上記レーザダイオードドライバにも
次のような問題点が残されていることが本願発明者等に
よって明らかとなった。すなわち、上記レーザダイオー
ドドライバＬＤＤにおいて、駆動電流ＩＤを形成するト
ランジスタＴ３は、ＰＮＰ型トランジスタからなり、駆
動電流ＩＤを選択的に吸い込むスイッチトランジスタＴ
６は、ＮＰＮ型トランジスタからなる。また、これらの
トランジスタＴ３及びＴ６は、前述のように、レーザダ
イオードドライバＬＤＤが選択状態とされる当初、ディ
ジタル／アナログ変換回路Ｄ／Ａの出力端子ＤＡＯから
所定の定電圧が出力されることで同時にオン状態とされ
る。周知のように、ＰＮＰ型トランジスタが完全なオン
状態とされるまでの動作速度は、電流伝達に供されるキ
ャリアが異なる等の理由から、ＮＰＮ型トランジスタに
比較して遅くなる。したがって、スイッチトランジスタ
Ｔ６がオン状態とされてからトランジスタＴ３が完全な
オン状態とされるまでの間には、図５に示されるよう
に、ＰＮＰ型トランジスタ及びＮＰＮ型トランジスタの
動作速度差に応じた遅延時間ｔｐが生じるものとなる。

【０００８】上記遅延時間ｔｐが経過するまでの間、定
電流源Ｓ２から出力されるバイアス電流ＩＢは、スイッ
チトランジスタＴ６を介して一時的に接地電位ＶＥＥ側
に吸い込まれ、レーザダイオードＬＤに供給される駆動
電流ＩＬの値は、バイアス電流ＩＢと吸い込み電流ＩＳ
の差分ＩＢ−ＩＳに相当する比較的小さな値となる。そ
して、遅延時間ｔｐが経過しトランジスタＴ３による駆
動電流ＩＤの形成が開始されると、レーザダイオードＬ
ＤにはＩＢ＋ＩＤ−ＩＳつまりバイアス電流ＩＢに相当
する比較的大きな駆動電流ＩＬが流され、この駆動電流
ＩＬの急速な立ち上がりを受けてインダクタンス性負荷
であるレーザダイオードＬＤからオーバーシュートノイ
ズが発生する。この結果、レーザダイオードＬＤから不
本意なレーザ光が出力され、レーザディスクに対する誤
書き込みが行われるとともに、このオーバーシュートノ
イズが収束するまでの間、正規の相補入力データＳＷ＊
を入力することができず、これによってレーザダイオー
ドドライバＬＤＤとしての立ち上がり時間ｔｓが遅くな
るものである。

【０００９】一方、これに対処するため、本願発明者等
は、図６に示されるように、トランジスタＴ３すなわち
スイッチトランジスタＴ６のコレクタとレーザダイオー
ドドライバＬＤＤの出力端子ＤＯとの間に、バイアス電
流ＩＢの吸い込みを防止するためのダイオードＤ２を設
ける方法を考えた。しかし、この場合、バイアス電流Ｉ
Ｂが遮断されることで、スイッチトランジスタＴ６がオ
ン状態となるために必要なオン電流を得ることができ
ず、結局はトランジスタＴ６の動作を遅らせ、レーザダ
イオードドライバＬＤＤの高速性を損なう結果となっ
た。

【００１０】この発明の目的は、レーザダイオードドラ
イバが選択状態とされる当初におけるバイアス電流の吸
い込みを防止し、レーザダイオードによるオーバーシュ
ートノイズを抑制することにある。この発明の他の目的
は、電流ソース型の出力回路を含むレーザダイオードド
ライバ等の立ち上がりを高速化し、レーザダイオードド
ライバを含むレーザディスク装置等の高速化を推進する
ことにある。

【００１１】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、所定の制御信号が有効レベル
とされることで選択的にオン状態とされレーザダイオー
ド等の負荷に対する駆動電流を選択的に形成する第１の
電流源と、上記制御信号が有効レベルとされる当初にお
いてオン状態とされかつその後は所定の入力データに従
って選択的にオン状態とされることで駆動電流を選択的
に吸い込む第１のトランジスタとを含む電流ソース型の
レーザダイオードドライバ等に、第１の電源電圧と第１
の電流源を構成するＰＮＰ型の第２のトランジスタのコ
レクタとの間に設けられるＮＰＮ型の第３のトランジス
タと、第１の電源電圧と第３のトランジスタのベースと
の間に設けられる第２の電流源と、第３のトランジスタ
のベースと負荷との間に設けられる第１のダイオード
と、第３のトランジスタのエミッタと負荷との間に設け
られる第２のダイオードとを含む電流供給回路を設け
る。

【００１３】

【作用】上記手段によれば、制御信号の有効レベルを受
けて第１のトランジスタがオン状態とされてから第２の
トランジスタが完全なオン状態とされるまでの間、第１
のトランジスタによる負荷のバイアス電流の吸い込みを
防止しつつ、第１のトランジスタに対するオン電流を供
給することができる。これにより、第１のトランジスタ
を高速にオン状態としつつ、レーザダイオードによるオ
ーバーシュートノイズを抑制することができる。この結
果、電流ソース型のレーザダイオードドライバ等の立ち
上がりを高速化し、レーザダイオードドライバを含むレ
ーザディスク装置等の高速化を推進することができる。

【００１４】

【実施例】図１には、この発明が適用されたレーザダイ
オードドライバＬＤＤの一実施例の回路図が示されてい
る。また、図２には、図１のレーザダイオードドライバ
ＬＤＤの一実施例の信号波形図が示され、図３には、図
１のレーザダイオードドライバＬＤＤに含まれるレーザ
ダイオードＬＤの一実施例の出力特性図が示されてい
る。これらの図をもとに、この実施例のレーザダイオー
ドドライバＬＤＤの構成及び動作ならびにその特徴につ
いて説明する。なお、この実施例のレーザダイオードド
ライバＬＤＤは、書き込み機能を持つレーザディスク装
置に含まれる。図１の各回路素子は、レーザディスク装
置の図示されない他の所定の回路素子とともに、単結晶
シリコンのような１個の半導体基板上に形成される。

【００１５】図１において、この実施例のレーザダイオ
ードドライバＬＤＤは、そのエミッタが抵抗Ｒ２（第１
の抵抗手段）を介して電源電圧ＶＣＣ（第１の電源電
圧）に結合されるＰＮＰ型のトランジスタＴ３（第２の
トランジスタ）を含む。このトランジスタＴ３のベース
は、ＰＮＰ型のトランジスタＴ１のベースに共通結合さ
れ、さらにＰＮＰ型のトランジスタＴ２のエミッタに結
合される。トランジスタＴ１のエミッタは、抵抗Ｒ１を
介して電源電圧ＶＣＣに結合され、そのコレクタは、Ｎ
ＰＮ型のトランジスタＴ７及び抵抗Ｒ４を介して接地電
位ＶＥＥに結合される。また、トランジスタＴ２のベー
スは、トランジスタＴ１のコレクタに結合され、そのコ
レクタは、接地電位ＶＥＥに結合される。これにより、
トランジスタＴ３は、トランジスタＴ１といわゆる電流
ミラー形態とされ、トランジスタＴ７及び抵抗Ｒ４から
なる定電流源が動作状態にあることを条件に、この定電
流源からトランジスタＴ１に流されるコレクタ電流Ｉｄ
に対応した駆動電流ＩＤを選択的に流す定電流源（第１
の電流源）として作用する。

【００１６】一方、トランジスタＴ３のコレクタは、Ｎ
ＰＮ型のトランジスタＴ６（第１のトランジスタ）のコ
レクタに結合される。このトランジスタＴ６のエミッタ
は、ＮＰＮ型のトランジスタＴ５のエミッタに共通結合
された後、ＮＰＮ型のトランジスタＴ８及び抵抗Ｒ５を
介して接地電位ＶＥＥに結合される。トランジスタＴ６
のベースには、電流スイッチ制御回路ＩＳＷＣの反転出
力信号ＳＢが供給される。トランジスタＴ５のコレクタ
は、電源電圧ＶＣＣに結合され、そのベースには、上記
電流スイッチ制御回路ＩＳＷＣの非反転出力信号ＳＴが
供給される。これにより、トランジスタＴ６は、トラン
ジスタＴ５とともに電流スイッチ回路を構成し、トラン
ジスタＴ８及び抵抗Ｒ５からなる定電流源が動作状態に
あることを条件に、電流スイッチ制御回路ＩＳＷＣの相
補出力信号Ｓ＊に従って選択的にオン状態とされ、上記
駆動電流ＩＤを選択的に吸い込むものとなる。すなわ
ち、トランジスタＴ６は、電流スイッチ制御回路ＩＳＷ
Ｃの相補出力信号Ｓ＊が論理“１”とされるとき、つま
り反転出力信号ＳＢが非反転出力信号ＳＴより低いロウ
レベルとされるときオフ状態とされ、駆動電流ＩＤを吸
い込まない。そして、電流スイッチ制御回路ＩＳＷＣの
相補出力信号Ｓ＊が論理“０”とされるとき、つまり反
転出力信号ＳＢが非反転出力信号ＳＴより高いハイレベ
ルとされるときオン状態とされ、駆動電流ＩＤを接地電
位ＶＥＥ側に吸い込む。

【００１７】電流スイッチ制御回路ＩＳＷＣには、レー
ザダイオードドライバＬＤＤの図示されない前段回路か
ら、相補入力データＳＷ＊及びリセット信号ＲＳＴが供
給される。このうち、相補入力データＳＷ＊は、レーザ
ディスクの書き込みデータに対応するものであって、リ
セット信号ＲＳＴは、レーザダイオードドライバＬＤＤ
を含むレーザディスク装置が待機状態とされるとき選択
的にハイレベルとされる。電流スイッチ制御回路ＩＳＷ
Ｃは、相補入力データＳＷ＊に従ってその相補出力信号
Ｓ＊を選択的に論理“０”又は“１”とするとともに、
リセット信号ＲＳＴに従ってその内部を待機状態とし、
動作電流の節減を図る。

【００１８】定電流源を構成するトランジスタＴ７及び
Ｔ８のベースは、ディジタル／アナログ変換回路Ｄ／Ａ
の出力端子ＤＡＯに結合される。この出力端子ＤＡＯと
接地電位ＶＥＥとの間には、ダイオードＤ３及び抵抗Ｒ
３が直列形態に設けられる。ディジタル／アナログ変換
回路Ｄ／Ａには、レーザディスク装置の図示されない前
段回路からｉ＋１ビットの駆動電流制御データＣＤ０〜
ＣＤｉが供給されるとともに、リセット信号ＲＳＴ及び
Ｄ／Ａ出力制御信号ＤＡＣ（制御信号）が供給される。
このうち、駆動電流制御データＣＤ０〜ＣＤｉは、ディ
ジタル／アナログ変換回路Ｄ／Ａの出力端子ＤＡＯにお
ける出力電流つまりはトランジスタＴ７及びＴ８のベー
スに供給される定電圧ＤＡＯのレベルを制御するための
ディジタル信号であって、Ｄ／Ａ出力制御信号ＤＡＣ
は、レーザダイオードドライバＬＤＤが選択状態とされ
るとき選択的にハイレベルとされる。

【００１９】ディジタル／アナログ変換回路Ｄ／Ａは、
レーザダイオードドライバＬＤＤが待機状態とされリセ
ット信号ＲＳＴがハイレベルとされるとき、その内部を
待機状態として、動作電流の節減を図る。また、レーザ
ダイオードドライバＬＤＤが待機状態を解かれリセット
信号ＲＳＴがロウレベルとされると、駆動電流制御デー
タＣＤ０〜ＣＤｉをデコードして、対応する値の出力電
流を形成する。この出力電流は、レーザダイオードドラ
イバＬＤＤが選択状態とされＤ／Ａ出力制御信号ＤＡＣ
がハイレベルとされることで選択的にその出力端子ＤＡ
Ｏに出力され、ダイオードＤ３及び抵抗Ｒ３によって対
応する定電圧信号となる。この結果、図２に示されるよ
うに、レーザダイオードドライバＬＤＤが選択状態とさ
れると、まずディジタル／アナログ変換回路Ｄ／Ａの出
力端子における定電圧ＤＡＯがＤ／Ａ出力制御信号ＤＡ
Ｃのハイレベルを受けて所定のハイレベルとなり、この
定電圧ＤＡＯのハイレベルを受けてトランジスタＴ７及
びＴ８が定電流源として作用する。これにより、トラン
ジスタＴ３がオン状態となって駆動電流ＩＤを形成し、
トランジスタＴ６は電流スイッチ制御回路ＩＳＷＣの相
補出力信号Ｓ＊に従って選択的にオン状態となって駆動
電流ＩＤを選択的に吸い込む。

【００２０】ところで、定電流源を構成するトランジス
タＴ７及びＴ８つまりトランジスタＴ３及びＴ６は、デ
ィジタル／アナログ変換回路Ｄ／Ａから出力される定電
圧ＶＡＯのハイレベルを受けて同時に動作状態とされる
が、ＰＮＰ型であるトランジスタＴ３は、電流伝達に供
されるキャリアが異なる等の理由から、ＮＰＮ型である
トランジスタＴ６に比較してその動作速度が遅い。この
ため、トランジスタＴ６がオン状態とされてからトラン
ジスタＴ３が完全なオン状態となり所定の駆動電流ＩＤ
を形成しうるまでには、これらのトランジスタの動作速
度差に応じた遅延時間ｔｐが必要となる。一方、相補入
力データＳＷ＊は、図２に示されるように、レーザダイ
オードドライバＬＤＤが選択状態とされる当初において
論理“０”に固定され、スイッチトランジスタＴ６がま
ずオン状態とされる。

【００２１】この実施例のレーザダイオードドライバＬ
ＤＤは、さらに、電源電圧ＶＣＣとトランジスタＴ３つ
まりトランジスタＴ６のコレクタとの間に設けられるＮ
ＰＮ型のトランジスタＴ４（第３のトランジスタ）と、
トランジスタＴ３及びＴ６の共通結合されたコレクタつ
まりトランジスタＴ４のエミッタと出力端子ＤＯつまり
負荷となるレーザダイオードＬＤとの間に設けられるダ
イオードＤ２（第２のダイオード）を含む。電源電圧Ｖ
ＣＣとトランジスタＴ４のベースとの間には、所定のバ
イアス電流ＩＡを流す定電流源Ｓ１（第２の電流源）が
設けられ、トランジスタＴ４のベースと出力端子ＤＯと
の間には、ダイオードＤ１（第１のダイオード）が設け
られる。これらのトランジスタＴ４及び定電流源Ｓ１な
らびにダイオードＤ１及びＤ２は、電流供給回路ＣＳを
構成する。

【００２２】出力端子ＤＯは、レーザダイオードドライ
バＬＤＤの外部に設けられた負荷つまりレーザダイオー
ドＬＤを介して接地電位ＶＥＥに結合されるとともに、
図示されない読み出し回路に含まれる定電流源Ｓ２を介
して電源電圧ＶＣＣに結合される。なお、レーザダイオ
ードＬＤから出力されるレーザ光の値は、図３に示され
るように、駆動電流ＩＬが所定のしきい値ＩＰに達しな
いときゼロとされ、このしきい値ＩＰを超えると駆動電
流ＩＬに比例して大きくなる。

【００２３】レーザダイオードドライバＬＤＤが選択状
態とされる直前において、Ｄ／Ａ出力制御信号ＤＡＣ
は、図２に示されるように、ロウレベルとされ、相補入
力データＳＷ＊は、前述のように、論理“０”とされ
る。このとき、レーザダイオードドライバＬＤＤでは、
ディジタル／アナログ変換回路Ｄ／Ａから出力される定
電圧ＤＡＯがロウレベルとされ、電流スイッチ制御回路
ＩＳＷＣの相補出力信号Ｓ＊が論理“０”とされる。こ
のため、トランジスタＴ７及びＴ８はオフ状態となって
定電流源として作用せず、トランジスタＴ３もオフ状態
となって駆動電流ＩＤを形成しない。レーザダイオード
ＬＤには、読み出し回路の定電流源Ｓ２からバイアス電
流ＩＢが与えられるとともに、電流供給回路ＣＳを構成
する定電流源Ｓ１からダイオードＤ１を介してバイアス
電流ＩＡが与えられる。これにより、レーザダイオード
ＬＤには、バイアス電流ＩＢ及びＩＡの和ＩＢ＋ＩＡに
相当する駆動電流ＩＬが流されるが、この値は、図３に
示されるように、レーザダイオードＬＤのしきい値電流
ＩＰより小さく設定されるため、レーザ光は出力されな
い。電流供給回路ＣＳを構成するトランジスタＴ４は、
ダイオードＤ１の順方向電圧に相当するベース電圧を与
えられるが、コレクタ電流を流す径路が形成されていな
いために実質的なオフ状態とされる。

【００２４】次に、レーザダイオードドライバＬＤＤが
選択状態とされＤ／Ａ出力制御信号ＤＡＣがハイレベル
とされると、レーザダイオードドライバＬＤＤでは、デ
ィジタル／アナログ変換回路Ｄ／Ａから出力される定電
圧ＤＡＯが所定のハイレベルとされ、トランジスタＴ７
及びＴ８がそれぞれ所定の定電流Ｉｄ及びＩＳを流し始
める。このとき、電流スイッチ制御回路ＩＳＷＣの相補
出力信号Ｓ＊は論理“０”とされるため、トランジスタ
Ｔ３及びＴ６は同時にベース電流を与えられるが、まず
ＮＰＮ型のトランジスタＴ６が先にオン状態となって所
定の吸い込み電流ＩＳを流し始め、遅延時間ｔｐ後にＰ
ＮＰ型のトランジスタＴ３がオン状態となって所定の上
記定電流Ｉｄに対応した駆動電流ＩＤを流し始める。

【００２５】ところで、トランジスタＴ６がオン状態と
されてからトランジスタＴ３がオン状態とされるまでの
間、レーザダイオードドライバＬＤＤの電流供給回路Ｃ
Ｓでは、トランジスタＴ４がオン状態となり、所定の電
流ＩＣを流す。この電流ＩＣは、オン状態とされるトラ
ンジスタＴ６を介して吸い込まれ、トランジスタＴ６が
完全なオン状態となるために必要なオン電流となる。ま
た、このとき、読み出し回路の定電流源Ｓ１から出力さ
れるバイアス電流ＩＢは、オン状態とされるトランジス
タＴ６を介して吸い込まれようとするが、電流供給回路
ＣＳを構成するダイオードＤ２によって阻止され、その
ままレーザダイオードＬＤのバイアス電流となる。した
がって、トランジスタＴ６がオン状態とされてからトラ
ンジスタＴ３がオン状態とされるまでの間も、レーザダ
イオードＬＤにはＩＢ＋ＩＡに相当する駆動電流ＩＬが
途絶えることなく流されるとともに、トランジスタＴ６
は充分なオン電流を与えられて急速に完全なオン状態に
近づく。

【００２６】遅延時間ｔｐが経過しトランジスタＴ３が
完全なオン状態となると、このトランジスタＴ３によっ
て形成される駆動電流ＩＤは、先にオン状態にあるトラ
ンジスタＴ６を介して吸い込まれる。このとき、トラン
ジスタＴ４のコレクタ電流ＩＣは、トランジスタＴ６に
よる吸い込み電流ＩＳと駆動電流ＩＤとの差分ＩＳ−Ｉ
Ｄに相当する小さな値となる。また、レーザダイオード
ＬＤに流される駆動電流ＩＬの値は、トランジスタＴ３
がオン状態となった後も変化せずＩＢ＋ＩＡのままとさ
れる。したがって、レーザダイオードＬＤからレーザ光
は出力されず、駆動電流ＩＬが急速に変化されることに
ともなうレーザダイオードＬＤからのオーバーシュート
ノイズも発生しない。

【００２７】相補入力データＳＷ＊が論理“０”から論
理“１”に変化され電流スイッチ制御回路ＩＳＷＣの相
補出力信号Ｓ＊が論理“１”とされると、電流スイッチ
回路を構成するトランジスタＴ６はオフ状態となり、代
わってトランジスタＴ５がオン状態となる。このため、
トランジスタＴ３により形成される駆動電流ＩＤは、電
流供給回路ＣＳのダイオードＤ２を介してレーザダイオ
ードＬＤに供給され、レーザダイオードＬＤには、バイ
アス電流ＩＢ及びＩＡと駆動電流ＩＤの和ＩＢ＋ＩＡ＋
ＩＤに相当する比較的大きな駆動電流ＩＬが流される。
この駆動電流ＩＬの値は、図３に示されるように、レー
ザダイオードＬＤのしきい値電流ＩＰを超える値に設定
される。したがって、レーザダイオードＬＤから所定の
レーザ光が出力され、レーザディスクに対する書き込み
が行われる。このとき、電流供給回路ＣＳでは、トラン
ジスタＴ４のベースエミッタ間電圧がダイオードＤ１の
順方向電圧とダイオードＤ２の順方向電圧との差つまり
０Ｖとなり、トランジスタＴ４はオフ状態となって、電
流ＩＣは流れない。

【００２８】以下、相補入力データＳＷ＊の論理レベル
に従ってトランジスタＴ５及びＴ６が選択的にかつ相補
的にオン状態となり、これに応じてレーザダイオードＬ
Ｄから所定のレーザ光が選択的に出力されて、レーザデ
ィスクに対する相補入力データＳＷ＊に対応した書き込
みが行われる。

【００２９】以上のように、この実施例のレーザダイオ
ードドライバＬＤＤは、制御信号つまりＤ／Ａ出力制御
信号ＤＡＣが有効レベルつまりハイレベルとされること
で選択的にオン状態とされ所定の駆動電流ＩＤを形成す
るトランジスタＴ３と、Ｄ／Ａ出力制御信号ＤＡＣのハ
イレベルを受けてまずオン状態とされその後は所定の入
力データつまり相補入力データＳＷ＊に従って選択的に
オン状態とされることで駆動電流を選択的に吸い込むス
イッチトランジスタＴ６とを含むいわゆる電流ソース型
の出力回路とされ、さらに、電源電圧ＶＣＣとトランジ
スタＴ３のコレクタとの間に設けられるトランジスタＴ
４と、電源電圧ＶＣＣとトランジスタＴ４のベースとの
間に設けられる定電流源Ｓ１と、トランジスタＴ４のベ
ースと出力端子ＤＯつまりは負荷となるレーザダイオー
ドＬＤとの間に設けられるダイオードＤ１と、トランジ
スタＴ４のエミッタと出力端子ＤＯとの間に設けられる
ダイオードＤ２とを含む電流供給回路ＣＳを備える。

【００３０】電流供給回路ＣＳを構成するトランジスタ
Ｔ４は、レーザダイオードドライバＬＤＤが選択状態と
される当初において、トランジスタＴ６がオン状態とさ
れてからトランジスタＴ３がオン状態とされるまでの間
所定の電流ＩＣを選択的に流し、トランジスタＴ６に対
するオン電流を供給する。この間、電流供給回路ＣＳを
構成するダイオードＤ２は、定電流源Ｓ２からレーザダ
イオードＬＤに供給されるべきバイアス電流ＩＢがトラ
ンジスタＴ６に吸い込まれるのを防止するとともに、ト
ランジスタＴ３がオン状態とされトランジスタＴ６がオ
フ状態とされたのを受けてトランジスタＴ４のベースエ
ミッタ電圧を０Ｖとし、これをオフ状態とすべく作用す
る。これらの結果、この実施例のレーザダイオードドラ
イバＬＤＤでは、トランジスタＴ６を高速にオン状態と
しつつ、レーザダイオードＬＤによるオーバーシュート
ノイズを抑制することができるため、レーザダイオード
ドライバの立ち上がり時間を高速化し、レーザダイオー
ドドライバを含むレーザディスク装置の高速化を推進す
ることができるものである。

【００３１】なお、上記説明から明らかなように、この
レーザダイオードドライバＬＤＤの場合、トランジスタ
Ｔ６による吸い込み電流ＩＳの値は、トランジスタＴ３
による駆動電流ＩＤより大きければよく、従来のレーザ
ダイオードドライバのように吸い込み電流ＩＳと駆動電
流ＩＤの値を精度よく一致させる必要はない。この結
果、トランジスタＴ３及びＴ６に関する設計条件が緩和
されるとともに、吸い込み電流ＩＳ及び駆動電流ＩＤの
値を一致させるための調整作業が不要となり、レーザダ
イオードドライバの設計・製作工数を削減できるものと
なる。

【００３２】以上の本実施例に示されるように、この発
明をレーザディスク装置に含まれる電流ソース型のレー
ザダイオードドライバ等の半導体装置に適用すること
で、次のような作用効果が得られる。すなわち、 （１）所定の制御信号が有効レベルとされることで選択
的にオン状態とされレーザダイオード等の負荷に対する
駆動電流を選択的に形成する第１の電流源と、上記制御
信号が有効レベルとされる当初においてオン状態とされ
かつその後は所定の入力データに従って選択的にオン状
態とされることで駆動電流を選択的に吸い込む第１のト
ランジスタとを含むレーザダイオードドライバ等に、第
１の電源電圧と第１の電流源を構成するＰＮＰ型の第２
のトランジスタのコレクタとの間に設けられるＮＰＮ型
の第３のトランジスタと、第１の電源電圧と第３のトラ
ンジスタのベースとの間に設けられる第２の電流源と、
第３のトランジスタのベースと負荷との間に設けられる
第１のダイオードと、第３のトランジスタのエミッタと
負荷との間に設けられる第２のダイオードとを含む電流
供給回路を設けることで、制御信号の有効レベルを受け
て第１のトランジスタがオン状態とされてから第２のト
ランジスタがオン状態とされるまでの間、第１のトラン
ジスタを介して負荷のバイアス電流が吸い込まれるのを
防止しつつ、第１のトランジスタのオン電流を供給する
ことができるという効果が得られる。

【００３３】（２）上記（１）項により、第１のトラン
ジスタを高速にオン状態としつつ、レーザダイオードド
ライバが選択状態とされる当初における駆動電流のオー
バーシュートノイズを抑制することができるという効果
が得られる。 （３）上記（１）項及び（２）項により、電流ソース型
の出力回路を含むレーザダイオードドライバ等の立ち上
がりを高速化し、レーザダイオードドライバを含むレー
ザディスク装置等の高速化を推進できるという効果が得
られる。 （４）上記（１）項により、第１及び第２のトランジス
タに関する設計条件を緩和できるとともに、第１のトラ
ンジスタによる吸い込み電流の値と第２のトランジスタ
による駆動電流の値とを一致させるための調整作業を省
略することができるという効果が得られる。 （５）上記（４）項により、レーザダイオードドライバ
の設計・製作工数を削減し、その低コスト化を推進でき
るという効果が得られる。

【００３４】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、読み出し回路に設けられる定電流源
Ｓ２は、電流供給回路ＣＳの定電流源Ｓ１によるバイア
ス電流ＩＡの値をＩＢ＋ＩＡとすることで、これを省略
することができる。トランジスタＴ３による駆動電流Ｉ
Ｄの値とトランジスタＴ６による吸い込み電流ＩＳの値
は一致させてもよいし、トランジスタＴ４によるコレク
タ電流ＩＣの値を吸い込み電流ＩＳよりやや小さいもの
としてもよい。電流供給回路ＣＳは、同様な機能を有す
ることを条件に、任意の回路構成を採ることができる。
さらに、レーザダイオードドライバＬＤＤの具体的構成
や電源電圧の極性及び絶対値ならびに各制御信号の論理
レベル等は、種々の実施形態を採りうる。

【００３５】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるレー
ザディスク装置のレーザダイオードドライバに適用した
場合について説明したが、それに限定されるものではな
く、レーザダイオードドライバとして単体で形成される
ものや同様な電流ソース型の出力回路を含む各種の駆動
集積回路装置にも適用できる。この発明は、少なくとも
電流ソース型の出力回路を含む半導体装置に広く適用で
きる。

【００３６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、所定の制御信号が有効レベ
ルとされることで選択的にオン状態とされレーザダイオ
ード等の負荷に対する駆動電流を選択的に形成する第１
の電流源と、上記制御信号が有効レベルとされる当初に
おいてオン状態とされかつその後は所定の入力データに
従って選択的にオン状態とされることで駆動電流を選択
的に吸い込む第１のトランジスタとを含む電流ソース型
のレーザダイオードドライバ等に、第１の電源電圧と第
１の電流源を構成するＰＮＰ型の第２のトランジスタの
コレクタとの間に設けられるＮＰＮ型の第３のトランジ
スタと、第１の電源電圧と第３のトランジスタのベース
との間に設けられる第２の電流源と、第３のトランジス
タのベースと負荷との間に設けられる第１のダイオード
と、第３のトランジスタのエミッタと負荷との間に設け
られる第２のダイオードとを含む電流供給回路を設ける
ことで、制御信号の有効レベルを受けて第１のトランジ
スタがオン状態とされてから第２のトランジスタがオン
状態とされるまでの間、第１のトランジスタを介して負
荷のバイアス電流が吸い込まれるのを防止しつつ、第１
のトランジスタに対するオン電流を供給することができ
る。これにより、第１のトランジスタを高速にオン状態
としつつ、レーザダイオードドライバが選択状態とされ
る当初における駆動電流のオーバーシュートノイズを抑
制することができる。これ結果、電流ソース型のレーザ
ダイオードドライバ等の立ち上がり時間を高速化し、レ
ーザダイオードドライバを含むレーザディスク装置等の
高速化を推進することができる。

【図面の簡単な説明】

【図１】この発明が適用されたレーザダイオードドライ
バの一実施例を示す回路図である。

【図２】図１のレーザダイオードドライバの一実施例を
示す信号波形図である。

【図３】図１のレーザダイオードドライバに含まれるレ
ーザダイオードの一実施例を示す出力特性図である。

【図４】この発明に先立って本願発明者等が開発したレ
ーザダイオードドライバの一例を示す回路図である。

【図５】図４のレーザダイオードドライバの一例を示す
信号波形図である。

【図６】この発明に先立って本願発明者等が開発したレ
ーザダイオードドライバの他の一例を示す回路図であ
る。

【符号の説明】

ＬＤＤ・・・レーザダイオードドライバ、ＩＳＷＣ・・
・電流スイッチ制御回路、Ｄ／Ａ・・・ディジタル／ア
ナログ変換回路、ＣＳ・・・電流供給回路、Ｔ１〜Ｔ３
・・・ＰＮＰ型バイポーラトランジスタ、Ｔ４〜Ｔ８・
・・ＮＰＮ型バイポーラトランジスタ、Ｄ１〜Ｄ３・・
・ダイオード、ＬＤ・・・レーザダイオード、Ｓ１〜Ｓ
２・・・定電流源、Ｒ１〜Ｒ５・・・抵抗。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 入倉 尚吾 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 所定の制御信号が有効レベルとされるこ
   とで選択的に動作状態とされ負荷に対する所定の駆動電
   流を形成する第１の電流源と、上記制御信号が有効レベ
   ルとされる当初においてオン状態とされかつその後は所
   定の入力データに従って選択的にオン状態とされること
   で上記駆動電流を選択的に吸い込む第１のトランジスタ
   と、上記制御信号の有効レベルを受けて上記第１のトラ
   ンジスタがオン状態とされてから上記第１の電流源が動
   作状態とされるまでの間上記第１のトランジスタを介し
   て上記負荷に対するバイアス電流が吸い込まれることを
   防止しつつ上記第１のトランジスタに対するオン電流を
   供給する電流供給回路とを含む出力回路を具備すること
   を特徴とする半導体装置。
2. 【請求項２】 上記第１の電流源は、そのエミッタが第
   １の抵抗手段を介して第１の電源電圧に結合されるＰＮ
   Ｐ型の第２のトランジスタからなるものであり、上記第
   １のトランジスタは、そのコレクタが上記第２のトラン
   ジスタのコレクタに結合されるＮＰＮ型のトランジスタ
   からなるものであって、上記電流供給回路は、第１の電
   源電圧と上記第２のトランジスタのコレクタとの間に設
   けられるＮＰＮ型の第３のトランジスタと、第１の電源
   電圧と上記第３のトランジスタのベースとの間に設けら
   れる第２の電流源と、上記第３のトランジスタのベース
   と上記負荷との間に設けられる第１のダイオードと、上
   記第３のトランジスタのエミッタと上記負荷との間に設
   けられる第２のダイオードとを含むものであることを特
   徴とする請求項１の半導体装置。
3. 【請求項３】 上記第１のトランジスタの吸い込みうる
   電流の値は、上記駆動電流の値より充分に大きくされる
   ものであって、上記第３のトランジスタの供給しうる電
   流の値は、上記第１のトランジスタのオン電流より充分
   に大きくされるものであることを特徴とする請求項２の
   半導体装置。
4. 【請求項４】 上記バイアス電流は、上記第２の電流源
   によって供給されるものであることを特徴とする請求項
   ２又は請求項３の半導体装置。
5. 【請求項５】 上記負荷は、レーザダイオードであり、
   上記半導体装置は、レーザダイオードドライバであるこ
   とを特徴とする請求項１，請求項２，請求項３又は請求
   項４の半導体装置。