JPH06259044A - 電子機器へのデータ転送制御装置 - Google Patents
電子機器へのデータ転送制御装置Info
- Publication number
- JPH06259044A JPH06259044A JP4198896A JP19889692A JPH06259044A JP H06259044 A JPH06259044 A JP H06259044A JP 4198896 A JP4198896 A JP 4198896A JP 19889692 A JP19889692 A JP 19889692A JP H06259044 A JPH06259044 A JP H06259044A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- circuit
- control circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 同じデータ方式の表示装置であれば、周波
数、走査線数が異なってもデータの転送を可能とする。 【構成】 ホストコンピュータから転送制御回路３にデ
ィジタル伝送データの開始番地データと終了番地データ
を設定し、保持制御回路８に接続された表示装置１０と
同じ周波数の制御データを与えた後、ディジタル転送デ
ータを保持制御回路に転送することにより、保持制御回
路が表示装置との周波数と同期をとり、ディジタル転送
出力データを一定の期間づつ、ディジタル転送データを
アナログ転送データに変換する回路へ出力をする。
数、走査線数が異なってもデータの転送を可能とする。 【構成】 ホストコンピュータから転送制御回路３にデ
ィジタル伝送データの開始番地データと終了番地データ
を設定し、保持制御回路８に接続された表示装置１０と
同じ周波数の制御データを与えた後、ディジタル転送デ
ータを保持制御回路に転送することにより、保持制御回
路が表示装置との周波数と同期をとり、ディジタル転送
出力データを一定の期間づつ、ディジタル転送データを
アナログ転送データに変換する回路へ出力をする。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器へのデータ転
送制御であり、例えばホストコンピュータから表示装置
に使用されるデータ転送制御装置に関する。
送制御であり、例えばホストコンピュータから表示装置
に使用されるデータ転送制御装置に関する。
【０００２】
【従来の技術】一般的に、ホストコンピュータから表示
装置にデータを転送する場合、データを送り始める開始
アドレスの指定のみで転送を行なっていたため、ホスト
コンピュータ指定以外の描画周波数及び走査線数を備え
る表示装置は接続が不可能であった。
装置にデータを転送する場合、データを送り始める開始
アドレスの指定のみで転送を行なっていたため、ホスト
コンピュータ指定以外の描画周波数及び走査線数を備え
る表示装置は接続が不可能であった。
【０００３】
【発明が解決しようとする課題】しかしながら、そのよ
うにホストコンピュータに対して限定された表示装置し
か使用できないと、解像度の高い表示装置を用いて鮮明
な画像を描画したり解像度の低い表示装置を用いて高速
に画像を描画することができなかった。本発明は、この
ような従来の障害を解決するためになされたもので、ホ
ストコンピュータからあらゆる表示装置に接続可能であ
るデータ転送制御装置である。
うにホストコンピュータに対して限定された表示装置し
か使用できないと、解像度の高い表示装置を用いて鮮明
な画像を描画したり解像度の低い表示装置を用いて高速
に画像を描画することができなかった。本発明は、この
ような従来の障害を解決するためになされたもので、ホ
ストコンピュータからあらゆる表示装置に接続可能であ
るデータ転送制御装置である。
【０００４】
【課題を解決するための手段】このような課題を解決す
るために、本発明は少なくとも
るために、本発明は少なくとも
【請求項１参照】があって、その転送制御回路はディジ
タル転送データの開始番地及び終了番地を制御し保持制
御回路は表示装置との同期をとる為にディジタル転送デ
ータの出力を制御するよう形成されている。
タル転送データの開始番地及び終了番地を制御し保持制
御回路は表示装置との同期をとる為にディジタル転送デ
ータの出力を制御するよう形成されている。
【０００５】
【作用】このような手段を備えた本発明では、ホストコ
ンピュータから転送制御回路にディジタル伝送データの
開始番地データと終了番地データを設定し、保持制御回
路に接続された表示装置と同じ周波数の制御データを与
えた後、ディジタル転送データを保持制御回路に転送す
ることにより、保持制御回路が表示装置との周波数と同
期をとり、ディジタル転送出力データを一定の期間づ
つ、ディジタル転送データをアナログ転送データに変換
する回路へ出力をする。
ンピュータから転送制御回路にディジタル伝送データの
開始番地データと終了番地データを設定し、保持制御回
路に接続された表示装置と同じ周波数の制御データを与
えた後、ディジタル転送データを保持制御回路に転送す
ることにより、保持制御回路が表示装置との周波数と同
期をとり、ディジタル転送出力データを一定の期間づ
つ、ディジタル転送データをアナログ転送データに変換
する回路へ出力をする。
【０００６】
【実施例】以下本発明の実施例を図面を参照して説明す
る。図１の本発明のデータ転送制御装置について説明す
る。図１において転送データ設定・作成回路１は、任意
の画像データを設定するものであり中央処理回路２に接
続されている。中央処理回路２は、転送データ設定・作
成回路１の命令を受けて転送制御回路３と、メモリアド
レス選択回路と、メモリ回路に制御信号もしくはデータ
を設定し回路全体の取りまとめを行なう。転送制御回路
３は、転送開始・終了設定回路４と、データ転送監視回
路５と、メモリアドレス選択回路６のそれぞれの回路に
接続されており制御を行なっている。転送開始・終了設
定回路４は、後述するメモリ回路７からのデータ読み込
みの為の開始番地と終了番地を設定するものである。デ
ータ転送監視回路５は、前述の転送開始・終了設定回路
４の設定したデータを監視し終了状態になった場合に前
述の転送制御回路３に告知を行なう。メモリアドレス選
択回路６は、書き込み時には中央処理回路２より書き込
みのための番地が設定され、読み込み時には前述のデー
タ転送監視回路より番地が設定される。この時の書き込
みか読み込みかの選択は前述の転送制御回路２で選択の
為の制御を行なっている。データ保持制御回路８は、メ
モリ回路６からのデータを受け取る為の回路で、メモリ
回路７へのデータ要求やデータ処理が遅滞した場合にメ
モリ回路７からのデータの出力を一時停止させる為の要
求をデータ転送監視回路５に出す。ディジタルアナログ
変換回路９は、外部に接続される表示装置１０への出力
信号をアナログ信号に変換する為のものである。表示装
置１０は、それらのデータを画像表示にするＣＲＴ（陰
極線管）や液晶表示装置などである。この時、表示装置
１０を液晶表示装置を接続して処理する場合について
は、ディジタルアナログ変換回路９は介さないものとす
る。
る。図１の本発明のデータ転送制御装置について説明す
る。図１において転送データ設定・作成回路１は、任意
の画像データを設定するものであり中央処理回路２に接
続されている。中央処理回路２は、転送データ設定・作
成回路１の命令を受けて転送制御回路３と、メモリアド
レス選択回路と、メモリ回路に制御信号もしくはデータ
を設定し回路全体の取りまとめを行なう。転送制御回路
３は、転送開始・終了設定回路４と、データ転送監視回
路５と、メモリアドレス選択回路６のそれぞれの回路に
接続されており制御を行なっている。転送開始・終了設
定回路４は、後述するメモリ回路７からのデータ読み込
みの為の開始番地と終了番地を設定するものである。デ
ータ転送監視回路５は、前述の転送開始・終了設定回路
４の設定したデータを監視し終了状態になった場合に前
述の転送制御回路３に告知を行なう。メモリアドレス選
択回路６は、書き込み時には中央処理回路２より書き込
みのための番地が設定され、読み込み時には前述のデー
タ転送監視回路より番地が設定される。この時の書き込
みか読み込みかの選択は前述の転送制御回路２で選択の
為の制御を行なっている。データ保持制御回路８は、メ
モリ回路６からのデータを受け取る為の回路で、メモリ
回路７へのデータ要求やデータ処理が遅滞した場合にメ
モリ回路７からのデータの出力を一時停止させる為の要
求をデータ転送監視回路５に出す。ディジタルアナログ
変換回路９は、外部に接続される表示装置１０への出力
信号をアナログ信号に変換する為のものである。表示装
置１０は、それらのデータを画像表示にするＣＲＴ（陰
極線管）や液晶表示装置などである。この時、表示装置
１０を液晶表示装置を接続して処理する場合について
は、ディジタルアナログ変換回路９は介さないものとす
る。
【０００７】上述したデータ転送制御装置は以下の説明
によって明確にする。図２は図１を詳細化したものであ
る。図２のＣＰＵアドレス信号と、ＣＰＵデータ信号と
ライトアドレス信号は、図１の転送データ設定・作成回
路１で設定され、図１の中央処理回路２で解釈されたも
のである。ＣＰＵアドレス信号は、開始番地と終了番地
に設定され、ライトアドレス信号は選択器に設定され
て、ＣＰＵデータ信号はランダムアクセスメモリにセッ
トされる。これらの信号は転送制御回路によって制御さ
れており、それぞれの出力は転送制御回路に委ねられて
いる。また、設定された信号の出力タイミングはソフト
ウェア又は中央処理回路により変更可能または、され
る。ある一例を説明する。上記に述べた選択器に設定さ
れたライトアドレス信号をランダムアクセスメモリのア
ドレス信号として出力する。この動作に前後して転送制
御回路からのメモリコントロール信号を、ランダムアク
セスメモリの書き込みを許可する信号としてメモリに通
達する。それを受けたランダムアクセスメモリは書き込
み状態になり、アドレス信号を受けＣＰＵデータ信号の
書き込みを行なう。その後、選択器をランダムアクセス
メモリリードアドレス信号をランダムアクセスメモリの
アドレス信号とするべく切り換えを行なう。書き込まれ
たデータを読み出す為に、開始番地に設定されたＣＰＵ
アドレス信号を計数器に設定する。もう一方、終了番地
に設定されたＣＰＵアドレス信号は比較器にて監視され
る。ランダムアクセスメモリはアドレス信号の取り込み
前後に転送制御回路からのメモリコントロール信号によ
り、データの出力依頼を受けてデータ先入れ先出しメモ
リーにデータを書き込む。（この書き込み方法は次項に
て示す。）書き込まれたデータは外部からの可変型周波
数発生器と同期したタイミングで出力され、ディジタル
信号アナログ化変換器に設定され、アナログ対応表示機
に設定され画像データとなり出力される。
によって明確にする。図２は図１を詳細化したものであ
る。図２のＣＰＵアドレス信号と、ＣＰＵデータ信号と
ライトアドレス信号は、図１の転送データ設定・作成回
路１で設定され、図１の中央処理回路２で解釈されたも
のである。ＣＰＵアドレス信号は、開始番地と終了番地
に設定され、ライトアドレス信号は選択器に設定され
て、ＣＰＵデータ信号はランダムアクセスメモリにセッ
トされる。これらの信号は転送制御回路によって制御さ
れており、それぞれの出力は転送制御回路に委ねられて
いる。また、設定された信号の出力タイミングはソフト
ウェア又は中央処理回路により変更可能または、され
る。ある一例を説明する。上記に述べた選択器に設定さ
れたライトアドレス信号をランダムアクセスメモリのア
ドレス信号として出力する。この動作に前後して転送制
御回路からのメモリコントロール信号を、ランダムアク
セスメモリの書き込みを許可する信号としてメモリに通
達する。それを受けたランダムアクセスメモリは書き込
み状態になり、アドレス信号を受けＣＰＵデータ信号の
書き込みを行なう。その後、選択器をランダムアクセス
メモリリードアドレス信号をランダムアクセスメモリの
アドレス信号とするべく切り換えを行なう。書き込まれ
たデータを読み出す為に、開始番地に設定されたＣＰＵ
アドレス信号を計数器に設定する。もう一方、終了番地
に設定されたＣＰＵアドレス信号は比較器にて監視され
る。ランダムアクセスメモリはアドレス信号の取り込み
前後に転送制御回路からのメモリコントロール信号によ
り、データの出力依頼を受けてデータ先入れ先出しメモ
リーにデータを書き込む。（この書き込み方法は次項に
て示す。）書き込まれたデータは外部からの可変型周波
数発生器と同期したタイミングで出力され、ディジタル
信号アナログ化変換器に設定され、アナログ対応表示機
に設定され画像データとなり出力される。
【０００８】上記が一連の流れであるが、前述した開始
番地と終了番地、比較器と計数器、これらの書き込み関
連について付加説明を行なう。開始番地と終了番地は各
々２組ありこれを開始番地Ａ、Ｂ終了番地Ａ、Ｂとし
Ａ、Ｂは独立したもので個別に転送データ設定・作成回
路より設定ができる。設定したデータはＡ、Ｂ共にラン
ダムアクセスメモリの読み出し番地であり、開始番地レ
ジスタＡ、Ｂのデータは読み出し開始番地を、終了番地
レジスタＡ、Ｂには読み出し終了番地を設定する。開始
番地レジスタのデータは計数器に設定される。終了番地
レジスタのデータについては、比較器に設定される。計
数器のデータはランダムアクセスメモリへの読み出しを
１サイクル終了の度に１ずつ加算されてゆき、比較器は
自己に設定されたデータと計数器のデータを比較し合致
した所でデータ終了信号を転送制御回路に通知する。通
知を受けた転送制御回路は、ソフトウェアで予め設定さ
れた指示に従い次の読み出し開始番地と終了番地をＡ、
Ｂ任意のレジスタから計数器、比較器へ再び設定を行な
う。
番地と終了番地、比較器と計数器、これらの書き込み関
連について付加説明を行なう。開始番地と終了番地は各
々２組ありこれを開始番地Ａ、Ｂ終了番地Ａ、Ｂとし
Ａ、Ｂは独立したもので個別に転送データ設定・作成回
路より設定ができる。設定したデータはＡ、Ｂ共にラン
ダムアクセスメモリの読み出し番地であり、開始番地レ
ジスタＡ、Ｂのデータは読み出し開始番地を、終了番地
レジスタＡ、Ｂには読み出し終了番地を設定する。開始
番地レジスタのデータは計数器に設定される。終了番地
レジスタのデータについては、比較器に設定される。計
数器のデータはランダムアクセスメモリへの読み出しを
１サイクル終了の度に１ずつ加算されてゆき、比較器は
自己に設定されたデータと計数器のデータを比較し合致
した所でデータ終了信号を転送制御回路に通知する。通
知を受けた転送制御回路は、ソフトウェアで予め設定さ
れた指示に従い次の読み出し開始番地と終了番地をＡ、
Ｂ任意のレジスタから計数器、比較器へ再び設定を行な
う。
【０００９】上記項目
【０００８】の処理を行なっている途中にどうしても外
部装置より内部での処理が高速な為、データ先入れ先出
しメモリ内部にデータが蓄積されてしまいデータ書き込
み一時停止要求が転送制御回路に通知され、それを受け
付けた転送制御回路は先述した計数器の加算を一時停止
させる。これによって、ランダムアクセスメモリの読み
込み処理は一時停止する。一方、表示装置の処理は続け
られデータ先入れ先出しメモリからデータ書き込み一時
停止を解除する通知を転送制御回路に行なう。これを受
け付けた転送制御回路は、一時停止させていた計数器に
１つ加算を行なった後、ランダムアクセスメモリの読み
込みを続行する。
部装置より内部での処理が高速な為、データ先入れ先出
しメモリ内部にデータが蓄積されてしまいデータ書き込
み一時停止要求が転送制御回路に通知され、それを受け
付けた転送制御回路は先述した計数器の加算を一時停止
させる。これによって、ランダムアクセスメモリの読み
込み処理は一時停止する。一方、表示装置の処理は続け
られデータ先入れ先出しメモリからデータ書き込み一時
停止を解除する通知を転送制御回路に行なう。これを受
け付けた転送制御回路は、一時停止させていた計数器に
１つ加算を行なった後、ランダムアクセスメモリの読み
込みを続行する。
【発明の効果】以上説明したように本発明は、高速デー
タ転送を行なう為の装置であり、表示装置はテレビ受像
機と同じ方式のものであればどの様なものでも接続が可
能である。また、ディジタル・アナログ交換回路を通さ
ないインターフェイスも持ち合わせている為、ＬＣＤ表
示装置にも対応可能である。転送データ設定作成回路
は、パソコンから大型コンピュータまでデータ型式を合
わせればどんなコンピュータにも接続可能である。特
に、本発明は高速画像処理に適している。
タ転送を行なう為の装置であり、表示装置はテレビ受像
機と同じ方式のものであればどの様なものでも接続が可
能である。また、ディジタル・アナログ交換回路を通さ
ないインターフェイスも持ち合わせている為、ＬＣＤ表
示装置にも対応可能である。転送データ設定作成回路
は、パソコンから大型コンピュータまでデータ型式を合
わせればどんなコンピュータにも接続可能である。特
に、本発明は高速画像処理に適している。
【図１】本発明に係る電子機器間のデータ転送制御装置
の一構成例を示すブロック図である。
の一構成例を示すブロック図である。
【図２】図１のデータ転送制御装置の具体的構成を示す
ブロック図である。
ブロック図である。
１．ホストコンピュータ ２．ＣＰＵ回路 ３．転送制御回路 ４．転送開始・終了設定回路（開始番地レジスタＡ，Ｂ
・終了番地レジスタＡ，Ｂ） ５．データ転送監視回路（比較器、計数器） ６．メモリアドレス選択回路（選択器） ７．メモリ回路（ランダムアクセスメモリ） ８．データ保持制御回路（データ先入れ先出しメモリ） ９．ディジタルアナログ変換回路（Ｄ／Ａ変換器） １０．表示装置
・終了番地レジスタＡ，Ｂ） ５．データ転送監視回路（比較器、計数器） ６．メモリアドレス選択回路（選択器） ７．メモリ回路（ランダムアクセスメモリ） ８．データ保持制御回路（データ先入れ先出しメモリ） ９．ディジタルアナログ変換回路（Ｄ／Ａ変換器） １０．表示装置
Claims (1)
- 【請求項１】少なくとも相手側電子機器へのデータ出力
開始時からデータ停止時の転送データを制御する転送制
御回路と、出力データのデータ読み込み開始・終了番地
を設定する、転送開始・終了設定回路と、データ転送管
理回路と、転送データの保持データの出力を制御する保
持制御回路があって、転送開始・終了設定回路および転
送制御回路による出力データの転送を制御することを特
徴とする電子機器へのデータ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4198896A JPH06259044A (ja) | 1992-06-17 | 1992-06-17 | 電子機器へのデータ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4198896A JPH06259044A (ja) | 1992-06-17 | 1992-06-17 | 電子機器へのデータ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06259044A true JPH06259044A (ja) | 1994-09-16 |
Family
ID=16398746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4198896A Pending JPH06259044A (ja) | 1992-06-17 | 1992-06-17 | 電子機器へのデータ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06259044A (ja) |
-
1992
- 1992-06-17 JP JP4198896A patent/JPH06259044A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1996041256A1 (en) | Display fifo module including a mechanism for issuing and removing requests for dram access | |
| JP2003132006A (ja) | メモリ制御回路及びメモリバスの調停方法 | |
| JPH05165762A (ja) | Ｄｍａコントローラ | |
| JP2001255860A (ja) | 映像データ転送装置及び映像データの転送方法 | |
| JPH06259044A (ja) | 電子機器へのデータ転送制御装置 | |
| JP2002221952A (ja) | 画像データ伝送方法並びに該伝送方法を用いた画像表示システム及び表示装置 | |
| JP3033747B1 (ja) | 多画面表示回路および多画面表示回路を搭載した携帯端末機器 | |
| US6154202A (en) | Image output apparatus and image decoder | |
| JP4253096B2 (ja) | データ転送装置、データ転送方法、カメラモジュール、カメラ | |
| JPH07261703A (ja) | 液晶表示制御装置 | |
| JPS63225874A (ja) | 画像処理装置 | |
| JPH07152531A (ja) | Ｏｈｐ用表示装置 | |
| JPH052877A (ja) | 映像表示メモリアクセス方式 | |
| JP2645462B2 (ja) | データ処理システム | |
| JPH0728434A (ja) | 画像表示装置 | |
| JPS59116783A (ja) | 表示用メモリのアクセス装置 | |
| JPH02201496A (ja) | 表示制御装置の輝度変換テーブル制御方法 | |
| JPH09292244A (ja) | 車両用ナビゲーション装置 | |
| JPH07334137A (ja) | 画像データ制御装置および画像データ制御方法 | |
| JPH11338821A (ja) | 非同期データ転送装置 | |
| JPH0477033A (ja) | データ転送装置 | |
| JPH03294951A (ja) | パーソナルコンピュータシステムにおける高速データ転送方式 | |
| JPH0452513A (ja) | 高速感熱波形記録装置 | |
| JPH01204169A (ja) | バス転送制御方式 | |
| JP2004220336A (ja) | 画像再生装置 |