JPH11338821A - 非同期データ転送装置 - Google Patents
非同期データ転送装置Info
- Publication number
- JPH11338821A JPH11338821A JP10142669A JP14266998A JPH11338821A JP H11338821 A JPH11338821 A JP H11338821A JP 10142669 A JP10142669 A JP 10142669A JP 14266998 A JP14266998 A JP 14266998A JP H11338821 A JPH11338821 A JP H11338821A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- transfer request
- buffer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 本発明は、クロック同期化のために必要なデ
ータバッファを１段のみの構成で、高速バスから低速バ
スに対しデータ転送を行なう際に生じるオーバヘッドを
極力減らし、低速バスでのデータの連続使用を可能とし
システム性能の向上をはかることを課題とする。 【解決手段】 本発明は、２つの異なる周期のクロック
で動作する装置１１，１２間でデータ転送を行なうもの
において、クロックの早い方から遅い方に対してデータ
を転送する場合、早い方から遅い方へ情報の出力を通知
し、それを複数転送要求＆送信元ＩＤバッファ１４とし
て保持し、クロックが遅い方から早い方に対するデータ
の出力要求に応じて早い方から遅い方へデータを出力す
ることで、同期化のために用意されるデータバッファ１
３を１段のみの構成でデータ転送時に生ずるクロック同
期化のためのオーバヘッドを減らすことを特徴とする。
ータバッファを１段のみの構成で、高速バスから低速バ
スに対しデータ転送を行なう際に生じるオーバヘッドを
極力減らし、低速バスでのデータの連続使用を可能とし
システム性能の向上をはかることを課題とする。 【解決手段】 本発明は、２つの異なる周期のクロック
で動作する装置１１，１２間でデータ転送を行なうもの
において、クロックの早い方から遅い方に対してデータ
を転送する場合、早い方から遅い方へ情報の出力を通知
し、それを複数転送要求＆送信元ＩＤバッファ１４とし
て保持し、クロックが遅い方から早い方に対するデータ
の出力要求に応じて早い方から遅い方へデータを出力す
ることで、同期化のために用意されるデータバッファ１
３を１段のみの構成でデータ転送時に生ずるクロック同
期化のためのオーバヘッドを減らすことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、異なる周期を持つ
クロックに同期して動作する２装置間でデータ転送を行
なう際に用いて好適な非同期データ転送装置に関する。
クロックに同期して動作する２装置間でデータ転送を行
なう際に用いて好適な非同期データ転送装置に関する。
【０００２】
【従来の技術】異なる周期を持つクロックに同期して動
作する２装置間でデータ転送を行なう場合、２装置間で
同期をとる必要があり、このためにデータバッファが仲
介することになる。例えば、ある周期を持つクロックに
同期して動作する装置Ａから、その周期より長いクロッ
クに同期して動作する、いわゆる先の装置より低速に動
作する装置Ｂに対してデータ転送を行なう場合の従来に
おける非同期データ転送装置の構成例を図３に、その動
作をタイミングチャートとして図４に示す。
作する２装置間でデータ転送を行なう場合、２装置間で
同期をとる必要があり、このためにデータバッファが仲
介することになる。例えば、ある周期を持つクロックに
同期して動作する装置Ａから、その周期より長いクロッ
クに同期して動作する、いわゆる先の装置より低速に動
作する装置Ｂに対してデータ転送を行なう場合の従来に
おける非同期データ転送装置の構成例を図３に、その動
作をタイミングチャートとして図４に示す。
【０００３】図３において、３１はクロックＡに同期し
て動作する高速バスＡ、３２はクロックＡが持つ周期よ
り長い周期を持つクロックＢに同期して動作する低速バ
スである。また、３３はデータバッファ、３４、３５は
転送要求バッファ、３６は同期化回路、３７はバスＢ取
得回路である。尚、３０１〜３１２は信号線であり、こ
れら信号線を介してデータ、アドレス、ファンクション
等の情報がバスＡ，Ｂ間に伝達されるものとする。
て動作する高速バスＡ、３２はクロックＡが持つ周期よ
り長い周期を持つクロックＢに同期して動作する低速バ
スである。また、３３はデータバッファ、３４、３５は
転送要求バッファ、３６は同期化回路、３７はバスＢ取
得回路である。尚、３０１〜３１２は信号線であり、こ
れら信号線を介してデータ、アドレス、ファンクション
等の情報がバスＡ，Ｂ間に伝達されるものとする。
【０００４】図４に示すタイミングチャートを参照しな
がら図３に示す非同期データ転送装置において、バスＡ
（３１）からバスＢ（３２）にデータ転送を行なう場合
の動作を説明すると以下のようになる。即ち、まず、サ
イクルＴＡ１において、バスＡ（３１）からデータ転送
要求信号がライン３０１を介し、また、データ等がライ
ン３０７を介して出力され、サイクルＴＡ１のエッジで
それぞれ転送要求バッファ３４、データバッファ３３に
取り込まれる（）。サイクルＴＡ２では、転送要求バ
ッファ３４に取り込まれた転送要求信号がライン３０２
を介して同期化回路３６に出力される。また。データバ
ッファ３３が１段しか存在しないため、次の転送要求信
号の到来を禁止するための信号がライン３１１を介して
バスＡ（３１）に出力される。尚、ライン３０２とライ
ン３１１を伝播する信号は転送要求バッファ３４に取り
込まれた転送要求がリセットされるまで出力され続け
る。
がら図３に示す非同期データ転送装置において、バスＡ
（３１）からバスＢ（３２）にデータ転送を行なう場合
の動作を説明すると以下のようになる。即ち、まず、サ
イクルＴＡ１において、バスＡ（３１）からデータ転送
要求信号がライン３０１を介し、また、データ等がライ
ン３０７を介して出力され、サイクルＴＡ１のエッジで
それぞれ転送要求バッファ３４、データバッファ３３に
取り込まれる（）。サイクルＴＡ２では、転送要求バ
ッファ３４に取り込まれた転送要求信号がライン３０２
を介して同期化回路３６に出力される。また。データバ
ッファ３３が１段しか存在しないため、次の転送要求信
号の到来を禁止するための信号がライン３１１を介して
バスＡ（３１）に出力される。尚、ライン３０２とライ
ン３１１を伝播する信号は転送要求バッファ３４に取り
込まれた転送要求がリセットされるまで出力され続け
る。
【０００５】続いて、ライン３０２を介して伝播される
データ転送要求信号は同期化回路３６に送られ、サイク
ルＴＢ１のエッジで捕らえられ、サイクルＴＢ２でクロ
ックＢに同期化された転送要求信号がライン３０３を介
して出力され、転送要求バッファ３５に取り込まれる。
サイクルＴＢ３では、転送要求バッファ３５に取り込ま
れた転送要求信号がライン３０４を介してバスＢ取得回
路３７に出力され、これによってバスＢ取得回路３７か
らライン３０５を介しバスＢ３２にてバス取得要求信号
が出力される。
データ転送要求信号は同期化回路３６に送られ、サイク
ルＴＢ１のエッジで捕らえられ、サイクルＴＢ２でクロ
ックＢに同期化された転送要求信号がライン３０３を介
して出力され、転送要求バッファ３５に取り込まれる。
サイクルＴＢ３では、転送要求バッファ３５に取り込ま
れた転送要求信号がライン３０４を介してバスＢ取得回
路３７に出力され、これによってバスＢ取得回路３７か
らライン３０５を介しバスＢ３２にてバス取得要求信号
が出力される。
【０００６】サイクルＴＢ３でバスＢ（３２）が取得で
きれば、転送要求バッファ３５に対するリセット信号が
ライン３０８が出力され、次のサイクルＴＢ４でバスＢ
３２に対し転送要求信号がライン３０６を介して出力さ
れるとともに、データバッファ３３に取り込まれている
データがライン３１２を介して読み出され、バス３２に
出力される。バスＢ（３２）が取得されたことにより、
データ転送バッファ３５は、サイクルＴＢ３で出力され
ライン３０８を介して伝播する信号によりサイクルＴＢ
３のエッジでリセットされる。また、そのリセット信号
は、ライン３０９を介して同期化回路３６に送られ、こ
の信号はサイクルＴＡ８のエッジで捕らえられ、、サイ
クルＴＡ９のエッジでクロックＡに同期化されたリセッ
ト信号としてライン３１０に出力され、この信号によっ
てデータ転送要求バッファ３４がリセットされる。
きれば、転送要求バッファ３５に対するリセット信号が
ライン３０８が出力され、次のサイクルＴＢ４でバスＢ
３２に対し転送要求信号がライン３０６を介して出力さ
れるとともに、データバッファ３３に取り込まれている
データがライン３１２を介して読み出され、バス３２に
出力される。バスＢ（３２）が取得されたことにより、
データ転送バッファ３５は、サイクルＴＢ３で出力され
ライン３０８を介して伝播する信号によりサイクルＴＢ
３のエッジでリセットされる。また、そのリセット信号
は、ライン３０９を介して同期化回路３６に送られ、こ
の信号はサイクルＴＡ８のエッジで捕らえられ、、サイ
クルＴＡ９のエッジでクロックＡに同期化されたリセッ
ト信号としてライン３１０に出力され、この信号によっ
てデータ転送要求バッファ３４がリセットされる。
【０００７】このことにより、次のサイクルＴＡ１０で
バスＡ（３１）に対する転送要求禁止信号（ライン３１
１）が解除され、次のデータ転送要求とデータがバス
Ａ（３１）から出力される。サイクルＴＡ１０でバスＡ
（３１）から出力された次の転送要求は上記と同様の
手順に従いサイクルＴＢ７でバスＢ（３２）に出力され
ることになる。
バスＡ（３１）に対する転送要求禁止信号（ライン３１
１）が解除され、次のデータ転送要求とデータがバス
Ａ（３１）から出力される。サイクルＴＡ１０でバスＡ
（３１）から出力された次の転送要求は上記と同様の
手順に従いサイクルＴＢ７でバスＢ（３２）に出力され
ることになる。
【０００８】
【発明が解決しようとする課題】上述したように、異な
る周期を持つクロックに同期して動作する２装置、例え
ば、高速バスを持つ装置と低速バスを持つ装置間でデー
タ転送を行なう場合、２装置間で同期をとる必要があ
り、このためにデータバッファが仲介することになる。
例えば、ある周期を持つクロックに同期して動作する装
置Ａから、その周期より長いクロックに同期して動作す
る、いわゆる先の装置より低速に動作する装置Ｂに対し
てデータ転送を行なう場合、装置間の同期化のために用
意されるデータバッファが１段しか存在しない環境で
は、同期化のためのオーバヘッドを生じ、装置Ｂでは連
続してデータを使用することができない。即ち、バスＢ
（３２）では、データとの取り込みの間に２サイク
ルの空きが生じ、データを連続して出力することができ
ないため無駄な遊び時間を生じ、システム性能に悪影響
を与えていた。
る周期を持つクロックに同期して動作する２装置、例え
ば、高速バスを持つ装置と低速バスを持つ装置間でデー
タ転送を行なう場合、２装置間で同期をとる必要があ
り、このためにデータバッファが仲介することになる。
例えば、ある周期を持つクロックに同期して動作する装
置Ａから、その周期より長いクロックに同期して動作す
る、いわゆる先の装置より低速に動作する装置Ｂに対し
てデータ転送を行なう場合、装置間の同期化のために用
意されるデータバッファが１段しか存在しない環境で
は、同期化のためのオーバヘッドを生じ、装置Ｂでは連
続してデータを使用することができない。即ち、バスＢ
（３２）では、データとの取り込みの間に２サイク
ルの空きが生じ、データを連続して出力することができ
ないため無駄な遊び時間を生じ、システム性能に悪影響
を与えていた。
【０００９】このことを防止するためには、同期化のた
めに準備されるデータバッファを複数段持つことも考え
られるが、例えば、６４ビットのデータを扱う装置で
は、データの他に、アドレス、ファンクション、送信元
ＩＤまで含めると、バッファ１段あたりの容量として百
数十ビット要し、回路規模が著しく増大するといった欠
点を有していた。
めに準備されるデータバッファを複数段持つことも考え
られるが、例えば、６４ビットのデータを扱う装置で
は、データの他に、アドレス、ファンクション、送信元
ＩＤまで含めると、バッファ１段あたりの容量として百
数十ビット要し、回路規模が著しく増大するといった欠
点を有していた。
【００１０】本発明は上記事情に鑑みてなされたのであ
り、クロック同期化のために必要なデータバッファを１
段のみの構成で、高速バスから低速バスに対しデータ転
送を行なう際に生じるオーバヘッドを極力減らし、低速
バスでのデータの連続使用を可能としシステム性能の向
上をはかった非同期データ転送装置を提供することを目
的とする。
り、クロック同期化のために必要なデータバッファを１
段のみの構成で、高速バスから低速バスに対しデータ転
送を行なう際に生じるオーバヘッドを極力減らし、低速
バスでのデータの連続使用を可能としシステム性能の向
上をはかった非同期データ転送装置を提供することを目
的とする。
【００１１】
【課題を解決するための手段】本発明は、第１のクロッ
クに同期して動作する第１の装置と、第１のクロックよ
りも周期の長い第２のクロックに同期して動作する第２
の装置との間でデータバッファに書き込まれたデータの
転送を行なう非同期データ転送装置であって、第１の装
置から第２の装置に対して発せられるデータ転送要求を
受け付けｎ個保持する手段と、後続するｎ＋１個目以降
のデータ転送要求の受け付けを一時禁止して保持された
データ転送要求を第１の装置に従うクロックに同期して
逐次出力し、第２のクロックに同期したデータ転送要求
信号を生成して第２の装置に出力する手段と、上記各デ
ータ転送要求に応答して逐次第２の装置から第１の装置
に対して発せられるデータの取り込み要求に従い、上記
データバッファに取り込まれたデータを読み込んで第２
の装置へ出力するとともに、そのデータ転送要求をリセ
ットして都度上記データ転送要求の保持禁止を解除して
ｎ＋１個目以降のデータ転送要求を受け付け保持する手
段とを具備することを特徴とする。
クに同期して動作する第１の装置と、第１のクロックよ
りも周期の長い第２のクロックに同期して動作する第２
の装置との間でデータバッファに書き込まれたデータの
転送を行なう非同期データ転送装置であって、第１の装
置から第２の装置に対して発せられるデータ転送要求を
受け付けｎ個保持する手段と、後続するｎ＋１個目以降
のデータ転送要求の受け付けを一時禁止して保持された
データ転送要求を第１の装置に従うクロックに同期して
逐次出力し、第２のクロックに同期したデータ転送要求
信号を生成して第２の装置に出力する手段と、上記各デ
ータ転送要求に応答して逐次第２の装置から第１の装置
に対して発せられるデータの取り込み要求に従い、上記
データバッファに取り込まれたデータを読み込んで第２
の装置へ出力するとともに、そのデータ転送要求をリセ
ットして都度上記データ転送要求の保持禁止を解除して
ｎ＋１個目以降のデータ転送要求を受け付け保持する手
段とを具備することを特徴とする。
【００１２】このことにより、データバッファの段数を
増やすことなく、回路規模の増大を最小限に抑え、か
つ、クロック同期化時に生ずるオーバヘッドを減らすこ
とができ、遅いクロック速度で動作する装置においては
そのデータを連続して使用することができる。
増やすことなく、回路規模の増大を最小限に抑え、か
つ、クロック同期化時に生ずるオーバヘッドを減らすこ
とができ、遅いクロック速度で動作する装置においては
そのデータを連続して使用することができる。
【００１３】
【発明の実施の形態】図１は本発明の実施形態を示すブ
ロック図である。図において、１１ははクロックＡに同
期して動作する高速バスＡ、１２はクロックＡが持つ周
期より長い周期を持つクロックＢに同期して動作する低
速バスである。また、１３はデータバッファ、１４は転
送要求ならびに送信元ＩＤが一時保持される転送要求＆
転送元ＩＤバッファ、１５は転送要求が一保持されるバ
ッファである。データバッファ１３は、バスＡ（１１）
を介して転送されるアドレス、ファンクション、送信元
ＩＤ、データ等の情報が一時保持される１段構成のバッ
ファである。転送要求ならびに送信元ＩＤバッファ１４
は、バスＡ（１１）からの転送要求と送信元ＩＤを保持
するクロックＡに同期して動作する例えば４段構成のバ
ッファであり、転送要求バッファ１５は、クロックＢに
同期して動作する転送要求を保持する、例えば４段構成
のバッファである。
ロック図である。図において、１１ははクロックＡに同
期して動作する高速バスＡ、１２はクロックＡが持つ周
期より長い周期を持つクロックＢに同期して動作する低
速バスである。また、１３はデータバッファ、１４は転
送要求ならびに送信元ＩＤが一時保持される転送要求＆
転送元ＩＤバッファ、１５は転送要求が一保持されるバ
ッファである。データバッファ１３は、バスＡ（１１）
を介して転送されるアドレス、ファンクション、送信元
ＩＤ、データ等の情報が一時保持される１段構成のバッ
ファである。転送要求ならびに送信元ＩＤバッファ１４
は、バスＡ（１１）からの転送要求と送信元ＩＤを保持
するクロックＡに同期して動作する例えば４段構成のバ
ッファであり、転送要求バッファ１５は、クロックＢに
同期して動作する転送要求を保持する、例えば４段構成
のバッファである。
【００１４】１６は同期化回路、１７はバスＢ取得回路
である。同期化回路１６は、クロックＡからクロック
Ｂ、もしくは逆方向への同期をとるために用意されるも
のであり、ここで仲介され生成されるデータ転送要求信
号、あるいはリセット信号によりデータバッファ１３に
保持される情報のバスＡ，Ｂ間における交換が可能とな
る。バスＢ取得回路１７は、バスＢ（１２）を取得する
要求信号、手相要求バッファ３５に対する要求出力のリ
セット、ならびにデータバッファ１３に対して供給され
るリードイネーブル信号を生成する。
である。同期化回路１６は、クロックＡからクロック
Ｂ、もしくは逆方向への同期をとるために用意されるも
のであり、ここで仲介され生成されるデータ転送要求信
号、あるいはリセット信号によりデータバッファ１３に
保持される情報のバスＡ，Ｂ間における交換が可能とな
る。バスＢ取得回路１７は、バスＢ（１２）を取得する
要求信号、手相要求バッファ３５に対する要求出力のリ
セット、ならびにデータバッファ１３に対して供給され
るリードイネーブル信号を生成する。
【００１５】尚、１０１〜１１４は信号線であり、これ
ら信号線を介して上述したデータ、アドレス、ファンク
ション等の情報がバスＡ（１１），Ｂ（１２）間に伝達
される。
ら信号線を介して上述したデータ、アドレス、ファンク
ション等の情報がバスＡ（１１），Ｂ（１２）間に伝達
される。
【００１６】図２は本発明の実施形態の動作を示すタイ
ミングチャートであり、図示した符号は図１のそれと同
じとする。
ミングチャートであり、図示した符号は図１のそれと同
じとする。
【００１７】以下、図２に示すタイミングチャートを参
照しながら、図１に示すバスＡからバスＢに対するデー
タ転送動作について詳細に説明する。ここでは、転送要
求バッファと送信元ＩＤバッファ１４が４段構成となっ
ているため、バスＡ（１１）は、バスＡ（１１）は、サ
イクルＴＡ１からＴＡ４において、データ、、、
の転送要求信号群と送信元ＩＤ信号群をそれぞれライ
ン１０１、１０２を介して出力する。そして、サイクル
ＴＡ１，ＴＡ２，ＴＡ３，ＴＡ４のエッジで、それぞれ
データ、、、についてのデータ転送要求ならび
に送信元ＩＤが、ライン１０１，１０２を介して転送要
求＆送信元ＩＤバッファ１４に取り込まれる。
照しながら、図１に示すバスＡからバスＢに対するデー
タ転送動作について詳細に説明する。ここでは、転送要
求バッファと送信元ＩＤバッファ１４が４段構成となっ
ているため、バスＡ（１１）は、バスＡ（１１）は、サ
イクルＴＡ１からＴＡ４において、データ、、、
の転送要求信号群と送信元ＩＤ信号群をそれぞれライ
ン１０１、１０２を介して出力する。そして、サイクル
ＴＡ１，ＴＡ２，ＴＡ３，ＴＡ４のエッジで、それぞれ
データ、、、についてのデータ転送要求ならび
に送信元ＩＤが、ライン１０１，１０２を介して転送要
求＆送信元ＩＤバッファ１４に取り込まれる。
【００１８】そして、サイクルＴＡ２，ＴＡ３，ＴＡ
４，ＴＡ５でデータ転送要求ならびに送信元ＩＤバッフ
ァ１４に取り込まれたデータ、、、の転送要求
信号群がライン１０３を介して逐次出力される。また、
サイクルＴＡ５の時点では、４段構成の転送要求＆送信
元ＩＤバッファ１４に全て要求が保持されている状態に
あるため、次の転送要求を禁止するための信号がライン
１０４を介してバスＡ（１１）に出力される。
４，ＴＡ５でデータ転送要求ならびに送信元ＩＤバッフ
ァ１４に取り込まれたデータ、、、の転送要求
信号群がライン１０３を介して逐次出力される。また、
サイクルＴＡ５の時点では、４段構成の転送要求＆送信
元ＩＤバッファ１４に全て要求が保持されている状態に
あるため、次の転送要求を禁止するための信号がライン
１０４を介してバスＡ（１１）に出力される。
【００１９】尚、上述したライン１０３を介して出力さ
れる信号は、該当する転送要求がリセットされるまで出
力され続け、また、ライン１０４を介して出力される信
号は、転送要求が１個リセットされ、バッファに１段の
空きが生じるまで出力され続ける。
れる信号は、該当する転送要求がリセットされるまで出
力され続け、また、ライン１０４を介して出力される信
号は、転送要求が１個リセットされ、バッファに１段の
空きが生じるまで出力され続ける。
【００２０】ライン１０３を介して出力される転送要求
信号は、同期化回路１５に送られ、データの転送要求
は、サイクルＴＢ１のエッジで捕らえられ、サイクルＴ
Ｂ２でクロックＢに同期化した転送要求信号としてライ
ン１０５を介して出力され、サイクルＴＢ２のエッジで
転送要求バッファ１６に取り込まれる。サイクルＴＢ３
では、転送要求バッファ１６に取り込まれたデータの
転送要求信号がライン１０６を介してバスＢ取得回路１
７に出力され、これによってバスＢ取得回路１７からバ
スＢ（１２）の取得要求信号がライン１０７を介して出
力される。また、転送要求バッファ１６から同期化回路
１５に対してのデータ出力を要求する信号がライン１
０８を介して送られ、この信号は同期化回路１５により
サイクルＴＡ５，ＴＡ６，ＴＡ７のエッジで捕らえられ
る。従って、サイクルＴＡ６，ＴＡ７，ＴＡ８でデータ
のデータ出力要求がライン１０９を介して同期化回路
１５から転送要求＆送信元ＩＤバッファ１４に送られ、
サイクルＴＡ７，ＴＡ８，ＴＡ９で転送要求＆送信元Ｉ
Ｄバッファ１４からバスＡ（１１）に対してデータ出力
要求信号をライン２０５を介して出力するとともに、そ
のデータの出力元指定するＩＤ信号群がライン１１１を
介して出力される。このライン１１０と１１１を介して
出力される信号により指定された装置は、バスＡ（１
１）に対してデータを出力し、ライン１１２を介してサ
イクルＴＢ３のエッジでデータバッファ１３に取り込ま
れる。
信号は、同期化回路１５に送られ、データの転送要求
は、サイクルＴＢ１のエッジで捕らえられ、サイクルＴ
Ｂ２でクロックＢに同期化した転送要求信号としてライ
ン１０５を介して出力され、サイクルＴＢ２のエッジで
転送要求バッファ１６に取り込まれる。サイクルＴＢ３
では、転送要求バッファ１６に取り込まれたデータの
転送要求信号がライン１０６を介してバスＢ取得回路１
７に出力され、これによってバスＢ取得回路１７からバ
スＢ（１２）の取得要求信号がライン１０７を介して出
力される。また、転送要求バッファ１６から同期化回路
１５に対してのデータ出力を要求する信号がライン１
０８を介して送られ、この信号は同期化回路１５により
サイクルＴＡ５，ＴＡ６，ＴＡ７のエッジで捕らえられ
る。従って、サイクルＴＡ６，ＴＡ７，ＴＡ８でデータ
のデータ出力要求がライン１０９を介して同期化回路
１５から転送要求＆送信元ＩＤバッファ１４に送られ、
サイクルＴＡ７，ＴＡ８，ＴＡ９で転送要求＆送信元Ｉ
Ｄバッファ１４からバスＡ（１１）に対してデータ出力
要求信号をライン２０５を介して出力するとともに、そ
のデータの出力元指定するＩＤ信号群がライン１１１を
介して出力される。このライン１１０と１１１を介して
出力される信号により指定された装置は、バスＡ（１
１）に対してデータを出力し、ライン１１２を介してサ
イクルＴＢ３のエッジでデータバッファ１３に取り込ま
れる。
【００２１】一方、サイクルＴＢ３でバスＢ（１２）が
取得できれば、バスＢ取得回路１７から転送要求バッフ
ァ１６に対しライン１１２を介してリセット信号が供給
される。そして、次のサイクルＴＢ４でバスＢ（１２）
に転送要求信号がライン１１３を介して出力されること
により、データバッファ１３に取り込まれたデータが
読み出され、ライン１１４を介してバスＢ（１２）に出
力される。バスＢ（１２）が取得されたことにより、サ
イクルＴＢ３で出力されるライン１１２を伝播する信号
によりサイクルＴＢ３のエッジで転送要求バッファ１６
の中のの転送要求がリセットされる。これによって、
サイクルＴＢ４で転送要求＆送信元ＩＤバッファ１４の
データの転送要求をリセットするための信号がライン
１１５を介し、また、のデータ出力を要求する信号が
ライン１０８を介して同期化回路１５に出力される。ラ
イン１１５を伝播する信号は、サイクルＴＡ８のエッジ
で捕らえられ、サイクルＴＡ９でクロックＡに同期化さ
れたデータのリセット信号がライン１１６を介して転
送要求＆送信元ＩＤバッファ１４に出力される。また、
ライン１０８を伝播する信号は、サイクルＴＡ８，ＴＡ
９，ＴＡ１０のエッジで捕らえられ、サイクルＴＡ９，
ＴＡ１０，ＴＡ１１でデータの出力要求として転送要
求＆送信元ＩＤバッファ１４に対しライン１０９を介し
て出力される。
取得できれば、バスＢ取得回路１７から転送要求バッフ
ァ１６に対しライン１１２を介してリセット信号が供給
される。そして、次のサイクルＴＢ４でバスＢ（１２）
に転送要求信号がライン１１３を介して出力されること
により、データバッファ１３に取り込まれたデータが
読み出され、ライン１１４を介してバスＢ（１２）に出
力される。バスＢ（１２）が取得されたことにより、サ
イクルＴＢ３で出力されるライン１１２を伝播する信号
によりサイクルＴＢ３のエッジで転送要求バッファ１６
の中のの転送要求がリセットされる。これによって、
サイクルＴＢ４で転送要求＆送信元ＩＤバッファ１４の
データの転送要求をリセットするための信号がライン
１１５を介し、また、のデータ出力を要求する信号が
ライン１０８を介して同期化回路１５に出力される。ラ
イン１１５を伝播する信号は、サイクルＴＡ８のエッジ
で捕らえられ、サイクルＴＡ９でクロックＡに同期化さ
れたデータのリセット信号がライン１１６を介して転
送要求＆送信元ＩＤバッファ１４に出力される。また、
ライン１０８を伝播する信号は、サイクルＴＡ８，ＴＡ
９，ＴＡ１０のエッジで捕らえられ、サイクルＴＡ９，
ＴＡ１０，ＴＡ１１でデータの出力要求として転送要
求＆送信元ＩＤバッファ１４に対しライン１０９を介し
て出力される。
【００２２】サイクルＴＡ９で出力されるライン１１６
を介して伝播する信号により、サイクルＴＡ９のエッジ
で転送要求＆送信元ＩＤバッファ１４の中のの転送要
求がリセットされる。これによって、次のサイクルＴＡ
１０でバスＡ（１１）に対し、ライン１０４を介して通
知される転送要求禁止信号が解除され、データの転送
要求と送信元ＩＤ信号群がそれぞれライン１０１，１０
２を介してバスＡ（１１）から出力される。そして、こ
のデータのデータ転送要求とその送信元ＩＤはサイク
ルＴＡ１０のエッジで転送要求＆送信元ＩＤバッファ１
４に取り込まれる。
を介して伝播する信号により、サイクルＴＡ９のエッジ
で転送要求＆送信元ＩＤバッファ１４の中のの転送要
求がリセットされる。これによって、次のサイクルＴＡ
１０でバスＡ（１１）に対し、ライン１０４を介して通
知される転送要求禁止信号が解除され、データの転送
要求と送信元ＩＤ信号群がそれぞれライン１０１，１０
２を介してバスＡ（１１）から出力される。そして、こ
のデータのデータ転送要求とその送信元ＩＤはサイク
ルＴＡ１０のエッジで転送要求＆送信元ＩＤバッファ１
４に取り込まれる。
【００２３】尚、この段階で転送要求＆送信元ＩＤバッ
ファ１４を構成する４段のバッファには全て要求が保持
されている状態となるため、次のサイクルＴＡ１１から
転送要求禁止信号がライン１０４を介してバスＡ（１
１）に再び出力されることになる。また、サイクルＴＡ
９，ＴＡ１０，ＴＡ１１で出力されるライン１０９を伝
播するデータ出力要求によって、サイクルＴＡ１０，Ｔ
Ａ１１，ＴＡ１２で転送要求＆送信元ＩＤバッファ１４
からバスＡ（１１）に対しデータ出力要求がライン１１
０を介して発せられるとともに、そのデータ出力元を指
定するＩＤ信号群もライン１１１を介して供給される。
このライン１１０と１１１によって指定された装置は、
バスＡ（１１）にデータを載せ、ライン１０１を介しサ
イクルＴＢ４でデータバッファ１３に取り込まれる。一
方、サイクルＴＢ４でバスＢ（１２）が取得できれば、
再び転送要求バッファ１６に対してライン１１２を介し
てリセット信号が供給される。そして、次のサイクルＴ
Ｂ５でバスＢ（１２）にライン１１３を介して転送要求
が出力されるとともに、データバッファ１３に取り込ま
れたのデータがライン１１４を介して読み出され、バ
スＢ（１２）に出力される。
ファ１４を構成する４段のバッファには全て要求が保持
されている状態となるため、次のサイクルＴＡ１１から
転送要求禁止信号がライン１０４を介してバスＡ（１
１）に再び出力されることになる。また、サイクルＴＡ
９，ＴＡ１０，ＴＡ１１で出力されるライン１０９を伝
播するデータ出力要求によって、サイクルＴＡ１０，Ｔ
Ａ１１，ＴＡ１２で転送要求＆送信元ＩＤバッファ１４
からバスＡ（１１）に対しデータ出力要求がライン１１
０を介して発せられるとともに、そのデータ出力元を指
定するＩＤ信号群もライン１１１を介して供給される。
このライン１１０と１１１によって指定された装置は、
バスＡ（１１）にデータを載せ、ライン１０１を介しサ
イクルＴＢ４でデータバッファ１３に取り込まれる。一
方、サイクルＴＢ４でバスＢ（１２）が取得できれば、
再び転送要求バッファ１６に対してライン１１２を介し
てリセット信号が供給される。そして、次のサイクルＴ
Ｂ５でバスＢ（１２）にライン１１３を介して転送要求
が出力されるとともに、データバッファ１３に取り込ま
れたのデータがライン１１４を介して読み出され、バ
スＢ（１２）に出力される。
【００２４】上述した手順を繰り返すことにより、バス
Ｂ（１２）に連続してデータ出力を行なうことが可能と
なる。このように、データバッファ１段のみの構成で
も、低速バス１２に対してデータを連続出力でき、従来
例と比較しても回路規模の増加を抑え、かつ、低速バス
の使用効率を大幅に向上させることができる。
Ｂ（１２）に連続してデータ出力を行なうことが可能と
なる。このように、データバッファ１段のみの構成で
も、低速バス１２に対してデータを連続出力でき、従来
例と比較しても回路規模の増加を抑え、かつ、低速バス
の使用効率を大幅に向上させることができる。
【００２５】
【発明の効果】以上説明のように本発明は、２つの異な
る周期のクロックで動作する装置間でデータ転送を行な
うものにおいて、クロックの早い方から遅い方に対して
データを転送する場合、早い方から遅い方へ情報の出力
を通知し、それを複数保持することで、クロックが遅い
方から早い方に対するデータの出力要求に応じて早い方
から遅い方へデータを出力することで、同期化のための
データバッファを１段のみの構成でデータ転送時に生ず
るクロック同期化のためのオーバヘッドを減らすことを
特徴とするものである。
る周期のクロックで動作する装置間でデータ転送を行な
うものにおいて、クロックの早い方から遅い方に対して
データを転送する場合、早い方から遅い方へ情報の出力
を通知し、それを複数保持することで、クロックが遅い
方から早い方に対するデータの出力要求に応じて早い方
から遅い方へデータを出力することで、同期化のための
データバッファを１段のみの構成でデータ転送時に生ず
るクロック同期化のためのオーバヘッドを減らすことを
特徴とするものである。
【００２６】このことにより、データバッファの段数を
増やすことなく、回路規模の増大を最小限に抑え、か
つ、クロック同期化時に生ずるオーバヘッドを減らすこ
とができ、遅いクロック速度で動作する装置においては
そのデータを連続して使用することができる。
増やすことなく、回路規模の増大を最小限に抑え、か
つ、クロック同期化時に生ずるオーバヘッドを減らすこ
とができ、遅いクロック速度で動作する装置においては
そのデータを連続して使用することができる。
【図１】本発明の実施形態を示すブロック図、
【図２】本発明の実施形態の動作を示すタイミングチャ
ート、
ート、
【図３】従来のデータ転送装置の構成を示すブロック
図、
図、
【図４】従来例の動作を示すタイミングチャート、
１１…高速バスＡ、１２…低速バスＢ、１３…データバ
ッファ、１４…転送要求＆送信元ＩＤバッファ、１５…
転送要求バッファ、１６…同期化回路、１７…低速バス
Ｂ取得回路。
ッファ、１４…転送要求＆送信元ＩＤバッファ、１５…
転送要求バッファ、１６…同期化回路、１７…低速バス
Ｂ取得回路。
Claims (1)
- 【請求項１】 第１のクロックに同期して動作する第１
の装置と、第１のクロックよりも周期の長い第２のクロ
ックに同期して動作する第２の装置との間でデータバッ
ファに書き込まれたデータの転送を行なう非同期データ
転送装置であって、第１の装置から第２の装置に対して
発せられるデータ転送要求を受け付けｎ個保持する手段
と、後続するｎ＋１個目以降のデータ転送要求の受け付
けを一時禁止して保持されたデータ転送要求を第１の装
置に従うクロックに同期して逐次出力し、第２のクロッ
クに同期したデータ転送要求信号を生成して第２の装置
に出力する手段と、上記各データ転送要求に応答して逐
次第２の装置から第１の装置に対して発せられるデータ
の取り込み要求に従い、上記データバッファに取り込ま
れたデータを読み込んで第２の装置へ出力するととも
に、そのデータ転送要求をリセットして都度上記データ
転送要求の保持禁止を解除してｎ＋１個目以降のデータ
転送要求を受け付け保持する手段とを具備することを特
徴とする非同期データ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10142669A JPH11338821A (ja) | 1998-05-25 | 1998-05-25 | 非同期データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10142669A JPH11338821A (ja) | 1998-05-25 | 1998-05-25 | 非同期データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11338821A true JPH11338821A (ja) | 1999-12-10 |
Family
ID=15320751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10142669A Pending JPH11338821A (ja) | 1998-05-25 | 1998-05-25 | 非同期データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11338821A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791953B2 (en) | 2002-03-08 | 2004-09-14 | Nec Electronics Corporation | Interface apparatus |
-
1998
- 1998-05-25 JP JP10142669A patent/JPH11338821A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6791953B2 (en) | 2002-03-08 | 2004-09-14 | Nec Electronics Corporation | Interface apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1124179A1 (en) | An apparatus for signal synchronization between two clock domains | |
| JPS6366633A (ja) | デ−タ・バッファ | |
| AU2003234641B2 (en) | Inter-chip processor control plane | |
| US20060047754A1 (en) | Mailbox interface between processors | |
| JP3506130B2 (ja) | バッファリング装置及びバッファリング方法 | |
| US6816504B1 (en) | Method and apparatus for transferring deterministic latency packets in a ringlet | |
| JPH11338821A (ja) | 非同期データ転送装置 | |
| JP5360594B2 (ja) | Ｄｍａ転送装置及び方法 | |
| US6715021B1 (en) | Out-of-band look-ahead arbitration method and/or architecture | |
| US6260119B1 (en) | Memory cache management for isochronous memory access | |
| JP2865314B2 (ja) | パケット通信装置 | |
| JP4021991B2 (ja) | メモリ制御システム | |
| JP2973941B2 (ja) | 非同期ｆｉｆｏバッファ装置 | |
| US6744833B1 (en) | Data resynchronization between modules sharing a common clock | |
| US20050060475A1 (en) | Data transfer apparatus and data transfer method | |
| US5887196A (en) | System for receiving a control signal from a device for selecting its associated clock signal for controlling the transferring of information via a buffer | |
| US6865654B2 (en) | Device for interfacing asynchronous data using first-in-first-out | |
| JP2008152580A (ja) | 通信装置、及び通信方法 | |
| JP2567109B2 (ja) | 主メモリデータ転送制御方式 | |
| JPH07160627A (ja) | バス制御装置 | |
| JP2953362B2 (ja) | Ｌａｎのスイッチング装置 | |
| JP2637319B2 (ja) | 直接メモリアクセス回路 | |
| JP2679712B2 (ja) | データ転送装置 | |
| JPH1091569A (ja) | Ｄｍａ転送制御装置、及びキャプチャボード又はキャプチャカード、並びに情報処理装置 | |
| JPH05257863A (ja) | 処理装置の割込みステータス認識方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050511 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |