JPH06251554A - 光ディスク装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 小容量で大量のデータを記憶し得る電子回路
を搭載した安価かつ小型の光ディスク装置を提供する。 【構成】 光ディスク装置１のケース内部には、ＣＤ−
ＲＯＭ５とともにワンチップマイクロコンピュータ６が
搭載されている。このワンチップマイクロコンピュータ
６は、ゲーム機３０からＣＤ−ＲＯＭプレーヤ２０を介
して与えられるゲーム進行状況データを記憶する。ワン
チップマイクロコンピュータ６は、与えられるゲーム進
行状況データを圧縮した後ＳＲＡＭに記憶させる。ま
た、ワンチップマイクロコンピュータ６はＳＲＡＭに記
憶されたゲーム進行状況データを読み出す際に圧縮され
たデータを元のデータに伸長して出力する。さらに、ワ
ンチップマイクロコンピュータ６は、ＣＤ−ＲＯＭプレ
ーヤ２０から与えられるシリアルのゲーム進行状況デー
タをパラレルのゲーム進行状況データに変換した後、Ｓ
ＲＡＭに記憶させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、光ディスク装置に関
し、より特定的には、ビデオゲーム機等の画像処理シス
テムに用いられる光ディスク装置に関する。

【０００２】

【従来の技術】光学式記録媒体としての光ディスクを用
いた光ディスク装置は、大記憶容量であるという特質か
ら様々な分野において使用されつつある。

【０００３】従来、光ディスクを収納するケースの内部
に半導体メモリを搭載したような光ディスク装置が、特
開昭６３−７０９８１号公報（以下、第１の先行技術と
称する）や特開昭６３−７９２８３号公報（以下、第２
の先行技術と称する）等に開示されている。これら第１
および第２の先行技術では、ケース内部に搭載された半
導体メモリに光ディスクのファイル管理情報（どの情報
が光ディスク上のどの場所に記録されているかを管理す
る情報）を記憶させるようにしている。

【０００４】

【発明が解決しようとする課題】ところで、光ディスク
装置のケース内部に半導体メモリを搭載する場合、デー
タバス，アドレスバス，制御信号線，電源線，接地線等
をデータ処理システム（光ディスク装置から読み出した
データを処理するシステム）内部のセントラル・プロセ
ッシング・ユニット（以下、ＣＰＵと称する）に接続す
る必要がある。そのため、信号線やピンの数が多くな
り、ケース内の限られた空きスペースに半導体メモリを
搭載することは実際上困難である。このような困難性
は、ケース内部の半導体メモリに記憶させるデータ量が
増加するにしたがって増大する。なぜならば、記憶すべ
きデータ量が増加すると、半導体メモリのサイズが増大
するとともに、接続のための信号線およびピンの数が増
大するからである。

【０００５】一方、光ディスク装置をビデオゲーム機
（たとえば、本願出願人の製造販売に係る商品名「スー
パー・ファミリー・コンピュータ」）の外部プログラム
メモリ（ゲームプログラムを記憶した外部メモリ）とし
て用いた場合、光ディスク装置のケースの内部に半導体
メモリを搭載し、この半導体メモリにゲームの進行状況
を示すデータ（以下、ゲーム進行状況データと称する）
を記憶させることが考えられる。このようなゲーム進行
状況データがケース内部の半導体メモリに記憶されてい
れば、プレーヤはゲームの中断後ゲームを再開する時
に、中断時の状態からゲームを開始することができる。
したがって、プレーヤはゲームを中断するごとにゲーム
の最初に戻って再び面倒なキー操作を繰り返す必要がな
く、ゲームの面白味を損なうことがない。

【０００６】ところで、ゲーム進行状況データは、得点
データ，クリアされたステージおよびセクションの番号
データ，獲得されたアイテムの種類や数に関するデー
タ，ゲームに登場するキャラクタのライフに関するデー
タ，ゲームの開始からの経過時間を示すデータ等、さま
ざまなデータを含むため、そのデータ量は大きなものと
なる。したがって、このようなゲーム進行状況データを
記憶するための半導体メモリは大サイズでかつ信号線数
およびピン数が多くなり、ケースの内部の空きスペース
に搭載することが極めて困難であった。

【０００７】それゆえに、この発明の目的は、大量のデ
ータの記憶および読み出しが可能でかつ小型の電子回路
を搭載した光ディスク装置を提供することである。

【０００８】この発明の他の目的は、画像処理システム
との間の接続のための信号線数および端子数が低減され
た電子回路を搭載した光ディスク装置を提供することで
ある。

【０００９】

【課題を解決するための手段】第１の発明に係る光ディ
スク装置は、画像処理システムに着脱自在に装着される
ケースと、ケースの内部に回転自在に収納され、少なく
とも一方面に情報が光学的に読取可能に記録された光デ
ィスクと、ケースの内部に収納された電子回路とを備え
ている。電子回路は、情報を書込読出可能な書込読出可
能メモリと、画像処理システムの画像処理に関連して発
生するデータを圧縮するデータ圧縮手段と、書込モード
のときデータ圧縮手段によって圧縮されたデータを書込
読出可能メモリへ書き込み、読出モードのとき書込読出
可能メモリの記憶データを読み出す書込・読出制御手段
と、書込・読出制御手段によって読み出された圧縮デー
タをデータ圧縮手段のデータ圧縮の規則性に関連して伸
長するデータ伸長手段とを含む。

【００１０】第１の発明における好ましい実施例の形態
では、電子回路と画像処理システムとの間のデータの入
出力がシリアルに行なわれ、データ圧縮手段は画像処理
システムから入力されたシリアルデータをパラレルデー
タに変換するとともに圧縮し、データ伸長手段は書込・
読出制御手段によって読み出されたパラレルの圧縮デー
タをシリアルデータに変換するとともに伸長する。

【００１１】第２の発明に係る光ディスク装置は、装着
された光ディスク装置から読み出した情報を処理して表
示手段に表示させる画像処理システムに用いられる光デ
ィスク装置であって、画像処理システムに着脱自在に装
着されるケースと、ケースの内部に回転自在に収納さ
れ、少なくとも一方面に情報が光学的に読取可能に記録
された光ディスクと、ケースの内部に収納されたワンチ
ップマイクロコンピュータとを備えている。ワンチップ
マイクロコンピュータは、情報を書込読出可能な書込読
出可能メモリと、画像処理システムの画像処理に関連し
て発生するデータを圧縮するためのデータ圧縮プログラ
ムを記憶した第１のプログラム記憶手段と、書込モード
のときデータ圧縮手段によって圧縮されたデータを書込
読出可能メモリへ書き込み、読出モードのとき書込読出
可能メモリの記憶データを読み出すための書込・読出制
御プログラムを記憶した第２のプログラム記憶手段と、
書込・読出制御手段によって読み出された圧縮データを
データ圧縮プログラムのデータ圧縮の規則性に関連して
伸長するデータ伸長プログラムを記憶した第３のプログ
ラム記憶手段と、第１〜第３のプログラム記憶手段から
読み出した各プログラムに基づいて、データの圧縮処
理，書込・読出制御，伸長処理を実行するプログラム処
理手段とを含む。

【００１２】第２の発明における好ましい実施例の形態
では、画像処理システムはビデオゲーム装置であり、書
込読出可能メモリにはゲームの進行状況を示すデータが
記憶されている。

【００１３】

【作用】第１の発明に係る光ディスク装置においては、
データ圧縮手段によって圧縮されたデータが書込読出可
能メモリに書き込まれる。そのため、電子回路は、小さ
な記憶容量の書込読出可能メモリに大量のデータを記憶
することができる。

【００１４】第１の発明における好ましい実施例の形態
では、電子回路と画像処理システムとの間のデータの入
出力がシリアルに行われる。そのため、電子回路を画像
処理システムに接続するための信号線およびピンの数が
少なくなる。

【００１５】第２の発明に係る光ディスク装置において
は、プログラム実行手段が第１〜第３のプログラム記憶
手段から読み出した各プログラムに基づいて、データの
圧縮処理，書込・読出制御，伸長処理を実行する。その
結果、ワンチップマイクロコンピュータは、小さな記憶
容量の書込読出可能メモリに大量のデータを記憶するこ
とができる。

【００１６】

【実施例】図１は、この発明の一実施例に係る光ディス
ク装置の構成を示す外観図である。なお、図１（ａ）は
光ディスク装置の平面図、図１（ｂ）は光ディスク装置
の正面図である。また、図２は、図１（ａ）における線
Ａ−Ａに沿う断面図である。以下、これら図１および図
２を参照して、この発明の一実施例の構成を説明する。

【００１７】図１に示すように、光ディスク装置１は平
面がほぼ正方形状の偏平なケース２を含む。ケース２の
内部には、光学式記録媒体の一例としてのＣＤ−ＲＯＭ
５が回転可能に収納されている。このＣＤ−ＲＯＭ５
は、光学的に読取可能に情報が記録された読出専用の光
ディスクである。本実施例では、ＣＤ−ＲＯＭ５には、
ゲーム処理のためのプログラムデータおよび画像データ
等が格納されている。

【００１８】ケース２は、上ハウジング３と下ハウジン
グ４とによって構成されている。上ハウジング３の上表
面には、ケース２のほぼ中央部から左側面方向に沿って
伸びるように情報読取用窓３１が形成されている。この
情報読取用窓３１は光ディスク５の記録面を外部へ露出
させるためのもので、後述するＣＤ−ＲＯＭプレーヤ２
０（図３参照）は、情報読取用窓３１を介してＣＤ−Ｒ
ＯＭ５から記録情報を読み取る。

【００１９】また、ケース２の内部には、ワンチップマ
イクロコンピュータ６が収納されている。このワンチッ
プマイクロコンピュータ６は、ＣＤ−ＲＯＭ５の真偽判
別のための処理を行う。また、ワンチップマイクロコン
ピュータ６は、スタチック・ランダム・アクセス・メモ
リ（以下、ＳＲＡＭと称する）を含み、このＳＲＡＭに
ゲーム進行状況データ（クリアされたステージやセクシ
ョンに関するデータ，得点データ，プレーヤが獲得した
アイテムの種類や数に関するデータ，キャラクタのライ
フに関するデータ等）をゲーム中断時のバックアップの
ために記憶する。さらに、ワンチップマイクロコンピュ
ータ６は、データの圧縮処理，伸長処理，シリアル／パ
ラレル変換処理，パラレル／シリアル変換処理等を行
う。なお、ケース２の内部には、ワンチップマイクロコ
ンピュータ６に含まれるＳＲＡＭの記憶データをバック
アップするための電池８（図３参照）が収納されてい
る。ただし、ＳＲＡＭに代えてＥＥＰＲＯＭを使用した
場合は、電池８は不要である。

【００２０】上ハウジング３の上表面には、ワンチップ
マイクロコンピュータ６と対向する位置に接続用窓３２
が形成されている。この接続用窓３２は、ワンチップマ
イクロコンピュータ６の外部接続端子群６１を外部へ露
出させるためのもので、後述するＣＤ−ＲＯＭプレーヤ
２０（図３参照）は、接続用窓３２を介してワンチップ
マイクロコンピュータ６と電気的に接続される。

【００２１】図２に示すように、ワンチップマイクロコ
ンピュータ６は、下ハウジング４に設けられた保持壁４
７の先端とシャッター押さえ８との間に保持されてい
る。ワンチップマイクロコンピュータ６は、両面基板６
２の下面に搭載されている。この両面基板６２の上面に
は、ワンチップマイクロコンピュータ６の外部接続端子
群６１が設けられている。この外部接続端子群６１は、
前述したように、上ハウジング３の接続用窓３２から外
部へ露出する位置に形成されている。

【００２２】さらに、ケース２の内部には、シャッター
７がスライド可能に収納されている。このシャッター７
は、その左右両端部がシャッター案内壁４１ａおよび４
１ｂによって案内されて、ケース２の前後方向にスライ
ドする。これによって、シャッター７は、情報読取用窓
３１および接続用窓３２を開閉する。なお、シャッター
７の後方への移動はシャッター停止壁４４によって規制
され、前方への移動はシャッター停止壁３４ａおよび３
４ｂによって規制されている。

【００２３】図３は、図１に示す光ディスク装置を用い
た画像処理システムの一例のビデオゲームシステムの構
成を示すブロック図である。図において、このビデオゲ
ームシステムは、光ディスク装置１と、光学式情報読取
装置としてのＣＤ−ＲＯＭプレーヤ２０と、ゲーム機本
体（以下、単にゲーム機と称する）３０と、コントロー
ラ４０と、外部メモリカートリッジ５０とを備えてい
る。光ディスク装置１は、ＣＤ−ＲＯＭプレーヤ２０に
着脱自在に装着される。ＣＤ−ＲＯＭプレーヤ２０は、
図示しない接続コードを介してゲーム機３０に選択的に
接続される。外部メモリカートリッジ５０は、ゲーム機
３０に対して着脱自在に装着される。外部メモリカート
リッジ５０は、ゲーム機３０に装着されたとき、図示し
ないコネクタを介してゲーム機３０と電気的に接続され
る。コントローラ４０は、ゲーム機３０に対して選択的
に接続される。

【００２４】光ディスク装置１は、前述したように、ケ
ース２と、このケース２の内部に収納されたＣＤ−ＲＯ
Ｍ５，ワンチップマイクロコンピュータ６，電池８とを
含む。ＣＤ−ＲＯＭプレーヤ２０は、駆動装置２０１
と、ピックアップ２０２と、サーボ回路２０３と、信号
処理回路２０４と、マイクロコンピュータ２０５と、デ
コーダ２０６と、ロックＩＣ２０７と、パラレル−シリ
アル変換器（以下、Ｐ−Ｓ変換器と称する）２０８とを
含む。

【００２５】駆動装置２０１は、ＣＤ−ＲＯＭ５を回転
させるための装置である。ピックアップ２０２は、ＣＤ
−ＲＯＭ５の記録トラックに光（たとえばレーザー光）
を照射し、その反射光（または透過光）を検知すること
により、記録トラックから記録データを読み取るための
装置である。ＣＤ−ＲＯＭ５の記録トラックには、たと
えばピット列の形態でデータが記録されている。サーボ
回路２０３は、駆動装置２０１の回転速度およびピック
アップ２０２の変位をフィードバック制御することによ
り、トラッキングおよびフォーカスのための制御を行
う。信号処理回路２０４は、ピックアップ２０２によっ
て読み取られたデータを元のデータに復調するための回
路である。マイクロコンピュータ２０５は、サーボ回路
２０３および信号処理回路２０４の動作を制御するため
の回路である。デコーダ２０６は、ゲーム機３０内のＣ
ＰＵブロック３０１から与えられるアドレスデータをデ
コードするための回路である。デコーダ２０６から出力
されるデコード信号は、信号処理回路２０４およびマイ
クロコンピュータ２０５に与えられる。

【００２６】ロックＩＣ２０７は、光ディスク装置１に
おけるワンチップマイクロコンピュータ６と協働して、
ＣＤ−ＲＯＭ５の真偽判別を行うための回路である。Ｐ
−Ｓ変換器２０８は、ゲーム機３０から入力されるパラ
レルデータをシリアルデータに変換してワンチップマイ
クロコンピュータ６に与え、ワンチップマイクロコンピ
ュータ６から与えられるシリアルデータをパラレルデー
タに変換してゲーム機３０に与えるための回路である。

【００２７】ゲーム機３０は、ＣＰＵブロック３０１
と、ワーキングＲＡＭ３０２と、ピクチャー・プロセッ
シング・ユニット（以下、ＰＰＵと称する）３０３と、
ビデオＲＡＭ３０４と、ＲＧＢエンコーダ３０５と、ビ
デオアンプ３０６と、オーディオ・プロセッシング・ユ
ニット（以下、ＡＰＵと称する）３０７と、オーディオ
ＲＡＭ３０８と、オーディオアンプ３０９と、入出力ポ
ート３１０と、デコーダ３１１と、ロックＩＣ３１２と
を備えている。

【００２８】ＣＰＵブロック３０１は、ＣＰＵ３０１ａ
と、ダイレクト・メモリ・アクセス（以下、ＤＭＡと称
する）回路３０１ｂとを含む。ＤＭＡ回路３０１ｂは、
データのＤＭＡ転送を制御するための回路である。周知
のごとく、ＤＭＡ転送は、データバスの占有権をＣＰＵ
３０１ａの支配下から切り離すことにより、データを高
速に転送させるモードを言う。ワーキングＲＡＭ３０２
は、ＣＰＵ３０１ａの処理データを一時的に記憶するた
めのメモリである。

【００２９】ＰＰＵ３０３は、ＣＰＵ３０１ａから与え
られる画像データを処理してＲＧＢ信号に変換するため
の回路である。ビデオＲＡＭ３０４は、背景画となる静
止画キャラクタの画像データを、たとえば１フレーム分
記憶するためのメモリである。ＲＧＢエンコーダ３０５
は、ＰＰＵ３０３から与えられるＲＧＢ信号を複合映像
信号に変換するための回路である。ビデオアンプ３０６
は、ＲＧＢエンコーダ３０５から与えられる複合映像信
号を電流増幅するための回路である。ビデオアンプ３０
６の出力信号は、表示手段としてのテレビジョン受像機
６０に与えられる。ＡＰＵ３０７は、ＣＰＵブロック３
０１から与えられる音声データをアナログ音声信号に変
換するための回路である。オーディオＲＡＭ３０８は、
ＡＰＵ３０７の処理に必要なデータを一時的に記憶する
ためのメモリである。オーディオアンプ３０９は、ＡＰ
Ｕ３０７から出力されるアナログ音声信号を電流増幅す
るための回路である。オーディオアンプ３０９の出力信
号は、テレビジョン受像機６０に与えられる。

【００３０】入出力ポート３１０には、コントローラ４
０が接続される。コントローラ４０は、モードの切換や
キャラクタの移動を指示するために、プレーヤによって
操作される。コントローラ４０の出力信号は、入出力ポ
ート３１０を介してＣＰＵ３０１ａに与えられる。

【００３１】デコーダ３１１は、ＣＰＵ３０１ａから与
えられるアドレスデータをデコードするための回路であ
る。デコーダ３１１から出力されるデコード信号は、ワ
ーキングＲＡＭ３０２，外部メモリカートリッジ５０に
おけるＲＯＭ５０１に与えられる。ロックＩＣ３１２
は、外部メモリカートリッジ５０におけるキーＩＣ５０
２と協働して、外部メモリカートリッジ５０の真偽判別
処理を行う。

【００３２】ＣＰＵブロック３０１には、Ａアドレスバ
ス３１３Ａ，Ｂアドレスバス３１３Ｂおよびデータバス
３１４が接続される。ＣＰＵブロック３０１からＡアド
レスバス３１３Ａに出力されるアドレスデータは、ワー
キングＲＡＭ３０２，ＡＰＵ３０７，入出力ポート３１
０，デコーダ３１１およびＲＯＭ５０１に与えられる。
ＣＰＵブロック３０１からＢアドレスバスバス３１３Ｂ
に出力されるアドレスデータは、ＰＰＵ３０３およびデ
コーダ２０６に与えられる。ＣＰＵブロック３０１は、
データバス３１４を介してＰＰＵ３０３，信号処理回路
２０４，マイクロコントローラ２０５，ワーキングＲＡ
Ｍ３０２，ＡＰＵ３０７，入出力ポート３１０およびＲ
ＯＭ５０１と接続される。さらに、入出力ポート３１０
は、Ｐ−Ｓ変換器２０８と接続される。

【００３３】外部メモリカートリッジ５０は、ＲＯＭ５
０１と、キーＩＣ５０２とを備えている。ＲＯＭ５０１
には、たとえばシステムタイトル出力プログラムデータ
やドライブ制御プログラムデータが不揮発的に記憶され
ている。システムタイトル出力プログラムデータは、画
像処理システムの起動時においてテレビジョン受像機６
０にシステムタイトルを表示させるためのプログラムデ
ータおよび表示データを含む。ドライブ制御プログラム
データは、ＣＤ−ＲＯＭ５から記録データを読み取る際
に、ＣＤ−ＲＯＭプレーヤ２０の動作を制御するための
プログラムデータを含む。キーＩＣ５０２は、ゲーム機
３０内のロックＩＣ３１２と協働して外部メモリカート
リッジ５０の真偽判別処理を行う。

【００３４】図４は、光ディスク装置１のケースに収納
される電子回路の構成をより詳細に示すブロック図であ
る。図において、ワンチップマイクロコンピュータ６
は、マイクロコンピュータコア（以下、マイコンコアと
称する）６０１とＳＲＡＭ６０２とを含む。マイコンコ
ア６０１とＳＲＡＭ６０２は、アドレスバス６０３，デ
ータバス６０４および制御信号線６０５によって接続さ
れている。

【００３５】マイコンコア６０１には、外部接続端子群
６１が接続されている。外部接続端子群６１は、外部接
続端子６１ａ〜６１ｅを含む。外部接続端子６１ａに
は、ＣＤ−ＲＯＭプレーヤ２０からクロック信号が与え
られる。このクロック信号は、マイコンコア６０１に与
えられる。外部接続端子６１ｂには、ＣＤ−ＲＯＭプレ
ーヤ２０からシリアルデータが与えられる。このシリア
ルデータは、マイコンコア６０１に与えられる。外部接
続端子６１ｃには、マイコンコア６０１からシリアルデ
ータが与えられる。このシリアルデータは、ＣＤ−ＲＯ
Ｍプレーヤ２０に与えられる。

【００３６】外部接続端子６１ｄは、接地に接続され
る。外部接続端子６１ｅは、ＣＤ−ＲＯＭプレーヤ２０
を介してゲーム機３０内の電源（図示せず）に接続され
る。外部接続端子６１ｅに印加された電圧は、マイコン
コア６０１に供給されるとともに、ダイオードＤ１を介
してＳＲＡＭ６０２に供給される。電池８は、ダイオー
ドＤ２を介してＳＲＡＭ６０２に接続される。ダイオー
ドＤ１は、外部接続端子６１ｅが他の外部接続端子と短
絡したときにオフ状態となり、電池８の消耗を防止す
る。ダイオードＤ２は、光ディスク装置１がＣＤ−ＲＯ
Ｍプレーヤ２０に装着されたときに、ゲーム機３０の電
源から電池８に電流が流入するのを防止する。

【００３７】図５は、図４に示すマイコンコア６０１の
より詳細な構成を示すブロック図である。図において、
マイコンコア６０１は、ＣＰＵ６０１ａと、ワーキング
ＲＡＭ６０１ｂと、ＲＯＭ６０１ｃとを含む。ワーキン
グＲＡＭ６０１ｂは、ＣＰＵ６０１ａの処理に必要なデ
ータを記憶する。ＲＯＭ６０１ｃは、ＣＰＵ６０１ａの
動作プログラムを記憶する。ＣＰＵ６０１ａは、ＲＯＭ
６０１ｃに記憶された動作プログラムに従って、後述す
る真偽判別処理，データ書込・読出処理，データ圧縮処
理およびデータ伸長処理を行う。

【００３８】図６は、図３に示す信号処理回路２０４の
より詳細な構成を示すブロック図である。図において、
信号処理回路２０４は、データ復調回路２０４ａと、デ
ータ抽出・出力回路２０４ｂと、バッファＲＡＭ２０４
ｃとを含む。データ復調回路２０４ａには、ピックアッ
プ２０２によってＣＤ−ＲＯＭ５から読み取られた記録
信号が与えられる。データ復調回路２０４ａは、ＥＦＭ
変調（Ｅｉｇｈｔ ｔｏ Ｆｏｕｒｔｅｅｎ Ｍｏｄｕ
ｌａｔｉｏｎ）された記録信号を復調するとともに、デ
ータのエラー訂正を行う。データ復調回路２０４ａの出
力は、データ抽出・出力回路２０４ｂに与えられる。

【００３９】データ抽出・出力回路２０４ｂは、データ
復調回路２０４ａから与えられる復調データのフォーマ
ットを変換するための回路である。すなわち、データ抽
出・出力回路２０４ｂは、ＣＤ−ＲＯＭ５に特定のフォ
ーマットで記録されたデータを、ＣＰＵ３０１ａで処理
可能なフォーマットのデータに変換する。バッファＲＡ
Ｍ２０４ｃは、データ抽出・出力回路２０４ｂによって
処理されたデータを一時的に記憶するためのメモリであ
る。

【００４０】データ抽出・出力回路２０４ｂは、バッフ
ァＲＡＭ２０４ｃに一定量以上の復調データがロードさ
れたときに割込信号を出力する。この割込信号は、デー
タの転送を要求する信号としてＣＰＵブロック３０１に
与えられる。さらに、データ抽出・出力回路２０４ｂに
は、デコーダ２０６からデコード信号が与えられる。こ
のデコード信号は、ＣＰＵブロック３０１が信号処理回
路２０４に対して復調データの出力を要求するときに活
性化される。データ抽出・出力回路２０４ｂは、このデ
コード信号が活性化されたことに応答して、バッファＲ
ＡＭ２０４ｃに記憶された復調データをデータバス３１
４に出力する。さらに、データ抽出・出力回路２０４ｂ
には、ロックＩＣ２０７からロード許可信号およびロー
ド禁止信号が与えられる。また、データ抽出・出力回路
２０４ｂは、ロックＩＣ２０７へロード終了信号を出力
する。さらに、データ抽出・出力回路２０４ｂには、マ
イクロコンピュータ２０５から制御信号が与えられる。

【００４１】図７は、図３に示すＣＤ−ＲＯＭ５のメモ
リマップを示す図解図である。図において、ＣＤ−ＲＯ
Ｍ５は、記憶エリア５ａ〜５ｃを含む。これら記憶エリ
ア５ａ，５ｂおよび５ｃには、それぞれ、ゲーム用音楽
データ，ゲーム用映像データおよびゲーム用プログラム
データが格納されている。

【００４２】図８は、図５に示すＲＯＭ６０１ｃのメモ
リマップを示す図解図である。ＲＯＭ６０１ｃは、図８
に示すように、記憶エリア２０５ａ〜２０５ｄを含む。
記憶エリア２０５ａ，２０５ｂ，２０５ｃおよび２０５
ｄには、それぞれ、シリアルデータ送受信プログラム，
キー・ロック通信プログラム，データ伸長プログラムお
よびデータ圧縮プログラムが格納されている。

【００４３】図９〜図１１は、図３に示す画像処理シス
テムの動作を説明するためのフローチャートであり、特
に、図９は光ディスク装置１内のワンチップマイクロコ
ンピュータ６の動作を示すフローチャートであり、図１
０はＣＤ−ＲＯＭプレーヤ２０内のロックＩＣの動作を
示すフローチャートであり、図１１はゲーム機３０内の
ＣＰＵブロック３０１がＣＤ−ＲＯＭ５からのデータを
ロードする際の動作を示すフローチャートである。以
下、これら図９〜図１１を参照して、図３に示す画像処
理システムの動作を説明する。

【００４４】まず、図９を参照して、ワンチップマイク
ロコンピュータ６の動作を説明する。ワンチップマイク
ロコンピュータ６のＣＰＵ６０１ａは、ステップＳ１に
おいてＣＰＵブロック３０１のＣＰＵ３０１ａからコマ
ンドデータを受信すると、ステップＳ２においてそのコ
マンドデータを解読する。なお、ＣＰＵ３０１ａからの
コマンドデータ（パラレルデータ）は、データバス３１
４，入出力ポート３１０を介してＰ−Ｓ変換器２０８で
シリアルデータに変換された後、ＣＰＵ６０１ａに与え
られる。ＣＰＵ６０１ａは、ステップＳ２の解読結果に
従って、データのセーブ動作，データのロード動作，照
合動作のいずれかを行う。まず、データのセーブ動作を
説明する。このデータセーブ動作は、ゲームを途中で中
断するときに行われる。データセーブ動作に入ると、Ｃ
ＰＵ３０１ａは、ゲーム進行状況データを記憶させる先
のＳＲＡＭ６０２のアドレスおよびセーブすべきゲーム
進行状況データのデータ数を出力する。続いて、ＣＰＵ
３０１ａは、セーブすべきゲーム進行状況データを出力
する。これらアドレス，データ数およびゲーム進行状況
データは、Ｐ−Ｓ変換器２０８でシリアルデータに変換
された後、外部接続端子６１ｂ（図４参照）を介してＣ
ＰＵ６０１ａに与えられる。

【００４５】ＣＰＵ６０１ａは、まずステップＳ３にお
いて、シリアルデータとしての上記アドレスおよびデー
タ数をＰ−Ｓ変換器２０８から入力し、パラレルデータ
に変換する。続いて、ステップＳ４において、ＣＰＵ６
０１ａはシリアルデータとしてのゲーム進行状況データ
をＰ−Ｓ変換器２０８から入力し、パラレルデータに変
換する。これらステップＳ３およびＳ４の動作は、ＲＯ
Ｍ６０１ｃの記憶エリア６ａ（図８参照）から読み出さ
れたシリアルデータ送受信プログラムに基づいて行われ
る。次に、ステップＳ５に進み、ＣＰＵ６０１ａはステ
ップＳ４で入力されたゲーム進行状況データを所定の方
式により圧縮する。データ圧縮の方式としては、ハフマ
ン方式，ＬＺＳ方式，ランレングス方式等が用いられ
る。圧縮されたゲーム進行状況データは、ステップＳ３
で入力されたアドレスに対応するＳＲＡＭ６０２の所定
の記憶エリアに書き込まれる。上記ステップＳ５のデー
タ圧縮動作は、ＲＯＭ６０１ｃの記憶エリア６ｄ（図８
参照）から読み出されたデータ圧縮プログラムに基づい
て行われる。次に、ステップＳ６に進み、ステップＳ３
で入力されたデータ数に基づいて、すべてのゲーム進行
状況データのセーブ動作が終了したか否かが判断され
る。すべてのゲーム進行状況データのセーブ動作が終了
していない場合は、再びステップＳ４およびＳ５の動作
が繰り返される。一方、すべてのゲーム進行状況データ
のセーブ動作が終了した場合は、ステップＳ７に進み、
ＣＰＵ６０１ａは次のコマンドデータの受信を待機す
る。

【００４６】上記のごとく、ＣＰＵ６０１ａは入力され
たゲーム進行状況データを圧縮した後にＳＲＡＭ６０２
に書きむ。したがって、たとえセーブすべきゲーム進行
状況データのデータ量が多くても、ＳＲＡＭ６０２の記
憶容量は少なくてすむ。その結果、ワンチップマイクロ
コンピュータ６のサイズは小さくなり、ワンチップマイ
クロコンピュータ６をケース２の空きスペースに搭載す
ることが極めて容易となる。また、ワンチップマイクロ
コンピュータ６のコストも安くなる。

【００４７】次に、データのロード動作を説明する。こ
のデータロード動作は、ゲームの開始時に行われる。デ
ータロード動作に入ると、ＣＰＵ３０１ａは、ロードす
べきゲーム進行状況データが記憶されているＳＲＡＭ６
０２のアドレスおよびロードすべきゲーム進行状況デー
タのデータ数を出力する。これらアドレスおよびデータ
数は、Ｐ−Ｓ変換器２０８でシリアルデータに変換され
た後、外部接続端子６１ｂ（図４参照）を介してＣＰＵ
６０１ａに与えられる。

【００４８】まず、ステップＳ８において、ＣＰＵ６０
１ａはシリアルデータとしての上記アドレスおよびデー
タ数をＰ−Ｓ変換器２０８から入力し、パラレルデータ
に変換する。このステップＳ８の動作は、ＲＯＭ６０１
ｃの記憶エリア６ａ（図８参照）から読み出されたシリ
アルデータ送受信プログラムに基づいて行われる。次
に、ステップＳ９に進み、ＣＰＵ６０１ａはステップＳ
８で入力されたアドレスに対応するＳＲＡＭ６０２の所
定の記憶エリアからゲーム進行状況データを読み出し、
伸長する。このデータの伸長処理によって、ＳＲＡＭ６
０２から読み出された圧縮されたゲーム進行状況データ
が元のゲーム進行状況データに変換される。上記ステッ
プＳ５のデータ伸長動作は、ＲＯＭ６０１ｃの記憶エリ
ア６ｃ（図８参照）から読み出されたデータ伸長プログ
ラムに基づいて行われる。次に、ステップＳ１０に進
み、ＣＰＵ６０１ａは伸長処理の施されたパラレルのゲ
ーム進行状況データをシリアルのゲーム進行状況データ
に変換して出力する。このシリアルのゲーム進行状況デ
ータは、外部接続端子６１ｃ（図４参照）を介してＰ−
Ｓ変換器２０８に与えられる。

【００４９】Ｐ−Ｓ変換器２０８は、与えられたシリア
ルのゲーム進行状況データをパラレルのゲーム進行状況
データに変換して、ゲーム機３０に出力する。ゲーム機
３０では、Ｐ−Ｓ変換器２０８から与えられたゲーム進
行状況データが入出力ポート３１０，データバス３１４
を介してＣＰＵ３０１ａに取り込まれる。ＣＰＵ３０１
ａは、取り込んだゲーム進行状況データに従ってゲーム
の開始処理を実行する。すなわち、ＣＰＵ３０１ａは与
えられたゲーム進行状況データにより示される状態から
ゲームを再開させる。これによって、プレーヤはゲーム
の中断後ゲームを再開する時に、中断時の状態からゲー
ムを開始することができる。そのため、プレーヤはゲー
ムを中断するごとにゲームの最初に戻って再び面倒なキ
ー操作を繰り返す必要がなく、ゲームの面白味を損なう
ことがない。

【００５０】なお、ＲＯＭ６０１ｃの記憶エリア６ｃ，
６ｄに記憶されたデータ伸長プログラム，データ圧縮プ
ログラムをゲームの種類ごとまたはメーカ別に異ならせ
ておけば、たとえＣＤ−ＲＯＭ５に記録されたゲームデ
ータが他の書込読出可能ＣＤに不正にコピーされても、
これらデータ伸長プログラム，データ圧縮プログラムを
コピーしない限り、途中からのゲームのリプレーを行う
ことができず、商品価値としては半減する。したがっ
て、不正なコピー商品の氾濫を防止することができる。

【００５１】次に、ステップＳ１１に進み、ステップＳ
８で入力されたデータ数に基づいて、すべてのゲーム進
行状況データのロード動作が終了したか否かが判断され
る。すべてのゲーム進行状況データのロード動作が終了
していない場合は、再びステップＳ９およびＳ１０の動
作が繰り返される。一方、すべてのゲーム進行状況デー
タのロード動作が終了した場合は、ステップＳ７に進
み、ＣＰＵ６０１ａは次のコマンドデータの受信を待機
する。

【００５２】次に、照合動作を説明する。この照合動作
は、ＲＯＭ６０１ｃの記憶エリア６ｂから読み出された
キー・ロック通信プログラムに基づいてゲームの開始時
に行われる。まず、ステップＳ１２において、ＣＰＵ６
０１ａは、ロックＩＣ２０７に対して、照合データを出
力する。次に、ステップＳ１３に進み、ステップＳ１２
で出力した照合データに対して所定の演算式に基づく演
算を施す。このとき、ロックＩＣ２０７は、ステップＳ
１３で用いられる演算式と同一の演算式を用いて、ＣＰ
Ｕ６０１ａからの入力データに対して同様の演算を行っ
ている。次に、ステップＳ１４に進み、ＣＰＵ６０１ａ
は、ステップＳ１３の演算結果をロックＩＣ２０７に出
力するとともに、ロックＩＣ２０７における演算結果を
入力し、この入力された演算結果がステップＳ１３の演
算結果と一致するか否かを比較照合する。

【００５３】次に、ステップＳ１５に進み、ＣＰＵ６０
１ａはステップＳ１４で比較照合された両演算結果が一
致したか否かを判断する。両演算結果が一致した場合
は、ステップＳ１６に進み、ＣＰＵ６０１ａはシリアル
のＯＫ識別信号を出力する。このシリアルのＯＫ識別信
号は、図４の外部接続端子６１ｃを介してＰ−Ｓ変換器
２０８に与えられ、パラレルのＯＫ識別信号に変換され
る。このパラレルのＯＫ識別信号は、入力ポート３１
０，データバス３１４を介してＣＰＵ３０１ａに与えら
れる。一方、ステップＳ１４で比較照合された両演算結
果が不一致であった場合は、ステップＳ１７に進み、Ｃ
ＰＵ６０１ａはシリアルのＮＧ識別信号を出力する。こ
のシリアルのＮＧ識別信号は、ＯＫ識別信号の場合と同
様にＰ−Ｓ変換器２０８でパラレルのＮＧ識別信号に変
換された後、入力ポート３１０，データバス３１４を介
してＣＰＵ３０１ａに与えられる。

【００５４】以上説明したごとく、ワンチップマイクロ
コンピュータ６とＣＤ−ＲＯＭプレーヤ２０との間のデ
ータの入出力は、シリアルに行われる。したがって、ワ
ンチップマイクロコンピュータ６に設けられる信号線お
よび外部接続端子の数を少なくでき、ワンチップマイク
ロコンピュータ６のサイズを小さくできる。

【００５５】次に、図１０を参照して、ＣＤ−ＲＯＭプ
レーヤ２０におけるロックＩＣ２０７の動作を説明す
る。まず、ステップＳ１０１において、ロックＩＣ２０
７はワンチップマイクロコンピュータ６からの照合デー
タを待機する。ワンチップマイクロコンピュータ６が図
９のステップＳ１２で照合データを出力すると、ステッ
プＳ１０２に進み、ロックＩＣ２０７は照合データを入
力する。次に、ステップＳ１０３に進み、ロックＩＣ２
０７は、ステップＳ１０２で入力された照合データに対
して、所定の演算式に基づく演算処理を施す。このとき
用いられる演算式は、図９のステップＳ１３で用いられ
る演算式と同一である。次に、ステップＳ１０４に進
み、ロックＩＣ２０７は、ステップＳ１０３の演算結果
をワンチップマイクロコンピュータ６に出力するととも
に、ワンチップマイクロコンピュータ６における演算結
果を入力し、この入力された演算結果がステップＳ１０
３の演算結果と一致するか否かを比較照合する。次に、
ステップＳ１０５に進み、ロックＩＣ２０７は、ステッ
プＳ１０４で比較照合された両演算結果が一致したか否
かを判断する。

【００５６】ステップＳ１０５において両演算結果の一
致が判断された場合、ステップＳ１０６に進み、ロック
ＩＣ２０７はロード許可信号を出力する。このロード許
可信号は、信号処理回路２０４のデータ抽出・出力回路
２０４ｂに与えられる。データ抽出・出力回路２０４ｂ
は、このロード許可信号に応答して、バッファＲＡＭ２
０４ｃに記憶されたデータが能動化される。これによっ
て、データ抽出・出力回路２０４ｂは動作可能状態とな
る。次に、ステップＳ１０７に進み、ロックＩＣ２０７
は、データ抽出・出力回路２０４ｂからのロード終了信
号を待機する。データ抽出・出力回路２０４ｂは、バッ
ファＲＡＭ２０４ｃに蓄積された所定量のデータ（たと
えば１ファイル分のデータ）の出力を終了すると、ロー
ド終了信号を出力する。ロックＩＣ２０７は、データ抽
出・出力回路２０４ｂからロード終了信号が与えられる
と、ステップＳ１０８に進み、信号処理回路２０４に対
してロード禁止信号を出力する。データ抽出・出力回路
２０４ｂは、このロード禁止信号に応答して不能動化さ
れる。

【００５７】一方、ステップＳ１０５において両演算結
果の不一致が判断された場合、ロックＩＣ２０７はステ
ップＳ１０６，Ｓ１０７の動作をスキップして、直接ス
テップＳ１０８の動作を実行する。したがって、信号処
理回路２０４におけるデータ抽出・出力回路２０４ｂは
能動化されない。

【００５８】ステップＳ１０８の動作の後、ロックＩＣ
２０７は再びステップＳ１０１の動作を実行する。すな
わち、ロックＩＣ２０７は、データ抽出・出力回路２０
４ｂがＣＤ−ＲＯＭ５から読み出されたデータを出力す
るごとに照合動作を行い、データ抽出・出力回路２０４
ｂの能動化／不能動化を制御する。次に、図１１を参照
して、ＣＰＵブロック３０１がＣＤ−ＲＯＭ５からデー
タをロードする際の動作を説明する。この図１１の動作
は、ＲＯＭ５０１から読み出されたロードプログラムに
基づいて行われる。まず、ステップＳ２０１において、
ＣＰＵ３０１ａは、照合コマンドを出力する。この照合
コマンドは、データバス３１４，入出力ポート３１０，
Ｐ／Ｓ変換器２０８を介してワンチップマイクロコンピ
ュータ６のＣＰＵ６０１ａに与えられる。ＣＰＵ６０１
ａは、この照合コマンドに応答して、図９に示すステッ
プＳ１２〜Ｓ１７の照合動作を実行する。

【００５９】次に、ステップＳ２０２に進み、ＣＰＵ３
０１ａは、ＣＤ−ＲＯＭ２０に装着された光ディスク１
の真偽を判断する。このステップＳ２０２の真偽判断
は、ワンチップマイクロコンピュータ６が前述のステッ
プＳ１６でＯＫ識別信号を出力したか、またはステップ
Ｓ１７でＮＧ識別信号を出力したかに基づいて行われ
る。ワンチップマイクロコンピュータ６がステップＳ１
７でＮＧ識別信号を出力した場合は、ステップＳ２０８
に進み、ＣＰＵ３０１ａはエラー処理を実行する。すな
わち、ＣＰＵ３０１ａは、ＣＤ−ＲＯＭ５がたとえば不
正なコピーデータを記録した不適正な商品であると判断
し、ゲームプログラムの実行を禁止する。

【００６０】一方、ワンチップマイクロコンピュータ６
がステップＳ１６でＯＫ信号を出力した場合は、ステッ
プＳ２０９に進み、ＣＰＵ３０１ａはＣＤ−ＲＯＭ５の
ロードコマンドを出力する。このロードコマンドは、デ
ータバス３１４を介してＣＤ−ＲＯＭプレーヤ２０にお
けるマイクロコンピュータ２０５に与えられる。マイク
ロコンピュータ２０５は、このロードコマンドに応答し
て、サーボ回路２０３，駆動装置２０１を制御し、ピッ
クアップ２０２によってＣＤ−ＲＯＭ５からデータを読
み取らせる。また、マイクロコンピュータ２０５は、信
号処理回路２０４におけるデータ復調回路２０４ａおよ
びデータ抽出・出力回路２０４ｂの動作を開始させる。
応じて、データ復調回路２０４ａはピックアップ２０２
によってＣＤ−ＲＯＭ５から読み出されたデータを復調
し、データ抽出・出力回路２０４ｂはデータ復調回路２
０４ａによって復調されたデータをフォーマット変換し
た後バッファＲＡＭ２０４ｃにストアする。データ抽出
・出力回路２０４ｂは、バッファＲＡＭ２０４ｃに一定
量の復調データがストアされると、割込信号をＣＰＵ３
０１ａに出力する。ＣＰＵ３０１ａは、ステップＳ２１
０においてデータ抽出・出力回路２０４ｂからの割込信
号を受信すると、ステップＳ２１１においてＤＭＡ回路
３０１ｂを起動する。

【００６１】ＤＭＡ回路３０１ｂは、起動されるとまず
ステップＳ２１２において、ＣＰＵ３０１ａの動作を停
止させる。これによって、データバス３１４の占有権が
ＣＰＵ３０１ａからＤＭＡ回路３０１ｂに移行する。次
に、ステップＳ２１３に進み、ＤＭＡ回路３０１ｂは、
Ｂアドレスバス３１３Ｂにデータ転送元のアドレスデー
タ（信号処理回路２０４のポートアドレスのデータ）を
出力する。このアドレスデータは、デコーダ２０６に与
えられ、デコードされる。デコーダ２０６から出力され
るデコード信号は、信号処理回路２０４におけるデータ
抽出・出力回路２０４ｂに与えられる。応じて、データ
抽出・出力回路２０４ｂはバッファＲＡＭ２０４ｃから
読み出した復調データを出力することが可能な状態とな
る。次に、ステップＳ２１４に進み、ＤＭＡ回路３０１
ｂは、Ａアドレスバス３１３Ａにデータ転送先のアドレ
スデータを出力する。このアドレスデータは、データ転
送先のメモリ（ワーキングＲＡＭ３０２等）に与えられ
てそのメモリにおけるアドレスを指定する。

【００６２】次に、ステップＳ２１５に進み、ＤＭＡ回
路３０１ｂは、Ｂアドレスバス３１３Ｂにリード信号を
出力し、Ａアドレスバス３１３Ａにライト信号を出力す
る。Ｂアドレスバス３１３Ｂに出力されたリード信号
は、デコーダ２０６に与えられてデコードされる。この
とき、デコーダ２０６は、復調データの転送開始を要求
するデコード信号を、信号処理回路２０４のデータ抽出
・出力回路２０４ｂに出力する。このデコード信号に応
答して、データ抽出・出力回路２０４ｂは、バッファＲ
ＡＭ２０４ｃから読み出した復調データをデータバス３
１４に出力する。一方、Ａアドレスバス３１３Ａに出力
されたライト信号は、デコーダ３１１に与えられ、デコ
ードされる。このときデコーダ３１１は、書込を許容す
るデコード信号をデータの転送先のメモリに出力する。
これによって、データ転送先のメモリが書込可能状態と
なる。

【００６３】信号処理回路２０４のデータ抽出・出力回
路２０４ｂからデータバス３１４に出力される復調デー
タは、ＣＰＵ３０１ａを介さずに直接転送先のメモリ
（ワーキングＲＡＭ３０２等）に転送され、そこにロー
ドされる。この復調データの転送は、たとえば１バイト
（たとえば８ビット）ずつ行われる。次に、ステップＳ
２１６に進み、ＤＭＡ回路３０１ｂは、すべてのデータ
の転送が終了したか否かを判断する。すべてのデータの
転送が終了していない場合は、再び前述のステップＳ２
１３に戻って、上記ステップＳ２１３〜Ｓ２１５の動作
を繰り返す。一方、すべてのデータの転送が終了した場
合は、ステップＳ２１７に進み、ＤＭＡ回路３０１ｂ
は、ＣＰＵ３０１ａの動作停止を解除する。これによっ
て、データバス３１４の占有権が再びＤＭＡ回路３０１
ｂからＣＰＵ３０１ａに移行する。

【００６４】次に、ステップＳ２１８に進み、ＣＰＵ３
０１ａは、ＤＭＡ転送された復調データがワーキングＲ
ＡＭ３０２にエラーなくロードされたか否かを判断す
る。エラーが生じた場合は、ステップＳ２０８に進み、
ＣＰＵ３０１ａは、エラー処理を実行する。一方、エラ
ーが生じていない場合は、ステップＳ２１９に進み、Ｃ
ＰＵ３０１ａは、復調データのロード処理を完了する。

【００６５】その後、ＣＰＵ３０１ａは次のプログラム
を実行する。すなわち、ＣＰＵ３０１ａはＣＤ−ＲＯＭ
５から読み出されたゲームプログラムを実行し、テレビ
ジョン受像機６０にゲームのための画像を表示させ、音
声を出力させる。

【００６６】なお、上記実施例では、光ディスク装置１
がビデオゲームシステムに用いられているが、この発明
の光ディスク装置は、ビデオゲームシステムのみならず
その他の画像処理システム（たとえばパーソナルコンピ
ュータや光ファイリングシステム）にももちろん適用可
能である。

【００６７】

【発明の効果】以上のように、請求項１および３の発明
によれば、圧縮されたデータを書込読出可能メモリに書
き込むようにしているので、小容量の書込読出可能メモ
リで多量のデータをバックアップのために記憶すること
ができる。したがって、書込読出可能メモリを含む電子
回路またはワンチップマイクロコンピュータを小型化か
つ低コスト化することができ、ケース内の限られた空き
スペースへの搭載が容易に行える。

【００６８】また、請求項２の発明によれば、光ディス
ク装置と画像処理システムとの間のデータの入出力がシ
リアルに行われるので、ケース内に搭載される電子回路
の信号線数および外部接続端子数を削減することができ
る。したがって、ケース内への電子回路の搭載がより容
易となる。

【図面の簡単な説明】

【図１】この発明の一実施例の光ディスク装置の外観図
である。

【図２】図１に示す線Ａ−Ａに沿う断面図である。

【図３】この発明の一実施例に係る光ディスク装置を用
いた画像処理システムの構成の一例を示すブロック図で
ある。

【図４】図３に示す光ディスク装置１に搭載される電子
回路のより詳細な構成を示すブロック図である。

【図５】図４に示すマイコンコア６０１のより詳細な構
成を示すブロック図である。

【図６】図３に示す信号処理回路２０４のより詳細な構
成を示すブロック図である。

【図７】図３に示すＣＤ−ＲＯＭ５のメモリマップを示
す図解図である。

【図８】図５に示すＲＯＭ６０１ｃのメモリマップを示
す図解図である。

【図９】図５に示すＣＰＵ６０１ａの動作を示すフロー
チャートである。

【図１０】図３に示すロックＩＣ２０７の動作を示すフ
ローチャートである。

【図１１】図３に示すＣＰＵ３０１ａがＣＤ−ＲＯＭ５
からデータをロードする際の動作を示すフローチャート
である。

【符号の説明】

１： 光ディスク装置 ２： ケース ５： ＣＤ−ＲＯＭ ６： ワンチップマイクロコンピュータ ８： 電池 ２０： ＣＤ−ＲＯＭプレーヤ ３０： ゲーム機 ４０： コントローラ ５０： 外部メモリカートリッジ ６０： テレビジョン受像機

Claims (4)

【特許請求の範囲】
1. 【請求項１】 装着された光ディスク装置から読み出し
   た情報を処理して表示手段に表示させる画像処理システ
   ムに用いられる光ディスク装置であって、 前記画像処理システムに着脱自在に装着されるケース、 前記ケースの内部に回転自在に収納され、少なくとも一
   方面に情報が光学的に読取可能に記録された光ディス
   ク、および前記ケースの内部に収納された電子回路を備
   え、 前記電子回路は、 情報を書込読出可能な書込読出可能メモリと、 前記画像処理システムの画像処理に関連して発生するデ
   ータを圧縮するデータ圧縮手段と、 書込モードのとき前記データ圧縮手段によって圧縮され
   たデータを前記書込読出可能メモリへ書き込み、読出モ
   ードのとき前記書込読出可能メモリの記憶データを読み
   出す書込・読出制御手段と、 前記書込・読出制御手段によって読み出された圧縮デー
   タを前記データ圧縮手段のデータ圧縮の規則性に関連し
   て伸長するデータ伸長手段とを含む、光ディスク装置。
2. 【請求項２】 前記電子回路と前記画像処理システムと
   の間のデータの入出力はシリアルに行なわれ、 前記データ圧縮手段は、前記画像処理システムから入力
   されたシリアルデータをパラレルデータに変換するとと
   もに圧縮し、 前記データ伸長手段は、前記書込・読出制御手段によっ
   て読み出されたパラレルの圧縮データをシリアルデータ
   に変換するとともに伸長する、請求項１に記載の光ディ
   スク装置。
3. 【請求項３】 装着された光ディスク装置から読み出し
   た情報を処理して表示手段に表示させる画像処理システ
   ムに用いられる光ディスク装置であって、 前記画像処理システムに着脱自在に装着されるケース、 前記ケースの内部に回転自在に収納され、少なくとも一
   方面に情報が光学的に読取可能に記録された光ディス
   ク、および前記ケースの内部に収納されたワンチップマ
   イクロコンピュータを備え、 前記ワンチップマイクロコンピュータは、 情報を書込読出可能な書込読出可能メモリと、 前記画像処理システムの画像処理に関連して発生するデ
   ータを圧縮するためのデータ圧縮プログラムを記憶した
   第１のプログラム記憶手段と、 書込モードのとき前記データ圧縮手段によって圧縮され
   たデータを前記書込読出可能メモリへ書き込み、読出モ
   ードのとき前記書込読出可能メモリの記憶データを読み
   出すための書込・読出制御プログラムを記憶した第２の
   プログラム記憶手段と、 前記書込・読出制御手段によって読み出された圧縮デー
   タを前記データ圧縮プログラムのデータ圧縮の規則性に
   関連して伸長するデータ伸長プログラムを記憶した第３
   のプログラム記憶手段と、 前記第１〜第３のプログラム記憶手段から読み出した各
   プログラムに基づいて、データの圧縮処理，書込・読出
   制御，伸長処理を実行するプログラム処理手段とを含
   む、光ディスク装置。
4. 【請求項４】 前記画像処理システムは、ビデオゲーム
   装置であり、 前記書込読出可能メモリには、ゲームの進行状況を示す
   データが記憶されている、請求項３に記載の光ディスク
   装置。