JPH06244342A - 複合リードフレームおよびその製造方法 - Google Patents

複合リードフレームおよびその製造方法

Info

Publication number
JPH06244342A
JPH06244342A JP2658893A JP2658893A JPH06244342A JP H06244342 A JPH06244342 A JP H06244342A JP 2658893 A JP2658893 A JP 2658893A JP 2658893 A JP2658893 A JP 2658893A JP H06244342 A JPH06244342 A JP H06244342A
Authority
JP
Japan
Prior art keywords
lead
copper
gold
tin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2658893A
Other languages
English (en)
Other versions
JP2979880B2 (ja
Inventor
Takaharu Yonemoto
本 隆 治 米
Kenji Yamaguchi
口 健 司 山
Mamoru Onda
田 護 御
Masaharu Takagi
城 正 治 高
Tomio Murakami
上 富 男 村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2658893A priority Critical patent/JP2979880B2/ja
Publication of JPH06244342A publication Critical patent/JPH06244342A/ja
Application granted granted Critical
Publication of JP2979880B2 publication Critical patent/JP2979880B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】フレキシブル配線基板のインナーリードと外枠
側のアウターリードとの接合が安定しており、フレキシ
ブル配線基板の絶縁層の樹脂の劣化がない複合リードフ
レームとその製造方法の提供。 【構成】アウターリード15a,15bを銅あるいは銅
合金リードフレームによって構成しインナーリード27
を絶縁フィルム19上に導体の微細配線パターンを形成
したフレキシブル配線基板によって構成してなる複合リ
ードフレームにおいて、アウターリードとインナーリー
ド27との接合層が錫と金と銅の合金31,37からな
り、該合金の金含有量が10〜40重量%、銅含有量が
10〜40重量%であることを特徴とする複合リードフ
レームとその製造方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止型の半導体装
置用の複合リードフレームおよびその製造方法に関する
ものである。
【0002】
【従来の技術】アウターリードを金属リードフレーム、
例えば銅あるいは銅合金リードフレーム等によって構成
し、インナーリードを絶縁フィルム上に導体の微細配線
パターンを形成したフレキシブル配線基板によって構成
してなる複合リードフレームは各種の構成のものが従来
提案されているが、いずれの構造であってもフレキシブ
ル配線基板のインナーリードと外枠側のアウターリード
とを何らかの方法で電気的に接合する必要がある。フレ
キシブル配線基板からのインナーリードは絶縁層(通常
ポリイミドフィルム)上に積層されているため、接合に
当たって以下の様な問題点が生じる。
【0003】即ち、アウターリードとインナーリードと
の接合は加圧、加熱下に行われるが加熱ツール温度が3
40℃以上の高温となると、絶縁層を構成する樹脂(例
えばポリイミド樹脂)あるいは該絶縁層とインナーリー
ドを接着するのに用いられている接着剤(例えば、エポ
キシ樹脂系接着剤)が加熱劣化し、酸化もしくは炭化し
絶縁性を損ったり、強度が低下したりするので好ましく
ない。
【0004】アウターリードとインナーリードの接合の
目的で鉛−錫半田を用いると、その共晶点(融点183
℃)が低いので上記の問題は生じないがアウターリード
とインナーリードとを接合した後に200℃付近で行わ
れるワイヤーボンディング工程、あるいはやはり200
℃付近で行われる樹脂封止工程が存在するためにアウタ
ーリードとインナーリードとの安定した接合が得られな
い。
【0005】さらに、アウターリードとインナーリード
との接合層が金−錫2元素合金の場合には、接合部の接
合強度が低く、また加熱後の接合強度の低下が大きい。
【0006】一方、一般に用いられる錫含有量20重量
%の金−錫合金の接合の使用はツール温度が340℃を
越え、380℃〜540℃と高いので、やはり樹脂劣化
の問題が生じる。
【0007】
【発明が解決しようとする課題】かくして、本発明はワ
イヤボンディング工程、樹脂封止工程に耐えて安定にア
ウターリードとインナーリードとが接合され、かつ絶縁
層の樹脂や接着剤に熱劣化のないリードフレームとその
製造方法の提供を目的としている。
【0008】
【課題を解決するための手段】本発明に従えば、アウタ
ーリードを銅あるいは銅合金リードフレームによって構
成し、インナーリードを絶縁フィルム上に導体の微細配
線パターンを形成したフレキシブル配線基板によって構
成してなる複合リードフレームにおいて、アウターリー
ドとインナーリードとの接合層が錫と金と銅の合金から
なり、該合金の金含有量が10〜40重量%、銅含有量
が10〜40重量%であることを特徴とする複合リード
フレームが提供される。
【0009】また、本発明によれば、アウターリードを
銅あるいは銅合金を構成し、インナーリードを絶縁フィ
ルム上に導体の微細パターンを形成したフレキシブル配
線基板によって構成した複合リードフレームの製造方法
において、前記アウターリードの接合面に錫めっき、前
記インナーリードの接合面に金めっきを施し、その後前
記両接合面を温度:200℃〜500℃、圧力:100
g/リード〜600g/リードで0.5秒〜20秒間加
圧加熱して接合することを特徴とするリードフレームの
製造方法が提供される。
【0010】前記アウターリードの接合面に施される錫
めっきの厚さが1.5〜7.5μm前記インナーリード
の接合面に施される金めっきの厚さが0.3〜6.0μ
m、前記両接合面の接合厚さが1〜5μmであるのが好
ましい。
【0011】ここで、フレキシブ配線基板とは、絶縁フ
ィルム(テープ状のものを含む)上に導体の微細配線パ
ターンを形成した、いわゆるフレキシブルな配線基板を
言う。TABテープと称するものも、絶縁フィルム上に
導体の微細配線パターンを形成したフレキシブルなもの
であり、そういう意味で構造的にはなんら変わりがない
ことから、ここでいうフレキシブル配線基板として用い
られる。
【0012】本発明の最も重要な特徴はフレキシブル配
線基板のインナーリードと金属リードフレームのアウタ
ーリードとの接合において接合層として金含有量が10
〜40重量%、銅含有量が10〜40重量%の金−錫−
銅合金を用いることであるが、このような特定合金は、
高い接合強度と優れた耐熱性を示す。
【0013】以下、詳細に本発明を説明する。フレキシ
ブル配線基板のインナーリードと金属リードフレームの
アウターリードを接合するに際して、まず、インナーリ
ードの接合面に金めっきを施すが、ニッケルめっきを施
してからその上に金めっきを施すことがより好ましい態
様である。そしてアウターリードの接合面に錫めっきが
施される。
【0014】接合を行うに際して用いられる加熱手段は
赤外線ビーム加熱、加熱ヒータによる加熱などそれ自体
公知の加熱手段が採用されるが、加熱ヒータを用いて加
熱する方法が好ましい。加熱温度は、加熱ヒータを用い
た場合、加熱ヒータの温度を300〜500℃とし、リ
ードに対して100〜600gの圧をかけつつ0.5〜
20秒間加熱する。
【0015】この様な加熱手段によりアウターリードめ
っきの錫が溶融し、この溶融錫中にインナーリードめっ
きの金とアウターリードの銅が拡散した結果、錫と金と
銅の合金層が生成される。この合金層の金含有量は10
〜40重量%、銅含有量は10〜40重量%であるが、
この様な組成とするには、前記の金めっき量、錫のめっ
き量および接合厚さを適切に調整することにより達成さ
れる。通常インナーリードへの金めっき量とアウターリ
ードへの錫めっき量の割合が上記の範囲となるようにめ
っきが行われ、さらに、接合厚さも上記の範囲となるよ
うに接合される。
【0016】また、インナーリードへの金のめっきは通
常厚さ0.3〜6.0μm、好ましくは、0.5〜2.
0μmとなるよう行われ、またニッケルのめっきは通常
0.1〜0.5μmの厚さとなるよう行われる。アウタ
ーリードへの錫のめっきは通常1.5〜7.5μmの厚
さとなるように行われる。接合厚さは、1〜5μm、好
ましくは1〜2μmが適当である。
【0017】金、錫またはニッケルのめっき方法はそれ
自体公知の方法、例えば、電気めっき法で行われる。金
めっきについては、中性浴あるいは酸性浴による半光沢
めっきが採用される。また錫めっきについては、硫酸浴
あるいはほうふっ化浴による無光沢めっきが採用され
る。
【0018】本発明の複合リードフレームの一実施例を
図1および図2を用いて説明する。
【0019】本発明の複合リードフレームに用いられる
金属リードフレームは銅あるいは銅合金からなり、タイ
バー13を備え、このタイバー13からアウターリード
15(15a,15b)がタイバー13の中心近傍に向
かって延設されている。
【0020】リードフレームのタイバー13の中心部に
はフレキシブル多層線基板17(以下に「多層配線基
板」と称する)が配置され、この多層配線基板17は、
上側に、例えばポリイミドよりなる絶縁フィルム層19
と、下側に、例えば銅よりなる接地または電源供給用導
体層21との2層からなっている。上記絶縁フィルム層
19は片面(すなわち上面)銅箔付ポリイミドフィルム
を用いてもよい。
【0021】この銅箔は後にエッチングされてインナー
リード27となる。絶縁フィルム層19は、接地または
電源供給用ホール23とがプレスパンチング等により開
口されている。この絶縁フィルム層19に導体層21が
接着剤等により貼着されている。この多層配線基板17
の絶縁フィルム層19の上側表面に貼付された銅箔を例
えばエッチングもしくは銅を蒸着して、インナーリード
27が形成されている。このインナーリード27の内側
先端には、ワイヤボンディング接続が良好になされるよ
うに、例えば錫−ニッケルの下地の上に金のような良導
体がめっきされている。このように、半導体素子電極と
のワイヤボンディングのためにインナーリード内側先端
にも金めっきが施されるのであれば、上記したように本
発明においてアウターリードとインナーリードとの加圧
加熱接合する際にインナーリード側に金めっきを施すこ
とは、前記各金めっき作業を同時に行うことができるの
でめっき作業上非常に都合がよい。上記多層配線基板1
7のホール23にも、例えば錫−ニッケルの下地の上に
金のような良導体がめっきされている。
【0022】上記金属リードフレームのアウターリード
15bと、多層配線基板17のインナーリード27との
電気的接続は、前記した方法により加熱圧着して達成さ
れている。
【0023】ところで、この図において、金属リードフ
レームのアウターリード15は、タイバー13の例えば
四隅近傍からそれぞれ延在するリードを接地または電源
供給用アウターリード15aとし、その他を信号用アウ
ターリード15bとしている。信号用アウターリード1
5bは、上述したようにインナーリード27との接続が
なされているが、接地または電源供給用リード15a
は、導体層21に直接接地される。この接地のため、ま
ず、上記絶縁フィルム層19の切り欠きから露出する導
体層21の隅部にも金めっきされ、アウターリード15
bと同じように先端に錫めっきされた接地または電源供
給用リード15aの先端をあて、加熱圧着して、接合層
(金−錫−銅合金)31を形成し導体層21と接地また
は電源供給用リード15aとを導通接続している。な
お、図3はインナーリード27上部に金がめっきされ、
アウターリード15の下部に錫がめっきされた接合前の
横断面図であり、一方、図4は加圧接合後の横断面図で
あり、参照符号37は錫と金と銅の合金からなる接合層
であり、38は加圧加熱結合で吐き出だされたフィレッ
トである。
【0024】かかる多層リードフレームに、半導体素子
33を搭載し、半導体素子33の信号端子とインナーリ
ード27のめっき端子との間をボンディングワイヤ35
でボンディング接続するとともに、さらに半導体素子3
3の接地端子と導体層21の多層配線基板17の接地ま
たは電源供給用ホール23から露出する部分との間をボ
ンディングワイヤ35でボンディングして接続する。最
後にインナーリード27を包むように樹脂封止して半導
体装置を作製することができる。
【0025】本発明の複合リードフレームの構造は、前
記したもの以外にフレキシブル配線基板が単層のもの即
ち図1の導体層21が無いものであっても良く、また導
体層21に絶縁層を介して更に導体層を積層し接地用導
体層と電源供給用導体層とを有する構造のものであって
も良い。
【0026】
【実施例】(実施例)まず、厚さ0.15mmの銅合金
を用いて、図1および図2に示すような、タイバー13
およびアウターリード15を作製する。ここで、アウタ
ーリード15の先端におけるピッチは0.37mmであ
る。次に厚さ0.05mmの、ポリイミド絶縁フィルム
層19に接地または電源供給用ホール23を穿設し、こ
のポリイミド絶縁フィルム層19の片面に厚さ0.10
mmの銅合金箔を接着した2層の多層配線基板17を作
製する。この多層配線基板17に厚さ0.018mmの
銅箔を貼付しエッチングして0.12mmピッチのイン
ナーリード27を形成し、インナーリード27の外側端
部に金/ニッケルめっきを施し、(金:2.0μm、ニ
ッケル:0.5μm)、アウターリード15bの外側端
部に錫めっきが施された(錫:7.5μm)アウターリ
ード15の信号用リード15bをツール(加熱ヒータ)
により加圧加熱接合する。ここで金と錫のめっき量の割
合は金が26重量%であり、錫が74重量%である。
【0027】接合における各条件は以下の如くとした。 温度: 320℃ 圧力: 400g/リード 時間: 10秒 生成した接合層37の合金組成はAuの含有量25重量
%、銅の含有量35重量%であった。
【0028】この一方で、多層配線基板17に、金/ニ
ッケルめっきを施し、錫めっきが施された接地または電
源供給用アウターリード15aを加圧加熱接合して接続
し本発明の複合リードフレームを作製した。
【0029】このようにして得られた複合リードフレー
ムのインナーリード27とアウターリード15(15
a,15b)の接合部付近のポリイミド樹脂や接着剤が
炭化した様子あるいは酸化した様子は認められなかっ
た。
【0030】インナーリード27とアウターリード15
(15a,15b)との接合強度が安定していることを
確認する目的で接合部のピール強度を測定した処、15
0℃に1000時間放置した後でも約90gf/本で初
期値とほとんど変化がなかった。
【0031】本発明のより一層の理解のために一連の実
験結果を説明する。
【0032】図5は、接合部の銅組成とピ−ル強度の関
係を示したものである。接合部の錫と金の重量%比は6
5/35である。銅を含まない場合ピ−ル強度は低く、
銅10〜40重量%の場合にピール強度は増加し、40
重量%超のときには、脆化してピール強度は低下する。
【0033】図6は接合部の組成が、錫:40重量%、
金:25重量%、銅:35重量%のものと、錫:62重
量%、金38%重量で銅を含まないものを175℃で1
000時間まで加熱した場合のピール強度の変化を示し
たものである。銅を含まないものは、加熱によるピール
強度の低下が大であるが、銅を含むものは、加熱後のピ
ール強度の低下は殆どみられない。
【0034】
【発明の効果】本発明によれば、ワイヤボンディング工
程、樹脂封止工程に付しても安定にインナーリードとア
ウターリードとが接合しており、しかも両者の接合温度
が低いので絶縁層に用いられる樹脂や接着剤の熱劣化の
無い複合リードフレームが得られる。
【0035】また、本発明によれば、アウターリードを
銅あるいは銅合金で構成したので、アウターリードに錫
めっき、インナーリードに金めっきを施し、所定圧力お
よび温度で加圧加熱接合するだけで、容易に安定した接
着強度および信頼性の高い接合が得られる。
【図面の簡単な説明】
【図1】本発明の複合リードフレームの一例を説明する
ための断面図である。
【図2】本発明の複合リードフレームの一例を説明する
ための平面図である。
【図3】インナーリードとアウターリードを接合する前
の状態を示す横断面図である。
【図4】インナーリードとアウターリードが接合した後
の状態を示す横断面図である。
【図5】複合リードフレームの接合部の銅含有量とピー
ル強度の関係を示すグラフである。
【図6】銅を含む接合部と含まない接合部の加熱後のピ
ール強度の変化を示すグラフである。
【符号の説明】
11 リードフレーム 13 タイバー 15a 接地または電源供給用アウターリード 15b 信号用アウターリード 17 フレキシブル多層配線基板 19 絶縁フィルム層 21 接地または電源供給用導体層 23 接地または電源供給用ホール 27 インナーリード 31 金−錫−銅合金層 33 半導体素子 35 ボンディングワイヤ 37 金−錫−銅合金層 38 加圧接合で吐き出されたフィレット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高 城 正 治 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内 (72)発明者 村 上 富 男 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】アウターリードを銅あるいは銅合金リード
    フレームによって構成し、インナーリードを絶縁フィル
    ム上に導体の微細配線パターンを形成したフレキシブル
    配線基板によって構成してなる複合リードフレームにお
    いて、アウターリードとインナーリードとの接合層が錫
    と金と銅の合金からなり、該合金の金含有量が10〜4
    0重量%、銅含有量が10〜40重量%であることを特
    徴とする複合リードフレーム。
  2. 【請求項2】アウターリードを銅あるいは銅合金リード
    フレームによって構成し、インナーリードを絶縁フィル
    ム上に導体の微細配線パターンを形成したフレキシブル
    配線基板によって構成してなる複合リードフレームの製
    造方法において、前記アウターリードの接合面に錫めっ
    き、前記インナーリードの接合面に金めっきを施し、そ
    の後前記両接合面を温度:200℃〜500℃、圧力:
    100g/リード〜600g/リードで0.5秒〜20
    秒間加圧加熱して、接合することを特徴とする複合リー
    ドフレームの製造方法。
  3. 【請求項3】前記アウターリードの接合面に施される錫
    めっきの厚さが1.5〜7.5μm前記インナーリード
    の接合面に施される金めっきの厚さが0.3〜6.0μ
    m、前記両接合面の接合厚さが1〜5μmである請求項
    2に記載の複合リードフレームの製造方法。
JP2658893A 1993-02-16 1993-02-16 複合リードフレームおよびその製造方法 Expired - Fee Related JP2979880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2658893A JP2979880B2 (ja) 1993-02-16 1993-02-16 複合リードフレームおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2658893A JP2979880B2 (ja) 1993-02-16 1993-02-16 複合リードフレームおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH06244342A true JPH06244342A (ja) 1994-09-02
JP2979880B2 JP2979880B2 (ja) 1999-11-15

Family

ID=12197709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2658893A Expired - Fee Related JP2979880B2 (ja) 1993-02-16 1993-02-16 複合リードフレームおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2979880B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998041354A1 (en) * 1997-03-17 1998-09-24 Hitachi, Ltd. Method of solid-phase welding members
KR100275611B1 (ko) * 1996-11-28 2000-12-15 가네꼬 히사시 테이핑 리드 프레임 구조를 갖는 반도체 장치 및 그 제조 방법
SG152056A1 (en) * 2002-05-17 2009-05-29 Idemitsu Kousan Co Ltd Wiring material and wiring board using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275611B1 (ko) * 1996-11-28 2000-12-15 가네꼬 히사시 테이핑 리드 프레임 구조를 갖는 반도체 장치 및 그 제조 방법
WO1998041354A1 (en) * 1997-03-17 1998-09-24 Hitachi, Ltd. Method of solid-phase welding members
SG152056A1 (en) * 2002-05-17 2009-05-29 Idemitsu Kousan Co Ltd Wiring material and wiring board using the same

Also Published As

Publication number Publication date
JP2979880B2 (ja) 1999-11-15

Similar Documents

Publication Publication Date Title
US6164523A (en) Electronic component and method of manufacture
JP3201957B2 (ja) 金属バンプ、金属バンプの製造方法、接続構造体
KR100236448B1 (ko) 반도체장치의 전극구조체와 그 형성방법 및 반도체장치의 실장체 및 반도체 장치
JP2979880B2 (ja) 複合リードフレームおよびその製造方法
JP2846181B2 (ja) 複合リードフレームの製造方法
JPH0412028B2 (ja)
JP3183283B2 (ja) フレキシブル配線基板上に部材を接合する方法
JP2970568B2 (ja) 複合リードフレームの製造方法
JPH05152485A (ja) 半導体装置およびその製造方法
JP2699796B2 (ja) 複合リードフレームおよびその製造方法
JP2929885B2 (ja) 複合リードフレーム,及びその製造方法
JP2974840B2 (ja) 半導体素子の実装方法
JP2004221567A (ja) 半田接合部および多層配線板
JP2000013029A (ja) 高密度配線基板、その製造方法、及びそれを用いた電子装置
JP2757594B2 (ja) フィルムキャリア装置
JPH08316641A (ja) 一括接続法による多層配線基板
JP2669286B2 (ja) 複合リードフレーム
JP2002368038A (ja) フリップチップ実装方法
JP3141682B2 (ja) 複合リードフレーム
JP2848373B2 (ja) 半導体装置
JPS5828379Y2 (ja) 印刷配線板
JP2003249412A (ja) 電子部品の電極と導体端末との接合構造、電子部品、及び接合方法
JPH06252215A (ja) フィルムキャリア
JPH0992969A (ja) 電子回路装置及び電子回路接続方法
JPS63104341A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990817

LAPS Cancellation because of no payment of annual fees