JPH06244258A - パターン寸法の測定方法 - Google Patents
パターン寸法の測定方法Info
- Publication number
- JPH06244258A JPH06244258A JP5142493A JP5142493A JPH06244258A JP H06244258 A JPH06244258 A JP H06244258A JP 5142493 A JP5142493 A JP 5142493A JP 5142493 A JP5142493 A JP 5142493A JP H06244258 A JPH06244258 A JP H06244258A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- groove
- measuring
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 絶縁膜加工したときのパターン寸法を電気的
に測定する。 【構成】 半導体基板上に形成された絶縁膜の溝パター
ンの寸法を測定するための方法であって、前記溝に導電
性膜を形成させる過程と、前記導電性膜の電気抵抗を測
定する過程と、前記測定された抵抗値から前記パターン
の寸法を求める過程とを有する。 【効果】 パターン寸法を電気的に測定する方法は、従
来は導電膜の加工に対してしか利用できなかったが、本
発明によれば、絶縁膜加工についても利用できるため、
高精度で短時間に大量のデータを取得することができ
る。
に測定する。 【構成】 半導体基板上に形成された絶縁膜の溝パター
ンの寸法を測定するための方法であって、前記溝に導電
性膜を形成させる過程と、前記導電性膜の電気抵抗を測
定する過程と、前記測定された抵抗値から前記パターン
の寸法を求める過程とを有する。 【効果】 パターン寸法を電気的に測定する方法は、従
来は導電膜の加工に対してしか利用できなかったが、本
発明によれば、絶縁膜加工についても利用できるため、
高精度で短時間に大量のデータを取得することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造等の微
細パターンを形成する分野に於けるパターン寸法を電気
的に測定する方法に関する。
細パターンを形成する分野に於けるパターン寸法を電気
的に測定する方法に関する。
【０００２】
【従来の技術】従来から、フォトレジストをマスクとし
てパターンを形成する過程の精度を管理するために、例
えば、幅等のパターン寸法を測定しているが、その測定
方法として、第１にＳＥＭ（走査型電子顕微鏡）を用い
る方法、第２に光学的にエッジを検出する方法がある。
第１の方法は、測定精度は高いが、スループットが低い
ため短時間に大量のデータ収集を行うには不向きであ
り、第２の方法は、スループットは高いが、光学性能の
限界から測定精度が低いという問題点がある。一方、形
成パターンが導電体である場合に限られるが、電気抵抗
を測定し、その測定値からパターン寸法を求める方法が
ある。この方法は、スループットも測定精度も高いとい
う利点を有している。次に、図４を用いて、この電気抵
抗を測定する方法の一例を説明する。
てパターンを形成する過程の精度を管理するために、例
えば、幅等のパターン寸法を測定しているが、その測定
方法として、第１にＳＥＭ（走査型電子顕微鏡）を用い
る方法、第２に光学的にエッジを検出する方法がある。
第１の方法は、測定精度は高いが、スループットが低い
ため短時間に大量のデータ収集を行うには不向きであ
り、第２の方法は、スループットは高いが、光学性能の
限界から測定精度が低いという問題点がある。一方、形
成パターンが導電体である場合に限られるが、電気抵抗
を測定し、その測定値からパターン寸法を求める方法が
ある。この方法は、スループットも測定精度も高いとい
う利点を有している。次に、図４を用いて、この電気抵
抗を測定する方法の一例を説明する。
【０００３】まず、図４（ａ）に示すように、表面に絶
縁体であるＳiＯ2膜２を有する基板１上にアルミニウム
膜９を形成し、更に前記アルミニウム膜９上にフォトレ
ジスト層を全面に形成した後、前記フォトレジスト層に
リソグラフィ技術でマスクパターンを転写し、エッチン
グによってパターンニングされたフォトレジスト５を形
成する。次いで、図４（ｂ）に示すようにパターンニン
グされたフォトレジスト５をマスクとして、アルミニウ
ム膜９を選択的に異方性エッチングする。その後、フォ
トレジスト５を除去することにより、図４（ｃ）のよう
な断面形状を得る。
縁体であるＳiＯ2膜２を有する基板１上にアルミニウム
膜９を形成し、更に前記アルミニウム膜９上にフォトレ
ジスト層を全面に形成した後、前記フォトレジスト層に
リソグラフィ技術でマスクパターンを転写し、エッチン
グによってパターンニングされたフォトレジスト５を形
成する。次いで、図４（ｂ）に示すようにパターンニン
グされたフォトレジスト５をマスクとして、アルミニウ
ム膜９を選択的に異方性エッチングする。その後、フォ
トレジスト５を除去することにより、図４（ｃ）のよう
な断面形状を得る。
【０００４】このアルミニウム膜９の電気抵抗を測定す
ることにより、パターン幅Ｄ等の所望のパターン寸法の
変動量を求めることができ、導電体をパターンとして形
成する過程の精度を知ることができる。
ることにより、パターン幅Ｄ等の所望のパターン寸法の
変動量を求めることができ、導電体をパターンとして形
成する過程の精度を知ることができる。
【０００５】しかし、上述した電気抵抗を測定する従来
の方法では、導電体膜上のフォトレジストパターンニン
グ及びその後の導電体膜エッチングという過程に於ける
パターン寸法の測定しか行うことができなかった。よっ
て、絶縁膜の加工を行う際のパターン寸法の変動量は、
前述のＳＥＭを用いる方法、或いは光学的にエッジを測
定する方法により測定しなければならず、処理速度が遅
い、または測定精度が悪いという問題があった。
の方法では、導電体膜上のフォトレジストパターンニン
グ及びその後の導電体膜エッチングという過程に於ける
パターン寸法の測定しか行うことができなかった。よっ
て、絶縁膜の加工を行う際のパターン寸法の変動量は、
前述のＳＥＭを用いる方法、或いは光学的にエッジを測
定する方法により測定しなければならず、処理速度が遅
い、または測定精度が悪いという問題があった。
【０００６】このような従来技術の問題点に鑑み、本発
明の主な目的は、絶縁膜上のフォトレジストパターンニ
ング及びその後の絶縁膜エッチングにより形成される絶
縁膜パターンの寸法測定を、短時間に且つ精度良く行う
方法を提供することにある。
明の主な目的は、絶縁膜上のフォトレジストパターンニ
ング及びその後の絶縁膜エッチングにより形成される絶
縁膜パターンの寸法測定を、短時間に且つ精度良く行う
方法を提供することにある。
【０００７】
【課題を解決するための手段】上述した目的は本発明に
よれば、半導体基板上に形成された絶縁膜の溝パターン
の寸法を測定するための方法であって、前記溝に導電性
膜を形成する過程と、前記導電性膜の電気抵抗を測定す
る過程と、前記測定された抵抗値から前記パターンの寸
法を求める過程とを有することを特徴とするパターン寸
法の測定方法を提供することにより達成される。
よれば、半導体基板上に形成された絶縁膜の溝パターン
の寸法を測定するための方法であって、前記溝に導電性
膜を形成する過程と、前記導電性膜の電気抵抗を測定す
る過程と、前記測定された抵抗値から前記パターンの寸
法を求める過程とを有することを特徴とするパターン寸
法の測定方法を提供することにより達成される。
【０００８】
【作用】このようにすれば、本来、電気抵抗を直接測定
することができない絶縁膜パターンの溝部に導電膜を形
成し、この導電膜の電気抵抗を測定することにより、絶
縁膜パターンの溝部の寸法を測定することができる。即
ち、絶縁膜の存在する領域に対して、相補的に導電膜を
成長させ、その電気抵抗を測定することにより、結果的
に絶縁膜パターンの溝部の寸法を測定することができ
る。
することができない絶縁膜パターンの溝部に導電膜を形
成し、この導電膜の電気抵抗を測定することにより、絶
縁膜パターンの溝部の寸法を測定することができる。即
ち、絶縁膜の存在する領域に対して、相補的に導電膜を
成長させ、その電気抵抗を測定することにより、結果的
に絶縁膜パターンの溝部の寸法を測定することができ
る。
【０００９】
【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。
いて詳しく説明する。
【００１０】図１は、本発明が適用された第１の実施例
を示す断面図である。
を示す断面図である。
【００１１】まず図１（ａ）に示すように、Ｓｉ基板１
上に熱酸化法によりＳｉＯ2膜２を１００ｎｍの厚さで
形成し、前記ＳｉＯ2膜２上にＣＶＤ法を用いて多結晶
シリコン膜３を５０ｎｍの厚さで形成し、前記多結晶シ
リコン膜３上にＣＶＤ法を用いてＳｉＯ2膜４を５００
ｎｍの厚さで形成し、更に前記ＳｉＯ2膜４上にフォト
レジスト層を形成し、このフォトレジスト層にリソグラ
フィでマスクパターンを転写し、パターンニングされた
フォトレジスト５を形成する。
上に熱酸化法によりＳｉＯ2膜２を１００ｎｍの厚さで
形成し、前記ＳｉＯ2膜２上にＣＶＤ法を用いて多結晶
シリコン膜３を５０ｎｍの厚さで形成し、前記多結晶シ
リコン膜３上にＣＶＤ法を用いてＳｉＯ2膜４を５００
ｎｍの厚さで形成し、更に前記ＳｉＯ2膜４上にフォト
レジスト層を形成し、このフォトレジスト層にリソグラ
フィでマスクパターンを転写し、パターンニングされた
フォトレジスト５を形成する。
【００１２】次に図１（ｂ）に示すように、フォトレジ
スト５をマスクとして、ＳｉＯ2膜４を選択的に異方性
エッチングする。このとき得られたＳｉＯ2膜４の溝状
の開口部がパターン寸法を必要とされるものである。次
に図１（ｃ）に示すように、フォトレジスト５を除去す
る。次に図１（ｄ）に示すように、多結晶シリコン膜３
が露出している溝部、即ちＳｉＯ2膜４がエッチングさ
れた領域に、多結晶シリコン膜３を被コーティング材と
して、常圧ＣＶＤやプラズマＣＶＤ等のＣＶＤ法を用い
て、タングステン膜６を選択的に５００ｎｍの厚さに成
長させ、パターン寸法を必要とする溝部の穴埋めをす
る。
スト５をマスクとして、ＳｉＯ2膜４を選択的に異方性
エッチングする。このとき得られたＳｉＯ2膜４の溝状
の開口部がパターン寸法を必要とされるものである。次
に図１（ｃ）に示すように、フォトレジスト５を除去す
る。次に図１（ｄ）に示すように、多結晶シリコン膜３
が露出している溝部、即ちＳｉＯ2膜４がエッチングさ
れた領域に、多結晶シリコン膜３を被コーティング材と
して、常圧ＣＶＤやプラズマＣＶＤ等のＣＶＤ法を用い
て、タングステン膜６を選択的に５００ｎｍの厚さに成
長させ、パターン寸法を必要とする溝部の穴埋めをす
る。
【００１３】このようにして形成されたタングステン膜
６のパターンの平面図を図２に示す。パターンの測定箇
所８の両端には測定端子７が形成されていて、切断線Ａ
に沿って切断した断面図が図１（ｄ）となるようになっ
ている。ここで、測定端子７の面積は測定箇所８の面積
に比較して十分大きく取られており、測定端子７間の電
気抵抗を測定することにより測定箇所８の電気抵抗を知
ることができる。ここで、測定箇所８の設計幅Ｄに対し
て設計長さＬは十分大きく設定されていて、パターン長
さの変動量は設計長さＬに比べて十分小さいので、測定
箇所８の抵抗値を知ることにより、目的の測定箇所８の
パターン幅の変動量を測定することができる。
６のパターンの平面図を図２に示す。パターンの測定箇
所８の両端には測定端子７が形成されていて、切断線Ａ
に沿って切断した断面図が図１（ｄ）となるようになっ
ている。ここで、測定端子７の面積は測定箇所８の面積
に比較して十分大きく取られており、測定端子７間の電
気抵抗を測定することにより測定箇所８の電気抵抗を知
ることができる。ここで、測定箇所８の設計幅Ｄに対し
て設計長さＬは十分大きく設定されていて、パターン長
さの変動量は設計長さＬに比べて十分小さいので、測定
箇所８の抵抗値を知ることにより、目的の測定箇所８の
パターン幅の変動量を測定することができる。
【００１４】即ち抵抗率をｒ、厚さをｔ、パターンの測
定箇所８の設計幅をＤ、設計長さをＬとすると、理想的
に形成されたパターンの測定端子７間の電気抵抗Ｒは次
式で表される。 Ｒ＝(ｒ／ｔ)・(Ｌ／Ｄ) ・・・（１） ここで、ｒは既知の値として、ｔは別途測定された値と
して与えられる。
定箇所８の設計幅をＤ、設計長さをＬとすると、理想的
に形成されたパターンの測定端子７間の電気抵抗Ｒは次
式で表される。 Ｒ＝(ｒ／ｔ)・(Ｌ／Ｄ) ・・・（１） ここで、ｒは既知の値として、ｔは別途測定された値と
して与えられる。
【００１５】ここで、パターンニングの際に、実際には
ＬがＬ´＝Ｌ＋ΔＬに、ＤがＤ´＝Ｄ＋ΔＤとなって、
実際の抵抗値Ｒ´は次式で表される。 Ｒ´＝(ｒ／ｔ)・(Ｌ´／Ｄ´) ＝(ｒ／ｔ)・(Ｌ＋ΔＬ)／(Ｄ＋ΔＤ) ・・・（２） よって、パターン幅の変動量ΔＤは以下の式で表され
る。 ΔＤ＝Ｄ´−Ｄ ＝(ｒ／(ｔ・Ｒ´))・(Ｌ＋ΔＬ)−Ｄ ・・・（３）
ＬがＬ´＝Ｌ＋ΔＬに、ＤがＤ´＝Ｄ＋ΔＤとなって、
実際の抵抗値Ｒ´は次式で表される。 Ｒ´＝(ｒ／ｔ)・(Ｌ´／Ｄ´) ＝(ｒ／ｔ)・(Ｌ＋ΔＬ)／(Ｄ＋ΔＤ) ・・・（２） よって、パターン幅の変動量ΔＤは以下の式で表され
る。 ΔＤ＝Ｄ´−Ｄ ＝(ｒ／(ｔ・Ｒ´))・(Ｌ＋ΔＬ)−Ｄ ・・・（３）
【００１６】ここで、設計長さＬに対して変動量ΔＬは
十分小さく無視できるため、Ｌ＋ΔＬをＬに近似するこ
とにより（３）式は次式で表される。 ΔＤ＝Ｄ´−Ｄ ＝(ｒ／(ｔ・Ｒ´))・Ｌ−Ｄ ・・・（４） よって、電気抵抗Ｒ´を測定することにより（４）式か
らΔＤ即ちパターン幅の設計値Ｄに対する変動量が測定
できる。
十分小さく無視できるため、Ｌ＋ΔＬをＬに近似するこ
とにより（３）式は次式で表される。 ΔＤ＝Ｄ´−Ｄ ＝(ｒ／(ｔ・Ｒ´))・Ｌ−Ｄ ・・・（４） よって、電気抵抗Ｒ´を測定することにより（４）式か
らΔＤ即ちパターン幅の設計値Ｄに対する変動量が測定
できる。
【００１７】例えば、パターンの設計幅Ｄ、設計長さＬ
を各々、０.５μｍ、１００μｍとする。また、測定端
子７の一辺の大きさは１００μｍ程度とし、測定箇所８
の電気抵抗測定の影響を無視できる十分な大きさとす
る。このとき、電気抵抗の測定値Ｒ´として２０.２４
Ωが得られる。ここで、成膜されたタングステン膜６の
抵抗率ｒは予め５.２３（μΩ・ｃｍ）として測定されて
いるため、前述した（４）式に於いて、Ｒ´＝２０.２
４（Ω）、ｒ＝５.２３×１０-6（Ω・ｃｍ）、Ｌ＝１０
-2（ｃｍ）、ｔ＝５×１０-5（ｃｍ）を代入して、設計
幅からの広がりΔＤは０.０１７μｍ、実際に形成され
たパターン幅Ｄ´は０.５１７×１０-4（ｃｍ）即ち０.
５１７μｍと算出される。尚、パターン長さが設計値か
ら０.０１７μｍ変動したとしても、設計値Ｌ＝１００
μｍの１.７×１０-4倍であり算出結果に対しては無視
できる値である。
を各々、０.５μｍ、１００μｍとする。また、測定端
子７の一辺の大きさは１００μｍ程度とし、測定箇所８
の電気抵抗測定の影響を無視できる十分な大きさとす
る。このとき、電気抵抗の測定値Ｒ´として２０.２４
Ωが得られる。ここで、成膜されたタングステン膜６の
抵抗率ｒは予め５.２３（μΩ・ｃｍ）として測定されて
いるため、前述した（４）式に於いて、Ｒ´＝２０.２
４（Ω）、ｒ＝５.２３×１０-6（Ω・ｃｍ）、Ｌ＝１０
-2（ｃｍ）、ｔ＝５×１０-5（ｃｍ）を代入して、設計
幅からの広がりΔＤは０.０１７μｍ、実際に形成され
たパターン幅Ｄ´は０.５１７×１０-4（ｃｍ）即ち０.
５１７μｍと算出される。尚、パターン長さが設計値か
ら０.０１７μｍ変動したとしても、設計値Ｌ＝１００
μｍの１.７×１０-4倍であり算出結果に対しては無視
できる値である。
【００１８】また、図３は、本発明が適用された第２の
実施例を示す断面図である。
実施例を示す断面図である。
【００１９】本実施例に於いては、第１の実施例と同様
の過程でタングステン膜６を形成した後、ＳｉＯ2膜４
を除去し、タングステン膜６をマスクとして多結晶シリ
コン膜３を選択的に異方性エッチングする。その後、第
１の実施例と同様にタングステン膜６の電気抵抗を測定
する。このようにすれば、多結晶シリコン膜３が電気抵
抗測定に及ぼす影響を少なくできるため、より厳密にパ
ターン寸法の測定が行える。
の過程でタングステン膜６を形成した後、ＳｉＯ2膜４
を除去し、タングステン膜６をマスクとして多結晶シリ
コン膜３を選択的に異方性エッチングする。その後、第
１の実施例と同様にタングステン膜６の電気抵抗を測定
する。このようにすれば、多結晶シリコン膜３が電気抵
抗測定に及ぼす影響を少なくできるため、より厳密にパ
ターン寸法の測定が行える。
【００２０】このようにすれば、第１の実施例及び第２
の実施例共に、パターン寸法の測定を短時間で行うこと
ができ、例えば１枚のウェーハから、１００点のデータ
を１分から２分程度で収集することができる。
の実施例共に、パターン寸法の測定を短時間で行うこと
ができ、例えば１枚のウェーハから、１００点のデータ
を１分から２分程度で収集することができる。
【００２１】尚、本実施例に於いては、ＣＶＤ法により
タングステン膜６を形成したが、選択エピタキシャル法
等の他の方法を用いてタングステン膜６を選択的に堆積
させても良い。
タングステン膜６を形成したが、選択エピタキシャル法
等の他の方法を用いてタングステン膜６を選択的に堆積
させても良い。
【００２２】
【発明の効果】以上の説明により明らかなように、本発
明によるパターン寸法の測定方法によれば、高精度且つ
高速度で絶縁膜パターンの寸法測定を行える。
明によるパターン寸法の測定方法によれば、高精度且つ
高速度で絶縁膜パターンの寸法測定を行える。
【図１】本発明の第１の実施例を示す断面図である。
【図２】本発明の第１の実施例を示す平面図である。
【図３】本発明の第２の実施例を示す断面図である。
【図４】従来方法の一例を示す断面図である。
１ Ｓｉ基板 ２ ＳｉＯ2膜 ３ 多結晶シリコン膜 ４ ＳｉＯ2膜 ５ フォトレジスト ６ タングステン膜 ７ 測定端子 ８ 測定箇所 ９ アルミニウム膜
Claims (4)
- 【請求項１】 半導体基板上に形成された絶縁膜の溝
パターンの寸法を測定するための方法であって、 前記溝に導電性膜を形成する過程と、 前記導電性膜の電気抵抗を測定する過程と、 前記測定された抵抗値から前記パターンの寸法を求める
過程とを有することを特徴とするパターン寸法の測定方
法。 - 【請求項２】 半導体基板に於いて、多結晶シリコン
膜上に形成された絶縁膜の溝パターンの寸法を測定する
ための方法であって、 前記多結晶シリコン膜を被コーティング材として前記溝
に化学気相成長法により選択的に導電性膜を成長させる
過程と、 前記導電性膜の電気抵抗を測定する過程と、 前記測定された抵抗値から前記パターンの寸法を求める
過程とを有することを特徴とするパターン寸法の測定方
法。 - 【請求項３】 前記電気抵抗を測定する過程が、前記
絶縁膜を除去し、前記導電性膜をマスクとして前記多結
晶シリコン膜を除去した後に前記電気抵抗を測定する過
程からなることを特徴とする請求項２に記載のパターン
寸法の測定方法 - 【請求項４】 前記測定するべき寸法が、前記溝の設
計幅Ｄと実際に形成された幅Ｄ´＝Ｄ＋ΔＤとの誤差Δ
Ｄであり、 前記溝の設計長さをＬ、実際に形成された長さをＬ´＝
Ｌ＋ΔＬ、前記設計長さＬと前記実際に形成された長さ
Ｌ´との誤差をΔＬ、前記抵抗の測定値をＲ´、前記導
電性膜の抵抗率をｒ、前記導電性膜の膜厚をｔとしたと
き、誤差ΔＤを、 ΔＤ＝(ｒ／(ｔ・Ｒ´))・(Ｌ＋ΔＬ)−Ｄ の式により求め、 前記溝の長さの誤差ΔＬが前記設計長さＬに対して無視
できる程度に小さい場合に、上式に於けるＬ＋ΔＬをＬ
に置き換えて、 ΔＤ＝(ｒ／(ｔ・Ｒ´))・Ｌ−Ｄ の式により求めることを特徴とする請求項１乃至請求項
３のいずれかに記載のパターン寸法の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5142493A JPH06244258A (ja) | 1993-02-16 | 1993-02-16 | パターン寸法の測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5142493A JPH06244258A (ja) | 1993-02-16 | 1993-02-16 | パターン寸法の測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244258A true JPH06244258A (ja) | 1994-09-02 |
Family
ID=12886549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5142493A Withdrawn JPH06244258A (ja) | 1993-02-16 | 1993-02-16 | パターン寸法の測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244258A (ja) |
-
1993
- 1993-02-16 JP JP5142493A patent/JPH06244258A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6117701A (en) | Method for manufacturing a rate-of-rotation sensor | |
| US6593231B2 (en) | Process of manufacturing electron microscopic sample and process of analyzing semiconductor device | |
| US5068207A (en) | Method for producing a planar surface in integrated circuit manufacturing | |
| US5338703A (en) | Method for producing a recessed gate field effect transistor | |
| JPH06244258A (ja) | パターン寸法の測定方法 | |
| KR20000006136A (ko) | 반도체디바이스및그제조방법 | |
| JP2004521755A (ja) | 表面マイクロメカニカル構造体の製造方法並びにセンサ | |
| US20080108224A1 (en) | Patterning methods | |
| JPH0744174B2 (ja) | エツチング方法 | |
| JPH06224161A (ja) | 半導体装置の製造方法 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH08285867A (ja) | 探針、カンチレバー及びこれ等を具備する力顕微鏡 | |
| KR100380883B1 (ko) | 미세 패턴 및 메탈 라인 형성 방법 | |
| RU2006980C1 (ru) | Способ формирования микроструктур с полостью | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| JP2000031279A (ja) | 導体路の接触接続装置および接触接続方法 | |
| US8329591B2 (en) | Method of manufacturing a semiconductor device | |
| KR100221606B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
| KR0184157B1 (ko) | 반도체장치의 금속배선 및 그 형성방법 | |
| JP2993468B2 (ja) | スパッタエッチモニタ方法およびスパッタエッチモニタ用基板 | |
| JPH0729711A (ja) | 抵抗の形成方法 | |
| JPH05129253A (ja) | 半導体装置の製造方法 | |
| JPS6386453A (ja) | 半導体装置の製造方法 | |
| KR19990042192A (ko) | 반도체소자의 제조 방법 | |
| JPH0734440B2 (ja) | 半導体装置における配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |