JPH0624242B2 - トランジスタ - Google Patents

Description

【発明の詳細な説明】 （発明の背景） 〔産業上の利用分野〕 本発明は半導体デバイスに関し、特に、ヘテロ接合トラ
ンジスタに関する。

〔従来技術の説明〕

トランジスタの発明以後、当該分野の多くの技術者達
は、該デバイスの動作スピードの改良を追求してきた。
かかる努力は、非常に成功した。その結果、商業ベース
のデバイスに於いて、ギガヘルツ（ＧＨｚ）を用いた場
合での動作が可能となっている。しかし、改良は引き続
いて行われており、動作スピードを改善できると思われ
る各種の構造が提案されている。

かかるデバイスとして、量子ウエル（ＱＷ）または反転
層中の２次元電子ガス（２ＤＥＧ）を有するトランジス
タがある。ここに、２次元電子ガス（２ＤＥＧ）とは、
量子化されたエネルギーレベルに於いて、１の空間次元
について固定され、他の２の空間次元について自由な電
子の集合を意味する。

２次元電子ガス（２ＤＥＧ）を有する典型的なデバイス
として、米国特許４６９１２１５号中に開示されている
熱電子ユニポーラトランジスタがある。なお、２次元電
子ガスの特性の概略については、例えば、T.Ando その
他による Reviews of Modern Physics〔Ｖｏｌ．５４
（２）；１９８２〕の４３７ページ（特に、４３７〜４
５８）を参照されたい。

高速動作可能なトランジスタについて、種々のデザイン
が既に業界に知られているとしても、新しいアプロー
チ、特に、今まで認識されなかった現象または特性に基
づくアプローチには、考慮すべき重要性がある。なんと
なれば、かかる新しいデバイスには、従来のデバイスを
凌ぐ利点が存するかもしれないからである。

利用可能なデザインが多ければ、設計者は、任意のケー
スに於いて、与えられた課題についての最適なデバイス
を選択することが、より、容易となる。

先行技術のほとんどのトランジスタは、キャリアの放出
領域（エミッタ、又は、ソース）と収集領域（コレク
タ、又は、ドレイン）との間に、制御領域（ベース、又
は、ゲート）を有する。

しかしながら、最近、上記３領域の配列の異なるトラン
ジスタ構造が提案されている。特に、該提案にかかるト
ランジスタは、非常に薄いポテンシャルバリアによっ
て、エミッタ〜ベース間のコレクタから区分されるエミ
ッタを有する。

A.R.Bonnefoi その他による Applied Physics Letters
〔Ｖｏｌ．４７（８）；１９８５〕の８８８〜８９０
ベージを見よ。

上記デバイスについての上記出版物の記述によると、コ
レクタ領域は、軽くドープされたｎ型量子ウエル（Ｑ
Ｗ）であり、相対的に厚い軽くドープされたバリア層に
よってベースから区分されている。

第１図ｂからわかるように、コレクタ量子ウエル中のフ
ェルミレベルは、前記２次元電子ガスの最低のエネルギ
ー状態より、充分に低い。

ベース〜エミッタ間での電界の印加は、前記エミッタフ
ェルミレベルに関し、前記量子ウエル中のサブバンドの
位置を変更し、こうして、前記エミッタから前記コレク
タ量子ウエルへのトンネル電流を調整する。

前記先行技術デバイスの動作は、トランジスタのＩ−Ｖ
特性を作るベース電界によって、前記量子ウエル中の準
静止状態を調整することに依存しているため、該先行技
術デバイスは、スターク効果トランジスタと呼ばれる。

（発明の概要） ２次元導電シート（例：量子ウエルまたは反転層中の縮
退電子ガス）に関する量子力学的効果に基づき、新種の
電子デバイス、特に、高速動作可能なデバイスが提案さ
れている。

本発明にかかるデバイスでは、原理上、電子及びホール
のいづれでも、キャリアとして機能し得るが、ここで
は、まず、キャリアが電子である場合について、議論す
る。

周知のように、古典電磁理論によると、準静電界は、接
地された導電プレートによって、完全にシールドされ
る。即ち、接地された導電プレートの一面上の電荷から
発散する準静電界は、該プレートの他面側の空間には、
入り込めない。

したがって、第１図図示の３極キャパシタ１０に於い
て、プレート１１のノード１に電圧Ｖを印加し、また、
プレート１２及びプレート１３を接地すると、プレート
１２〜１３間の電界Ｅ_２は、古典論では”０”となる筈
である。

また、プレート１１〜１２間には、誘電材料１４（厚さ
ｄ_１，誘電率ε_１）が、一方、プレート１２〜１３間に
は、誘電材料１５（厚さｄ_２，誘電率ε_２）が、それぞ
れ、充填されているものとする。

古典論によると、キャパシタ１０のノード１から見た単
位領域当たりの総容量Ｃは、Ｃ_１に等しい。即ち、単位
領域当たりの幾何学的容量は、プレート１１〜１２によ
って形成されるキャパシタに関連づけられる。なお、 Ｃ_１＝ε_１／４πｄ_１ であり、また、 Ｃ_２＝ε_２／４πｄ_２ である。ただし、Ｃ_２は、プレート１２〜１３で形成さ
れるキャパシタによる対応する単位領域当たりの幾何学
的容量とする。

しかし、中心極が、縮退した２ＤＥＧである３極キャパ
シタでは、事情が異なる。この場合、プレート１１上の
電荷による電界の一部は、中心導電プレート１２を貫通
して、プレート１３上に電荷を誘起する。

このため、ノード１で測定される単位領域当たりの総容
量Ｃ_total は、第２図図示の等価回路によって与えられ
る。

図中、容量Ｃ_１、Ｃ_２は、前述の古典的（幾何学的）容
量に等しい。また、単位領域当たりの量子容量Ｃ_ｑは、 Ｃ_ｑ＝４πｇ_ｖｍｅ^２／ｈ^２ ｇ_ｖ：バレー縮退要素 ｍ ：２次元電子ガス平面に垂直な方向の有効電子質量 である。なお、上記以外の符号については、通常の場合
と同様である。

Ｃ_ｑは、ＭＯＳシステムに於いて、界面電荷によって誘
起されるキャリア濃度の揺らぎに関連して生ずる反転層
の容量に一致する。

例えば、E.H.Nicollian及び J.R.Brewsによる”MOS Phy
sics and Technology”〔John Wiley & Sons ,New York
(1982)〕の、特に、２７０ページを参照せよ。

また、上記に於いて、Ｃ_ｑは、 Ｃ_ｑ＝（６・１０^７ｇ_ｖｍ／ｍ_０）cm^-1 ｍ_０：自由電子の質量 としても、表現される。

例えば、シリコン（１００）面上の反転層について、 ｇ_ｖ＝２， ｍ／ｍ_０＝０．９８ であり、その結果、量子容量Ｃqは、 Ｃq＞１０^８cm^-1 となる。また、 Ｃ_gate＝ε_oxide／４πｄ_oxide として表される幾何学的ゲート容量Ｃ_gateは、現実的な
酸化物厚さの任意の値に対して、 Ｃ_gate＜１０^６cm^-1 である。故に、Ｃ_ｑと、該Ｃ_ｑに並列な空乏層容量（小
さく、第２図中”Ｃ_２”に相当）とは、ともに無視され
る。

したがって、強反転下に於いて、ＭＯＳトランジスタ構
造のゲートノードでの容量測定を行うと、幾何学的容量
であるＣ_１＝Ｃ_gateのみが測定される。

しかし、下記のように、小さな有効質量、高い誘電率、
及び、薄いバリア層厚さ、を有する半導体では、事情は
全く異なる。

高い導電率の２次元電子ガス（２ＤＥＧ）を通じて、外
部電界の一部を貫通させることにより、新種の高速デバ
イスを得る。概して、これらのデバイスは、 第１領域〔エミッタ．相対的に導電的〕、 第２領域〔コレクタ：第１バリア領域（エミッタバリ
ア．相対的に非導電的）によって、上記第１領域から区
分される〕、 第３領域〔ゲート．相対的に導電的：第２バリア領域
（ゲートバリア．相対的に非導電的）によって、上記第
２領域から区分される〕、 を有する。

さらに、本発明の３極デバイスは、上記エミッタ、コレ
クタ、ゲート、それぞれとの電気的な接触手段を有す
る。

本発明にかかるデバイスの化学的構成（ドーピングを含
む）と各層の厚さとは、前記電気的接触手段の少なくと
も１つ（例えば、ゲート電極）に電圧を印加することに
よって、縮退した２次元電子ガス（２ＤＥＧ）が、前記
第２領域中に形成されるように、また、該第２領域の横
抵抗が、相対的に低く（１０^３Ω／squareより小さく）
なるように選択される。なお、充分に大きな横抵抗を有
するデバイスは、ＲＣ時定数が非常に大きくなるため、
採用できない。

各層の厚さの典型的な例は、 エミッタ層 ≧１００nm、 １００nm≧エミッタバリア層≧ ３nm、 ５０nm≧ コレクタ層 ≧ ２nm、 １０nm≧ゲートバリア層 ≧ ５nm、 ゲート層 ≧１００nm、 である。

好都合なことに、前記第２領域は量子ウエルである。周
知のように、量子ウエルと関連することは、サブバンド
の多様性である。

バイアスコンディションと前記量子ウエルの厚さとは、
前記量子ウエル中の２次元電子ガスの電子濃度が、最低
のサブバンドが占有され、より高いサブバンドがエンプ
ティとなるように選ばれることが望ましい。

このことは、２次元電子ガスの準フェルミエネルギー
が、Ｅ_０（前記最低のサブバンドの最低のエネルギー）
よりも大きく、しかし、Ｅ_１（最初のより高いサブバン
ドの最低のエネルギー）よりも小さいことを意味する。

さらに、本発明のデバイスの化学的構成（ドーピングを
含む）と各層の厚さとは、コレクタ・ゲート間での電圧
印加が、エミッタバリア領域の電界を調整もしくは誘導
するように、また、それによって、エミッタ・コレクタ
間の電流が、ゲート電極に印加される電気信号に応答的
であり得るように、選ばれる。

選ばれたデバイスに於いて、２つの前記バリア領域とそ
の間の前記量子ウエルとは、ドープされない半導体材料
によって形成される。

ドープされない量子ウエルを使用することは、有意義で
ある。即ち、量子ウエル中にドーピング原子が無いこと
により、類似の先行デバイスと比較して、量子ウエル中
でのキャリア散乱の減少、及び、それによる、２次元電
子ガスの横導電性の増大、という利点を得る。

さらに、ドープされない量子ウエル正バリア構造を使用
することにより、ドーパント集中での空間的揺らぎに関
連して生ずる、全ての望ましくない効果が除去される。
特に、デバイス領域での電流の一様性が高められる。

実際のデバイスに於いて、コレクタ電流が、ゲート電圧
の変化に対して、敏感に応答することが望ましい。

ゲート電圧の変化に対するコレクタ電流の応答性の目安
は、ｎ＝１／（∂Φ_ｑ／∂Ｖ_Ｇ）で定義される”理想要
素”である。

即ち、ｎが小さければ、”応答性が高い”と評価され
る。なお、Φ_ｑは量子ウエルの静電ポテンシァルであ
る。また、上記理想要素は、量子ウエルとエミッタの電
圧を固定して、評価されるべきである。

本発明のデバイスについて、 ｎ＝１＋（Ｃ_ｑ＋Ｃ_２）／Ｃ_１ として、表される。なお、ｎは、常に”１”より大き
い。しかし、”１０”より小さいことが望ましい。

（実施例の説明） 相対的に非導電的な領域によって区分される２つの領域
間での電荷流を、量子容量効果に基づいて制御すること
により、新しい高速電子デバイスを得ることができる。

上記デバイスのいくつかの典型例を、以下に、詳細に説
明する。

第３図は、第１の実施例にかかるデバイスの電子構造を
示すエネルギー図である。なお、かかるポテンシャルエ
ネルギー図は、当該技術分野の専門家にとって、よく理
解されている。

図示のように、右側から順に、縮退ｎ型エミッタ領域３
１、（アンドープの）エミッタバリア領域３２、（望ま
しくはアンドープの）量子ウエル領域３３、（アンドー
プの）ゲートバリア領域３４、及び、縮退ｎ型ゲート領
域３５、が形成されている。

かかる電子構造は、例えば、 ＧａＡｓ／ＡｌＧａＡｓ のヘテロ接合構造、即ち、 ゲート，コレクタ，エミッタ ＧａＡｓ ゲートバリア ＡｌＡｓ エミッタバリア Ａｌ_ｘＧａ_1-XＡｓ 〔Ｘは、エミッタインターフェイスで実質的に”０”．
量子ウエルインターフェイスで約”０．５”〕 によって形成され得る。

ここに、ゲートバリア３４の厚さはｄ_１、エミッタバリ
ア３２の厚さはｄ_２である。

なお、エミッタバリア３２をアンドープのＡｌＡｓ層、
エミッタ３１を強ドープのｎ型ＡｌＡｓ層で形成しても
よい。

また、ゲート、コレクタ、及び、エミッタとの各電気的
接触手段は、当然設けられている。

第３図は、通常のコレクタの配置でのデバイスに関係す
る。これは、典型例にすぎないが、本発明のデバイスを
他の配置で用い得ることは、３極デバイスについての先
行技術の類推により、認識されよう。

ゲート３５に、適切な正バイアスＶ_Ｇを印加することよ
り、量子ウエル３３中に、２次元電子ガスが誘導され
る。上記バイアスは、量子ウエルの第１サブバンドが電
子で占有され、より高いサブバンドが実質的にエンプテ
ィとなるように、印加されるのが望ましい。

このことは、第３図中に示されている。即ち、３６は、
最低のサブバンドでの占有された電子状態を示し、３７
は、量子ウエル中の電子の疑似フェルミレベルを示して
いる。

エミッタ電極に負電圧を印加すると、エミッタから、エ
ミッタバリアを越えて、コレクタへの熱電流が生ずる。

量子ウエル中の縮退した２次元電子ガスを通して、エミ
ッタバリア領域中に、ゲート電界が貫通する。このた
め、上記熱電流は、ゲート電圧Ｖ_Ｇの変化に応答する。
こうして、上記熱電流は、ゲート電極に印加される電気
信号によって、制御されることとなる。

本発明にかかるデバイスの相互コンダクタンスｇ_ｍは、 ｇ_ｍ＝∂Ｊ_ｃ／∂Ｖ_Ｇ Ｖ_ｃ＝constant 〔Ｊ_ｃは、コレクタ電流密度〕 として表される。該相互コンダクタンスｇ_ｍは、略”ｅ
Ｊ_ｃ／ｎｋＴ”に等しく、Ｊc（ＶG ）特性が指数関数
的である限り、実質的に、コレクタ電流に比例する。な
お、上記に於いて、ｅ、ｋ、及び、Ｔは、従来と同じ意
味であり、ｎは、先に定義した”理想要素”である。

本発明のデバイスである小信号トランジスタの遅延時間
τは、 τ≧τ_mini である。ここに、 τ_mini＝Ｃ_total／ｇ_ｍ ^max ＝（ｄ_２／Ｖ_Ｔ）（１＋Ｃ_ｑ／Ｃ_２） Ｖ_Ｔ＝（ｋＴ／２πｍ）^1/2 〔Ｖ_Ｔ：キャリアの熱速度〕 である。なお、ｄ_２、Ｃ_ｑ、及び、Ｃ_２については、先
に定義されている。

ＧａＡｓ／ＡｌＧａＡｓヘテロ構造に当てはまる仮の値
として、 Ｃ_ｑ＝４×１０^８cm^-1 ｄ_２＝３０nm とすると、τ_miniは、略、 τ_mini≒４ps である。

第３図に示すタイプのデバイス（”熱的”量子容量デバ
イス）の動作スピードは、有効質量のより小さな材料を
量子ウエルに使用する場合には、より、増加する。

第４図は、本発明の第２の実施例にかかるデバイスのエ
ネルギー図である。

図中、エミッタは４１、コレクタは４３、ゲートは４
５、エミッタバリアは４２、ゲートバリアは４４とし
て、それぞれ示されている。

本実施例では、エミッタ４１及びゲート４５を縮退した
ｎ型ＧａＡｓで、エミッタバリア４２をアンドープのＡ
ｌ_ｘＧａ_1-XＡｓ（例：Ｘ〜０．５）で、ゲートバリア
４４をアンドープのＡｌＡｓで、また、量子ウエル４３
をアンドープのＧａＡｓで、それぞれ形成している。

また、エミッタバリア４２の厚さｄ_２は、例えば、約３
nm、ゲートバリア４４の厚さｄ_１は、例えば、約６nmで
ある。

なお、本デバイスも、当該技術分野の専門家によって類
推される他のヘテロ構造によっても、具体化され得るも
のである。

コレクタ・ゲート間に適切な正のゲート電圧を印加する
ことにより、量子ウエル中に、縮退した２次元電子ガス
が誘導される。好ましくは、最低のサブバンドを満た
し、より高いサブバンドをエンプティとする。

適切な負のエミッタバイアスＶ_Ｅを印加することによ
り、量子ウエルダイオードに典型的な特性で、エミッタ
からコレクタへの電子のトンネリングが生ずる。該特性
は、量子容量効果によって制御される。

ゲート制御の効率は、前述した”理想要素”ｎによる。

トランスコンダクタンス特性は、供給電圧軸がｎ／２に
スケールされたシンメトリック・ダブル・バリア・共振
・トンネル・ダイオード（バリア厚さｄ_２）のＩ−Ｖ特
性に類似するものと期待される。

低いサブバンドＥ_０が占められているため、トンネリン
グは、主として、高いサブバンドＥ_１の状態中へ生起す
ることに注意されたい。

本デバイスは、負のトランスコンダクタンスを示してい
るため、将来の論理回路に於いて、重要な応用素子とな
る。

有効電子質量がＧａＡｓよりも小さな材料を量子ウエル
に使用すると、デバイスの動作速度がより改良される。

第５図は、第３図に示す特性を有するデバイスの具体的
構造を示す図である。

上記デバイスは、高導電ｎ^＋ＧａＡｓ基板５０（例：Ｓ
ｉドナー・２×１０¹⁸／cm³・ドープ）上に、同様に高
導電のｎ^＋エミッタ層５１が配置され、上記ＧａＡｓ基
板５０を介して、エミッタ接点が接続される、通常のエ
ミッタの配置で構成される。

エミッタ層５１の厚さは、典型的には、１００nmより大
きい。

該エミッタ層５１の上には、アンドープのエミッタバリ
ア層５２（Ａｌ_ｘＧａ_1-XＡｓ：Ｘは、エミッタインタ
ーフェイスでＸ＝０，量子ウエルインターフェイスでＸ
＝０．５，その間で単調に変化）が配置されており、そ
の厚さはｄ_２は、 １００nm≧ｄ_２≧３nm であり、好ましくは、５０nmより小さくする。

該エミッタバリア層５２の上には、アンドープのコレク
タ層５３（例：ＧａＡｓ）が配置されている。その厚さ
は、約５nmである。なお、Ｃ_２の不必要な減少を避ける
ため、５０nmより小さくするとともに、ウエル幅中にお
ける揺らぎに起因する望ましくない効果を避けるため
に、２nmより大きくすることが望ましい。

該コレクタ層５３の上には、アンドープのゲートバリア
層５４（例：ＡｌＡｓ）が配置されており、その厚さｄ
_１は、 １０nm≧ｄ_２≧５nm とする。さらに厚さｄ_１は、できるだけ小さいことが望
ましい。なんとなれば、ゲートバリアを通過するトンネ
リングのために、ゲート漏れが、実質的に無いほうが望
ましいからである。また、厚さｄ_１の上限は、Ｃ_ｑに匹
敵し得るように、Ｃ_１を最大にする必要性によってセッ
トされる。

層５２−５４におけるドナー、アクセプタの不純度は、
ポテンシャルバリアを下げないために、及び／または、
２次元電子ガスの高い横導電性を結果しないために、１
０^１６cm^-3より小さいことが望ましい。

ゲートバリア層５４の上には、厚さ約１００nm以上、過
剰ドナー集中が少なくとも約２×１０¹⁸cm^-3の、ｎ^＋Ｇ
ａＡｓ層５５がある 当該技術分野の専門家によって認識されるように、上記
構造は、全ての界面で連続な結晶構造のヘテロエピタキ
シャルである， かかるヘテロ構造は、例えば、分子線エピタキシー（Ｍ
ＢＥ）、金属・有機・化学蒸着法（ＭＯＣＶＤ）のよう
な、公知の方法によって、形成され得るものである。

ゲート層５５と基板５０（したがって、エミッタ５１）
の電気的接点は、金・ゲルマニウム・銀合金５６（５
６′）上に、金５７（５７′）を積層する公知の方法で
形成される。

コレクタ層５３の接点は、標準のＧａＡｓエッチング技
法による層５５の窓開けエッチング（層５４は、エッチ
ストップとして作用）、コンフォーマル絶縁物（例：シ
リコン窒化物）５８の蒸着、該絶縁物の窓開けエッチン
グ、Ａｕ／ＧｅＡｇ合金層５６″、及び金層５７″の積
層、によって形成される。

かかる構造を適切に熱処理することにより、下層の半導
体への合金層成分の拡散、及び、オーミックコンタクト
の形成が行われる。

エミッタとコレクタとの適切なアイソレーションを行う
ために、コレクタコンタクトの下にあるエミッタバリア
素材５９の抵抗率を高めることが望ましい。抵抗率のア
ップは、例えば、酸素イムプラントによって、高抵抗領
域（第５図中、×印でしめされる）を形成して行われ
る。該イムプラントは、コレクタコンタクトのメタライ
ゼーション前に実行するのが望ましい。

なお、第５図に於いて、層厚さと他の特徴とは比例して
描かれていない。

第５図のトランジスタは、公知の半導体製造技法、即
ち、ＭＢＥ、ＭＯＣＶＤに加うるに、フォトリソグラフ
ィ、エッチング（ウエットエッチング、及び／または、
ドライエッチング）、オーミックコンタクト形成のため
のヒーティング、等の製造技法によって、製造される。

当該技術分野で知られているように、本トランジスタ
が、例えば、スイッチング素子として動作するための電
気回路を形成べく、図示しない外部電気回路が接続され
得る。

本発明の他の実施例は、トランジスタが、ゲート層が高
導電基板上に形成され、他の層がそれによって形成され
る通常のゲート配置にあることを除いて、上記第５図の
実施例に類似する。このデバイスでは、抵抗率を増加さ
せるためのイムプラントは、それほど必要ではない。

本発明は、いくつかの特定の実施例によって説明されて
いるが、該いくつかの実施例に限定されるものではな
い。

本量子容量効果は、他のデバイス配置に使用され得るば
かりでなく、本発明は、ＧａＡｓ／ＡｌＧａＡｓシステ
ム以外の他の材料システムに於いても、具体化され得
る。

例えば、ＩｎＧａＡｓ／ＩｎＡｌＡｓヘテロ構造は、Ｉ
ｎＧａＡｓ量子ウエル中の電子の有効質量がＧａＡｓに
比較して小さいため、有利かもしれない。

同様の理由から、II−IV（Ｈｇ−Ｃｄ テルル化合物）
ヘテロ接合系も有利である。

原理的には、ゲートバリア層は、単結晶半導体ヘテロ構
造中に形成される必要はない。薄い誘電フィルムと絶縁
された金属ゲート（ＩＧ）構造とを有する構造を用いる
ことも可能である。

かかる技法は、周知のシリコンＭＯＳを除いては、未だ
行われていない。なお、シリコンＭＯＳは、大きな電子
の有効質量、及び、シリコン中のバレー縮退のために、
現時点では、本発明に関連づけるには、好ましくないと
考えられる。

しかし、適切な絶縁ゲート（ＩＧ）技法が確率された暁
には、当該技術分野の専門家にとって、上記技法によっ
て量子容量トランジスタを完成することは、自明であ
る。

特に、有効質量の小さな半導体材料上に、高誘電率の誘
電体（例：マグネシウム、または、ハフニウム、の酸化
物）の形成されたＩＧシステムは有効であると考えられ
る。

さらに、少なくとも原理上、電子に代えてホールをキャ
リアとする同様な構造は、可能であることが、理解され
よう。

【図面の簡単な説明】

第１図は３極キャパシタの概略構成図、第２図は中心極
が２次元電子ガスである３極キャパシタの等価回路図、
第３図と第４図は本発明の２つの実施例にかかるデバイ
スのポテンシャルエネルギー図、第５図は本発明の実施
例にかかるトランジスタの概略構成図である。

Claims (12)

【特許請求の範囲】
1. 【請求項１】ａ）相対的に導電性の第１半導体層、 ｂ）相対的に非導電性の第１半導体バリア層によって前
   記第１層から区分される第２半導体層、 ｃ）相対的に非導電性の第２バリア層によって前記第２
   層から区分される相対的に導電性の第３層、を有し、前
   記第１層、前記第２層、及び、前記第３層は、それぞ
   れ、エミッタ層、コレクタ層、ゲート層と称され、前記
   第１バリア層、前記第２バリア層は、それぞれ、エミッ
   タバリア層、ゲートバリア層と称され、 ｄ）前記エミッタ層、前記コレクタ層、及び、前記ゲー
   ト層、のそれぞれに対する独立の電気的接点、を有し、 ｅ）前記エミッタ層、前記コレクタ層、前記ゲート層、
   前記エミッタバリア層、前記ゲートバリア層、それぞれ
   の化学的構造、及び／または、厚さは、コレクタ層が最
   低のサブバンドと少なくとも１つのより高いサブバンド
   とを有する量子ウエルを形成し、電気的接点の少なくと
   も１つに第１バイアス電圧を印加することによって該量
   子ウエル中に２次元キャリアガスが形成され得、第２バ
   イアス電圧の印加がコレクタ電流と呼ばれるエミッタ層
   〜コレクタ層間の電流を生ずるように、選択され、 さらに、 ｆ）前記エミッタ層、前記コレクタ層、前記ゲート層、
   前記エミッタバリア層、前記ゲートバリア層、それぞれ
   の化学的構造、及び／または、厚さは、ゲート〜コレク
   タ間での電圧の印加がエミッタ層中に電荷を誘起し、コ
   レクタ電流がゲート〜コレクタ間での電圧の印加に応答
   的であり得るように、選択されることを特徴とするトラ
   ンジスタ。
2. 【請求項２】請求項１に於いて、 ゲート層とゲートバリア層の各々は、半導体層であるト
   ランジスタ。
3. 【請求項３】請求項２に於いて、 少なくともコレクタ層は実質的にアンドープであり、該
   コレクタが２次元キャリアガスを含む場合に、約１０³o
   hm／squareより小さい面抵抗率であるトランジスタ。
4. 【請求項４】請求項３に於いて、 ２次元キャリアガスは、２次元電子ガスであるトランジ
   スタ。
5. 【請求項５】請求項４に於いて、 量子ウエル中の電子濃度は、最低のサブバンドが少なく
   とも部分的に占有され、少なくとも１つのより高いサブ
   バンドが実質的にエンプティであるトランジスタ。
6. 【請求項６】請求項４に於いて、 エミッタ層及びゲート層の双方はｎ型ＧａＡｓであり、
   エミッタバリア層、コレクタ層、及びゲートバリア層の
   各々は、エミッタバリア層がアルミニウム・ガリウム・
   砒化物、コレクタ層がＧａＡｓ、ゲートバリア層がＡｌ
   Ａｓ、という、基本的にアンドープ材料から成るトラン
   ジスタ。
7. 【請求項７】請求項４に於いて、 エミッタバリア層は実質的にＡｌ_-x、Ｇａ_1-X Ａｓから
   成り、Ｘはエミッタ層とエミッタバリア層との境界で
   約”０”であり、該Ｘはエミッタバリア層とコレクタ層
   との境界に向かって連続的に増加し、エミッタバリア層
   の化学的組成及び／又は厚さはコレクタ電流が実質的に
   熱電流であるように選択されるトランジスタ。
8. 【請求項８】請求項４に於いて、 エミッタバリア層の化学的組成及び／又は厚さはコレク
   タ電流が実質的にトンネル電流であるように選択される
   トランジスタ。
9. 【請求項９】請求項１に於いて、 ゲートバリア層は実質的に絶縁材料であるトランジス
   タ。
10. 【請求項１０】請求項１に於いて、 ゲート層は実質的に金属であるトランジスタ。
11. 【請求項１１】請求項９に於いて、 ゲート層は実質的に金属であるトランジスタ。
12. 【請求項１２】請求項１に於いて記述されているトラン
    ジスタを含む電気回路。