JPH06237057A - 薄膜相互接続回路およびその形成方法 - Google Patents
薄膜相互接続回路およびその形成方法Info
- Publication number
- JPH06237057A JPH06237057A JP5288775A JP28877593A JPH06237057A JP H06237057 A JPH06237057 A JP H06237057A JP 5288775 A JP5288775 A JP 5288775A JP 28877593 A JP28877593 A JP 28877593A JP H06237057 A JPH06237057 A JP H06237057A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- thickness
- range
- layer
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical group [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 95
- 229910052751 metal Inorganic materials 0.000 claims abstract description 77
- 239000002184 metal Substances 0.000 claims abstract description 77
- 239000010936 titanium Substances 0.000 claims abstract description 54
- 229910052802 copper Inorganic materials 0.000 claims abstract description 51
- 239000010949 copper Substances 0.000 claims abstract description 51
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 47
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 47
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 40
- 239000010931 gold Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 26
- 229910001252 Pd alloy Inorganic materials 0.000 claims abstract description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052737 gold Inorganic materials 0.000 claims abstract description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 239000010408 film Substances 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 239000000243 solution Substances 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 239000007864 aqueous solution Substances 0.000 claims description 6
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims 7
- 230000015572 biosynthetic process Effects 0.000 claims 2
- IZLAVFWQHMDDGK-UHFFFAOYSA-N gold(1+);cyanide Chemical compound [Au+].N#[C-] IZLAVFWQHMDDGK-UHFFFAOYSA-N 0.000 claims 1
- KERTUBUCQCSNJU-UHFFFAOYSA-L nickel(2+);disulfamate Chemical compound [Ni+2].NS([O-])(=O)=O.NS([O-])(=O)=O KERTUBUCQCSNJU-UHFFFAOYSA-L 0.000 claims 1
- 238000001465 metallisation Methods 0.000 abstract description 53
- 229910045601 alloy Inorganic materials 0.000 abstract description 30
- 239000000956 alloy Substances 0.000 abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 239000000203 mixture Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- 150000001875 compounds Chemical class 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000005260 corrosion Methods 0.000 description 12
- 230000007797 corrosion Effects 0.000 description 12
- 238000009835 boiling Methods 0.000 description 6
- 230000032798 delamination Effects 0.000 description 6
- BGPPUXMKKQMWLV-UHFFFAOYSA-N 1,2,4,5-tetrachloro-3-methoxy-6-nitrobenzene Chemical compound COC1=C(Cl)C(Cl)=C([N+]([O-])=O)C(Cl)=C1Cl BGPPUXMKKQMWLV-UHFFFAOYSA-N 0.000 description 4
- 101100480797 Trypanosoma cruzi TCNA gene Proteins 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 229920000307 polymer substrate Polymers 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001879 copper Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- SUKJFIGYRHOWBL-UHFFFAOYSA-N sodium hypochlorite Chemical compound [Na+].Cl[O-] SUKJFIGYRHOWBL-UHFFFAOYSA-N 0.000 description 2
- 241000208140 Acer Species 0.000 description 1
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910019093 NaOCl Inorganic materials 0.000 description 1
- 229910004353 Ti-Cu Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- ZOMNIUBKTOKEHS-UHFFFAOYSA-L dimercury dichloride Chemical class Cl[Hg][Hg]Cl ZOMNIUBKTOKEHS-UHFFFAOYSA-L 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
- C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Inorganic Chemistry (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Die Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 チタン層で始まり、順にＴｉ−ＴｉＰｄ−Ｃ
ｕ−Ｎｉ−Ａｕの組成をもつ金属層の複合体であるメタ
ライゼーションにおいて、ＴｉＰｄ合金の使用により、
従来のチタン層のエッチングとパラジウム層のリフトオ
フの後で見られるパラジウム残留の問題を回避する。 【構成】 ＴｉＰｄはチタンとパラジウムの合金であり
０．３〜１４重量パーセントのパラジウムを含む。この
ＴｉＰｄ合金を、０．５〜２．０重量パーセント以上
（好ましくは０．５〜１．２重量パーセント）のＨＦを
含むＨＦ水溶液中でエッチングする。チタン層とＴｉＰ
ｄ層はそれぞれ１００〜３００ｎｍおよび５０〜３００
ｎｍの範囲の厚みを有し、全体としては、メタライゼー
ションの結合特性を維持するに十分なだけの厚みを有す
る。
ｕ−Ｎｉ−Ａｕの組成をもつ金属層の複合体であるメタ
ライゼーションにおいて、ＴｉＰｄ合金の使用により、
従来のチタン層のエッチングとパラジウム層のリフトオ
フの後で見られるパラジウム残留の問題を回避する。 【構成】 ＴｉＰｄはチタンとパラジウムの合金であり
０．３〜１４重量パーセントのパラジウムを含む。この
ＴｉＰｄ合金を、０．５〜２．０重量パーセント以上
（好ましくは０．５〜１．２重量パーセント）のＨＦを
含むＨＦ水溶液中でエッチングする。チタン層とＴｉＰ
ｄ層はそれぞれ１００〜３００ｎｍおよび５０〜３００
ｎｍの範囲の厚みを有し、全体としては、メタライゼー
ションの結合特性を維持するに十分なだけの厚みを有す
る。
Description
【０００１】
【産業上の利用分野】本発明は高速、高密度のハイブリ
ッド集積回路などの集積回路用の銅ベースメタライゼー
ションに関する。
ッド集積回路などの集積回路用の銅ベースメタライゼー
ションに関する。
【０００２】
【従来の技術】これまで高圧で高性能な用途に適したハ
イブリッド集積回路（ＨＩＣ）はＴｉ−Ｐｄ−Ａｕ（Ｔ
ＰＡ）メタライゼーションにより製造されてきた。しか
し、パラジウムおよび金の価格が高いため、このＴＰＡ
メタライゼーション系において貴金属の代わりとなる、
より低価格な代替物が開発されてきている。銅ベースメ
タライゼーション、Ｔｉ−Ｃｕ−Ｎｉ−Ａｕ（ＴＣＮ
Ａ）は、このＴＰＡメタライゼーションに対する低価格
な代替物として開発された。ＴＣＮＡメタライゼーショ
ンはパラジウムを使用しない上、比較的低いシート抵抗
を得るのに必要な金の厚みを減少させた。銅ベースメタ
ライゼーションは低価格であるというメリットに加え
て、銅がより高い導電性を持つという利点がある。Ｊ．
Ｍ．モラビトらにより１９７５年１２月、ＩＥＥＥトラ
ンザクションズ オン パーツ、ハイブリッズ、アンド
パッケージズの第ＰＨＰ−１１巻第４号第２５３〜２６
２頁に発表された、「Ｔｉ−Ｃｕ−Ｎｉ−Ａｕ（ＴＣＮ
Ａ）の材料特性−低コスト薄膜導体系」を参照のこと。
モラビトはパラジウム層を全く使わない方法を教示して
いるが、米国特許第４，０１６，０５０号ではＴＣＮＡ
メタライゼーションのチタン層と銅層間にオプショナル
な薄膜としてパラジウムを含める提案がなされており、
米国特許第４，１０９，２９７号にはこのハイブリッド
集積回路製造中のＴＣＮＡメタライゼーションにおいて
遭遇する腐食問題を解決する試みとしてチタン層と銅層
の間の接着を向上するため、パラジウムの薄膜を使用し
Ｔｉ−Ｐｄ−Ｃｕ−Ｎｉ−Ａｕ（ＴＰＣＮＡ）メタライ
ゼーションを形成するという教示がある。この腐食とは
チタン層からの銅層の幅広いデラミネーションであり、
又銅層とチタン層間のデラミネーションとブリスタリン
グが組合わさったものであることがはっきりしている。
デラミネーションはスパッタリングされたＴｉ−Ｃｕ膜
上にＣｕ−Ｎｉ−Ａｕをめっきした後に観察された。デ
ラミネーションとブリスタリングが組合わさった腐食形
態においては、摂氏２００度での熱処理を３０分行った
後、デラミネーションと共にＴＣＮＡ膜のブリスタリン
グが生じた。腐食の上記二つの型のいずれの場合にも、
前記のチタン層と銅層間にパラジウム層をスパッタリン
グによって加えると、この問題は消失した。
イブリッド集積回路（ＨＩＣ）はＴｉ−Ｐｄ−Ａｕ（Ｔ
ＰＡ）メタライゼーションにより製造されてきた。しか
し、パラジウムおよび金の価格が高いため、このＴＰＡ
メタライゼーション系において貴金属の代わりとなる、
より低価格な代替物が開発されてきている。銅ベースメ
タライゼーション、Ｔｉ−Ｃｕ−Ｎｉ−Ａｕ（ＴＣＮ
Ａ）は、このＴＰＡメタライゼーションに対する低価格
な代替物として開発された。ＴＣＮＡメタライゼーショ
ンはパラジウムを使用しない上、比較的低いシート抵抗
を得るのに必要な金の厚みを減少させた。銅ベースメタ
ライゼーションは低価格であるというメリットに加え
て、銅がより高い導電性を持つという利点がある。Ｊ．
Ｍ．モラビトらにより１９７５年１２月、ＩＥＥＥトラ
ンザクションズ オン パーツ、ハイブリッズ、アンド
パッケージズの第ＰＨＰ−１１巻第４号第２５３〜２６
２頁に発表された、「Ｔｉ−Ｃｕ−Ｎｉ−Ａｕ（ＴＣＮ
Ａ）の材料特性−低コスト薄膜導体系」を参照のこと。
モラビトはパラジウム層を全く使わない方法を教示して
いるが、米国特許第４，０１６，０５０号ではＴＣＮＡ
メタライゼーションのチタン層と銅層間にオプショナル
な薄膜としてパラジウムを含める提案がなされており、
米国特許第４，１０９，２９７号にはこのハイブリッド
集積回路製造中のＴＣＮＡメタライゼーションにおいて
遭遇する腐食問題を解決する試みとしてチタン層と銅層
の間の接着を向上するため、パラジウムの薄膜を使用し
Ｔｉ−Ｐｄ−Ｃｕ−Ｎｉ−Ａｕ（ＴＰＣＮＡ）メタライ
ゼーションを形成するという教示がある。この腐食とは
チタン層からの銅層の幅広いデラミネーションであり、
又銅層とチタン層間のデラミネーションとブリスタリン
グが組合わさったものであることがはっきりしている。
デラミネーションはスパッタリングされたＴｉ−Ｃｕ膜
上にＣｕ−Ｎｉ−Ａｕをめっきした後に観察された。デ
ラミネーションとブリスタリングが組合わさった腐食形
態においては、摂氏２００度での熱処理を３０分行った
後、デラミネーションと共にＴＣＮＡ膜のブリスタリン
グが生じた。腐食の上記二つの型のいずれの場合にも、
前記のチタン層と銅層間にパラジウム層をスパッタリン
グによって加えると、この問題は消失した。
【０００３】
【発明が解決しようとする課題】しかしＴＰＣＮＡメタ
ライゼーションにおいてパラジウムを使用すると、別の
問題が生じる。しばしばこのハイブリッド集積回路の製
造中にＴＰＣＮＡメタライゼーションの不完全なエッチ
ングが観察されており、その証拠に基板の上に金属残留
物が残っていることがある。これはパラジウム層が化学
的にエッチングされるのでなく、むしろ希ＨＦ溶液にお
いてその下のチタン層が化学的にエッチングされるとき
に、パラジウムがアンダーカットされ、剥離されるある
いはフレークオフ（リジェクションエッチング）される
ことにより、残留物がおもに生じているのである。
ライゼーションにおいてパラジウムを使用すると、別の
問題が生じる。しばしばこのハイブリッド集積回路の製
造中にＴＰＣＮＡメタライゼーションの不完全なエッチ
ングが観察されており、その証拠に基板の上に金属残留
物が残っていることがある。これはパラジウム層が化学
的にエッチングされるのでなく、むしろ希ＨＦ溶液にお
いてその下のチタン層が化学的にエッチングされるとき
に、パラジウムがアンダーカットされ、剥離されるある
いはフレークオフ（リジェクションエッチング）される
ことにより、残留物がおもに生じているのである。
【０００４】
【課題を解決するための手段】本発明は下から順にＴｉ
−ＴｉＰｄ−Ｃｕ−Ｎｉ−Ａｕの組成を持つ金属層の複
合体である新規のメタライゼーションを実施するもので
ある。ＴｉＰｄはチタンとパラジウムの合金であり、合
金の重量に対し０．３〜１４重量パーセントのパラジウ
ムを含む。このＴｉＰｄ合金はＨＦによるエッチングが
可能で、０．５〜２．０重量パーセント以上のＨＦ水溶
液でエッチングをおこなうことができる。ＴｉＰｄ合金
の使用により、従来例のＴｉ−Ｐｄ−Ｃｕ−Ｎｉ−Ａｕ
メタライゼーションにおけるチタン層のエッチングおよ
びパラジウム層のリフトオフ（リジェクションエッチン
グ）の後、パラジウム残留物が残ることは無くなる。チ
タン層とＴｉＰｄ層はそれぞれ１００〜３００ｎｍおよ
び５０〜３００ｎｍの範囲の厚みを持ち、それらを合わ
せた最少厚みは前記のメタライゼーションの結合特性を
維持するに足るものでなければならない。この新メタラ
イゼーションは集積回路（ＩＣ）、ハイブリッド集積回
路（ＨＩＣ），膜集積回路（ＦＩＣ）、マルチチップモ
ジュール（ＭＣＭ）等を含む様々な回路において使用す
ることができる。
−ＴｉＰｄ−Ｃｕ−Ｎｉ−Ａｕの組成を持つ金属層の複
合体である新規のメタライゼーションを実施するもので
ある。ＴｉＰｄはチタンとパラジウムの合金であり、合
金の重量に対し０．３〜１４重量パーセントのパラジウ
ムを含む。このＴｉＰｄ合金はＨＦによるエッチングが
可能で、０．５〜２．０重量パーセント以上のＨＦ水溶
液でエッチングをおこなうことができる。ＴｉＰｄ合金
の使用により、従来例のＴｉ−Ｐｄ−Ｃｕ−Ｎｉ−Ａｕ
メタライゼーションにおけるチタン層のエッチングおよ
びパラジウム層のリフトオフ（リジェクションエッチン
グ）の後、パラジウム残留物が残ることは無くなる。チ
タン層とＴｉＰｄ層はそれぞれ１００〜３００ｎｍおよ
び５０〜３００ｎｍの範囲の厚みを持ち、それらを合わ
せた最少厚みは前記のメタライゼーションの結合特性を
維持するに足るものでなければならない。この新メタラ
イゼーションは集積回路（ＩＣ）、ハイブリッド集積回
路（ＨＩＣ），膜集積回路（ＦＩＣ）、マルチチップモ
ジュール（ＭＣＭ）等を含む様々な回路において使用す
ることができる。
【０００５】
【実施例】本発明はＴｉ−ＴｉＰｄ−Ｃｕ−Ｎｉ−Ａｕ
［Ｔ（ＴＰ）ＣＮＡ］と同定される新規メタライゼーシ
ョンを実施するものである。ここでＴｉＰｄおよび（Ｔ
Ｐ）とはチタンーパラジウム合金を示す。このメタライ
ゼーションは従来技術によるＴｉ−Ｐｄ−Ｃｕ−Ｎｉ−
Ａｕメタライゼーションの中のパラジウム膜をＴｉＰＤ
合金膜で置換することによって形成される。パラジウム
は合金の重量に対して、０．３〜１４．０重量パーセン
ト、好ましくは０．５〜１０重量パーセント、より好ま
しくは２〜７重量パーセントの割で合金に含まれてい
る。最も幅広い範囲の下限はチタンに対する腐食保護を
与えるのに十分である最少の量であり、上限は最大量
で、これを越えるとパラジウムリジェクションエッチン
グの可能性が増加しても腐食保護において実質的な増加
が見られなくなる。このＴ（ＴＰ）ＣＮＡメタライゼー
ションを用いて製造された回路の腐食抵抗は標準ＴＰＣ
ＮＡメタライゼーションを用いた回路と同等である。チ
タンとパラジウムの合金としてメタライゼーションに用
いても、独立したパラジウム層として用いても、パラジ
ウムの効果は変わらない。パラジウムの持つ有益な効果
により、銅とチタン間のブリスタリングおよびデラミネ
ーション傾向も減少する。
［Ｔ（ＴＰ）ＣＮＡ］と同定される新規メタライゼーシ
ョンを実施するものである。ここでＴｉＰｄおよび（Ｔ
Ｐ）とはチタンーパラジウム合金を示す。このメタライ
ゼーションは従来技術によるＴｉ−Ｐｄ−Ｃｕ−Ｎｉ−
Ａｕメタライゼーションの中のパラジウム膜をＴｉＰＤ
合金膜で置換することによって形成される。パラジウム
は合金の重量に対して、０．３〜１４．０重量パーセン
ト、好ましくは０．５〜１０重量パーセント、より好ま
しくは２〜７重量パーセントの割で合金に含まれてい
る。最も幅広い範囲の下限はチタンに対する腐食保護を
与えるのに十分である最少の量であり、上限は最大量
で、これを越えるとパラジウムリジェクションエッチン
グの可能性が増加しても腐食保護において実質的な増加
が見られなくなる。このＴ（ＴＰ）ＣＮＡメタライゼー
ションを用いて製造された回路の腐食抵抗は標準ＴＰＣ
ＮＡメタライゼーションを用いた回路と同等である。チ
タンとパラジウムの合金としてメタライゼーションに用
いても、独立したパラジウム層として用いても、パラジ
ウムの効果は変わらない。パラジウムの持つ有益な効果
により、銅とチタン間のブリスタリングおよびデラミネ
ーション傾向も減少する。
【０００６】上記範囲内にあるＴｉＰｄ合金は希ＨＦ水
溶液中でエッチング可能である。この合金のエッチング
性は合金中のパラジウムの量が１０重量パーセントを越
えて増加するにつれ減少する。ＴＰＣＮＡメタライゼー
ション中のスパッタリングされたパラジウム膜をスパッ
タリングされたＴｉＰｄ合金膜と置き換えることによ
り、前記の不完全なエッチング金属残留物が生じなくな
る。このスパッタリングされた合金膜はリジェクション
エッチングに必要とされるＨＦ濃度よりも低い濃度のＨ
Ｆで容易にエッチングすることができる。この合金を用
いた回路のエッチングは０．５〜２．０重量パーセント
以上のＨＦ濃度で成功裡に行うことができる。０．５重
量パーセント以下のＨＦ濃度では不完全なエッチング
（残留物が残る）が生じる可能性がある。
溶液中でエッチング可能である。この合金のエッチング
性は合金中のパラジウムの量が１０重量パーセントを越
えて増加するにつれ減少する。ＴＰＣＮＡメタライゼー
ション中のスパッタリングされたパラジウム膜をスパッ
タリングされたＴｉＰｄ合金膜と置き換えることによ
り、前記の不完全なエッチング金属残留物が生じなくな
る。このスパッタリングされた合金膜はリジェクション
エッチングに必要とされるＨＦ濃度よりも低い濃度のＨ
Ｆで容易にエッチングすることができる。この合金を用
いた回路のエッチングは０．５〜２．０重量パーセント
以上のＨＦ濃度で成功裡に行うことができる。０．５重
量パーセント以下のＨＦ濃度では不完全なエッチング
（残留物が残る）が生じる可能性がある。
【０００７】図１において、コンタクトメタライゼーシ
ョン（全体を数字の１０で示す）が非導電性基板１１上
に設けられている様子が図示されている。メタライゼー
ション１０は複合層で、各層は基板側から順にチタン１
２、チタン−パラジウム合金１３、銅１４、ニッケル１
５、および金１６となっている。堆積されている各層の
厚みはそれぞれチタンが１００から３００ナノメートル
（ｎｍ）の範囲で、最適厚みが２００〜２５０ｎｍの範
囲であり、ＴｉＰｄ合金は５０〜３００ｎｍの範囲で、
最適厚みが１００〜１５０ｎｍの範囲であり、銅は２５
００〜４０００ｎｍの範囲で最適厚みが３０００ｎｍで
あり、ニッケルは８００〜２０００ｎｍの範囲で最適厚
みが１０００ｎｍであり、金は７００〜２５００ｎｍの
範囲で最適厚みが１５００ｎｍである。チタン層、銅
層、ニッケル層および金層のこれらの厚みに対する根拠
は米国特許第４，０１６，０５０号に詳しく述べられて
いるのでここで再度述べる必要はないだろう。チタン層
とＴｉＰｄ層の厚みを合わせた最小値はこのメタライゼ
ーションの結合特性が維持できるような値である。
ョン（全体を数字の１０で示す）が非導電性基板１１上
に設けられている様子が図示されている。メタライゼー
ション１０は複合層で、各層は基板側から順にチタン１
２、チタン−パラジウム合金１３、銅１４、ニッケル１
５、および金１６となっている。堆積されている各層の
厚みはそれぞれチタンが１００から３００ナノメートル
（ｎｍ）の範囲で、最適厚みが２００〜２５０ｎｍの範
囲であり、ＴｉＰｄ合金は５０〜３００ｎｍの範囲で、
最適厚みが１００〜１５０ｎｍの範囲であり、銅は２５
００〜４０００ｎｍの範囲で最適厚みが３０００ｎｍで
あり、ニッケルは８００〜２０００ｎｍの範囲で最適厚
みが１０００ｎｍであり、金は７００〜２５００ｎｍの
範囲で最適厚みが１５００ｎｍである。チタン層、銅
層、ニッケル層および金層のこれらの厚みに対する根拠
は米国特許第４，０１６，０５０号に詳しく述べられて
いるのでここで再度述べる必要はないだろう。チタン層
とＴｉＰｄ層の厚みを合わせた最小値はこのメタライゼ
ーションの結合特性が維持できるような値である。
【０００８】本発明にしたがってメタライゼーションを
調製するためのフローチャートを図２に示す。このフロ
ーチャートはＴｉＰｄＣｕＮｉＡｕメタライゼーション
の堆積用に米国特許第４，０１６，０５０号に開示され
ている手順に基本的に従うものである。この手順はＴｉ
Ｐｄ合金とパラジウムとを置き換えている点、ならびに
チタン層とＴｉＰｄ層を一つの希ＨＦ水溶液中でともに
エッチングする点で異なっている。
調製するためのフローチャートを図２に示す。このフロ
ーチャートはＴｉＰｄＣｕＮｉＡｕメタライゼーション
の堆積用に米国特許第４，０１６，０５０号に開示され
ている手順に基本的に従うものである。この手順はＴｉ
Ｐｄ合金とパラジウムとを置き換えている点、ならびに
チタン層とＴｉＰｄ層を一つの希ＨＦ水溶液中でともに
エッチングする点で異なっている。
【０００９】図２に示されている一連のステップはアル
ミナ、ポリイミド、トリアジン−ベースポリマーなどの
セラミックおよびポリマー基板から選択される絶縁基板
の上にチタンの層を、好ましくは実質的にその全面にわ
たって堆積することから始まり、ＴｉＰｄ合金層をこの
チタン層上に堆積し、ＴｉＰｄ層上に銅の薄膜を堆積す
ることがそれに続いて行われる。この銅の薄膜は３００
〜７００ｎｍの範囲の厚み、好ましくは５００ｎｍの厚
みで堆積され、これが全銅の厚み２５００〜４０００ｎ
ｍのうちの一部を形成している。チタン、ＴｉＰｄおよ
び銅の薄膜はスパッタリングによって堆積される。これ
らのスパッタリングステップは通常レジスタおよびキャ
パシタ素子、例えば図１の１７、のような回路の素子が
基板上に堆積された後に行われる。チタン膜、ＴｉＰｄ
膜および銅膜のスパッタリングによって真空状態を破る
事なく、同一のチャンバー内でこれらの金属を堆積する
ことができる。ＴｉＰｄ合金はチタンターゲット内にパ
ラジウムのプラグを挿入して形成したターゲットを用い
てスパッタリングされる。当業者によく知られているよ
うに、ターゲットにおけるパラジウム表面積のチタン表
面積に対する比率によってスパッタリングされた膜の組
成が決定する。別の方法としてはＴｉＰｄ合金ターゲッ
トを用いてＴｉＰｄ合金層を堆積することもできる。ス
パッタリングは好ましい堆積方法であるが、これらの層
を電子銃（あるいはビーム）蒸着により堆積することも
できる。
ミナ、ポリイミド、トリアジン−ベースポリマーなどの
セラミックおよびポリマー基板から選択される絶縁基板
の上にチタンの層を、好ましくは実質的にその全面にわ
たって堆積することから始まり、ＴｉＰｄ合金層をこの
チタン層上に堆積し、ＴｉＰｄ層上に銅の薄膜を堆積す
ることがそれに続いて行われる。この銅の薄膜は３００
〜７００ｎｍの範囲の厚み、好ましくは５００ｎｍの厚
みで堆積され、これが全銅の厚み２５００〜４０００ｎ
ｍのうちの一部を形成している。チタン、ＴｉＰｄおよ
び銅の薄膜はスパッタリングによって堆積される。これ
らのスパッタリングステップは通常レジスタおよびキャ
パシタ素子、例えば図１の１７、のような回路の素子が
基板上に堆積された後に行われる。チタン膜、ＴｉＰｄ
膜および銅膜のスパッタリングによって真空状態を破る
事なく、同一のチャンバー内でこれらの金属を堆積する
ことができる。ＴｉＰｄ合金はチタンターゲット内にパ
ラジウムのプラグを挿入して形成したターゲットを用い
てスパッタリングされる。当業者によく知られているよ
うに、ターゲットにおけるパラジウム表面積のチタン表
面積に対する比率によってスパッタリングされた膜の組
成が決定する。別の方法としてはＴｉＰｄ合金ターゲッ
トを用いてＴｉＰｄ合金層を堆積することもできる。ス
パッタリングは好ましい堆積方法であるが、これらの層
を電子銃（あるいはビーム）蒸着により堆積することも
できる。
【００１０】チタン層、ＴｉＰｄ層および銅薄膜のスパ
ッタリングに続いて、この銅薄膜の表面へフォトレジス
トを堆積し、このフォトレジストをパターニングして銅
表面を所望の相互接続パスを規定するパターン状に露出
する過程を行う。ついで銅層１４の全厚みが所望の値に
なるように、この銅薄膜の露出された表面の上に銅をさ
らにいくらか電気めっきする。この後ニッケル層１５を
銅層１４の上に電気めっきする。この時点でニッケル層
１５の上にニッケル層と同パターンの金を電気めっきし
てもよい。あるいはそれまでのホトレジストパターン
を、例えば金属１６のような、金がコンタクトのために
必要とされている領域のみを示す新規のパターンと交換
してもよい。
ッタリングに続いて、この銅薄膜の表面へフォトレジス
トを堆積し、このフォトレジストをパターニングして銅
表面を所望の相互接続パスを規定するパターン状に露出
する過程を行う。ついで銅層１４の全厚みが所望の値に
なるように、この銅薄膜の露出された表面の上に銅をさ
らにいくらか電気めっきする。この後ニッケル層１５を
銅層１４の上に電気めっきする。この時点でニッケル層
１５の上にニッケル層と同パターンの金を電気めっきし
てもよい。あるいはそれまでのホトレジストパターン
を、例えば金属１６のような、金がコンタクトのために
必要とされている領域のみを示す新規のパターンと交換
してもよい。
【００１１】その後、このホトレジストを全メタライゼ
ーション領域から剥離し、銅薄膜、ＴｉＰｄ層およびチ
タン層の中でメタライゼーションパターンによって保護
されていない領域がエッチングによって除去される。銅
膜はアンモニア性水溶液によって除去される。ニッケル
層のエッチングやメッキされた銅層のアンダーエッチン
グが起こらないように注意しなくてはならない。ＴｉＰ
ｄとチタンは共に０．５〜２重量パーセント以上の濃度
のＨＦを含む希フッ化水素酸溶液によりエッチングされ
る。ＨＦ濃度の範囲は０．５重量パーセント〜１．２重
量パーセントがこのＴｉ−ＴｉＰｄのエッチングに特に
適している。これらのエッチング溶液はともに当業者に
よく知られている。
ーション領域から剥離し、銅薄膜、ＴｉＰｄ層およびチ
タン層の中でメタライゼーションパターンによって保護
されていない領域がエッチングによって除去される。銅
膜はアンモニア性水溶液によって除去される。ニッケル
層のエッチングやメッキされた銅層のアンダーエッチン
グが起こらないように注意しなくてはならない。ＴｉＰ
ｄとチタンは共に０．５〜２重量パーセント以上の濃度
のＨＦを含む希フッ化水素酸溶液によりエッチングされ
る。ＨＦ濃度の範囲は０．５重量パーセント〜１．２重
量パーセントがこのＴｉ−ＴｉＰｄのエッチングに特に
適している。これらのエッチング溶液はともに当業者に
よく知られている。
【００１２】ＴｉＰｄ合金をパラジウムの代わりに使用
することによって、チタン層とＴｉＰｄ層の両方のエッ
チングが同じフッ化水素酸溶液によって行える。このＴ
ｉＰｄ合金（０．３〜１４重量パーセントのパラジウム
含有）をチタン層上に含むメタライゼーションから製造
された回路は１．２重量パーセントのＨＦ中で良好なエ
ッチングを行うことができ、目に見える残留物を残さな
い。これと対照的に、１．２重量パーセントのＨＦ溶液
によりチタンをエッチングし、パラジウムをリフトーオ
フあるいはフレーキングーオフする（リジェクションエ
ッチング）ことによりチタン層とパラジウム層の組み合
わせからパラジウムを除去すると、基板上に金属パラジ
ウムの残留物が残る。０．６５重量パーセントのＨＦで
はＴｉＰｄ合金を含むあらゆる回路が良好にエッチング
されることが導通アイソレーション検査によって確認さ
れている。０．５重量パーセント未満のＨＦに対しては
セラミックおよびポリマー基板上に残留物が観察され
た。ＴＰＣＮＡメタライゼーションのこのＴ−Ｐ（Ｔｉ
−Ｐｄ）部分は１．０重量パーセント未満のＨＦ濃度で
は確実にエッチングすることはできない。
することによって、チタン層とＴｉＰｄ層の両方のエッ
チングが同じフッ化水素酸溶液によって行える。このＴ
ｉＰｄ合金（０．３〜１４重量パーセントのパラジウム
含有）をチタン層上に含むメタライゼーションから製造
された回路は１．２重量パーセントのＨＦ中で良好なエ
ッチングを行うことができ、目に見える残留物を残さな
い。これと対照的に、１．２重量パーセントのＨＦ溶液
によりチタンをエッチングし、パラジウムをリフトーオ
フあるいはフレーキングーオフする（リジェクションエ
ッチング）ことによりチタン層とパラジウム層の組み合
わせからパラジウムを除去すると、基板上に金属パラジ
ウムの残留物が残る。０．６５重量パーセントのＨＦで
はＴｉＰｄ合金を含むあらゆる回路が良好にエッチング
されることが導通アイソレーション検査によって確認さ
れている。０．５重量パーセント未満のＨＦに対しては
セラミックおよびポリマー基板上に残留物が観察され
た。ＴＰＣＮＡメタライゼーションのこのＴ−Ｐ（Ｔｉ
−Ｐｄ）部分は１．０重量パーセント未満のＨＦ濃度で
は確実にエッチングすることはできない。
【００１３】Ｔ（ＴＰ）ＣＮＡ薄膜メタライゼーション
とＴＰＣＮＡ薄膜メタライゼーションの腐食性および腐
食耐性を評価し比較するためにセラミック例えばアルミ
ナおよびポリマー例えばポリイミド、トリアジンベース
ポリマー等の基板上にたくさんの薄層メタライゼーショ
ンとテスト回路を作成した。この薄層メタライゼーショ
ンとテスト回路はチタン−（チタン−パラジウム合金）
−銅［Ｔ（ＴＰ）Ｃ］、チタン−パラジウム−銅（ＴＰ
Ｃ）をスパッタリングし、ついでスパッタリングされた
堆積物に銅、ニッケルおよび金の各層を次々に電気めっ
きすることによって作成した。Ｔ（ＴＰ）ＣＮＡ試料は
３重量パーセントのパラジウムと５重量パーセントのパ
ラジウムを含むＴｉＰｄ合金を用いて作成した。
とＴＰＣＮＡ薄膜メタライゼーションの腐食性および腐
食耐性を評価し比較するためにセラミック例えばアルミ
ナおよびポリマー例えばポリイミド、トリアジンベース
ポリマー等の基板上にたくさんの薄層メタライゼーショ
ンとテスト回路を作成した。この薄層メタライゼーショ
ンとテスト回路はチタン−（チタン−パラジウム合金）
−銅［Ｔ（ＴＰ）Ｃ］、チタン−パラジウム−銅（ＴＰ
Ｃ）をスパッタリングし、ついでスパッタリングされた
堆積物に銅、ニッケルおよび金の各層を次々に電気めっ
きすることによって作成した。Ｔ（ＴＰ）ＣＮＡ試料は
３重量パーセントのパラジウムと５重量パーセントのパ
ラジウムを含むＴｉＰｄ合金を用いて作成した。
【００１４】これらのメタライゼーションは次の環境に
置かれた：１０重量パーセントのＨＣＬの沸騰している
水溶液中、沸騰している１ＭのＨＣｌ上または沸騰して
いる１ＭのＨＣｌおよびＮａＯＣｌ（商標名：クロロッ
クス）上の気相中。これらのテストのそれぞれで、Ｔ
（ＴＰ）ＣＮＡメタライゼーションはＴＰＣＮＡメタラ
イゼーションのものと同等の腐食抵抗を示した。ＴＰＣ
ＮＡメタライゼーションを用いて製造した回路とＴ（Ｔ
Ｐ）ＣＮＡ（パラジウム含有量は３重量パーセントおよ
び５重量パーセント）メタライゼーションを用いて製造
した回路は摂氏２００度の炉に入れ、ＨＣｌ蒸気で飽和
した４５度の空気流に約２０時間さらした。これらの回
路には全く腐食は見られなかった。
置かれた：１０重量パーセントのＨＣＬの沸騰している
水溶液中、沸騰している１ＭのＨＣｌ上または沸騰して
いる１ＭのＨＣｌおよびＮａＯＣｌ（商標名：クロロッ
クス）上の気相中。これらのテストのそれぞれで、Ｔ
（ＴＰ）ＣＮＡメタライゼーションはＴＰＣＮＡメタラ
イゼーションのものと同等の腐食抵抗を示した。ＴＰＣ
ＮＡメタライゼーションを用いて製造した回路とＴ（Ｔ
Ｐ）ＣＮＡ（パラジウム含有量は３重量パーセントおよ
び５重量パーセント）メタライゼーションを用いて製造
した回路は摂氏２００度の炉に入れ、ＨＣｌ蒸気で飽和
した４５度の空気流に約２０時間さらした。これらの回
路には全く腐食は見られなかった。
【００１５】図３と４に沸騰している（摂氏１０６度）
１０パーセントのＨＣｌ中でのチタンとチタン−ＴｉＰ
ｄ合金（パラジウム３重量パーセント）メタライゼーシ
ョンの電位−時間曲線をそれぞれ示す。チタンおよびそ
の合金の活性電位領域は飽和カロメル電極（ＳＣＥ）に
対して−０．８Ｖ〜−０．４Ｖの範囲にある。チタンと
その合金は−０．４Ｖ（ＳＣＥ）以上の電位で不動態化
する。チタンの腐食電位、Ｅcorr約−０．７４（ＳＣ
Ｅ）は前記の活性電位領域内にあり、金属は約５０秒で
溶解する（図３）。約５０秒後の電位変化はチタンの完
全な溶解から生じるものである。合金メタライゼーショ
ンの腐食電位はＳＣＥに対し約−０．２０Ｖで不活性電
位領域内にあり、このＴｉＰｄメタライゼーションは５
分以上たった後もまだ存在する。このＴｉＰｄ合金メタ
ライゼーションのイニシャルポテンシャルスパイク（図
４）はこの合金の自然酸化物の溶解から生じる。
１０パーセントのＨＣｌ中でのチタンとチタン−ＴｉＰ
ｄ合金（パラジウム３重量パーセント）メタライゼーシ
ョンの電位−時間曲線をそれぞれ示す。チタンおよびそ
の合金の活性電位領域は飽和カロメル電極（ＳＣＥ）に
対して−０．８Ｖ〜−０．４Ｖの範囲にある。チタンと
その合金は−０．４Ｖ（ＳＣＥ）以上の電位で不動態化
する。チタンの腐食電位、Ｅcorr約−０．７４（ＳＣ
Ｅ）は前記の活性電位領域内にあり、金属は約５０秒で
溶解する（図３）。約５０秒後の電位変化はチタンの完
全な溶解から生じるものである。合金メタライゼーショ
ンの腐食電位はＳＣＥに対し約−０．２０Ｖで不活性電
位領域内にあり、このＴｉＰｄメタライゼーションは５
分以上たった後もまだ存在する。このＴｉＰｄ合金メタ
ライゼーションのイニシャルポテンシャルスパイク（図
４）はこの合金の自然酸化物の溶解から生じる。
【００１６】
【発明の効果】本発明はハイブリッド集積回路をはじめ
とする集積回路用の改良銅ベースメタライゼーションを
提供するものであり、チタン−パラジウム合金層を使用
することにより、従来のＴｉ−Ｐｄ−Ｃｕ−Ｎｉ−Ａｕ
メタライゼーションにおけるチタン層のエッチングとパ
ラジウム層のリストのリフトオフ（リジェクションエチ
ング）後のパラジウム残留の問題を解決した。
とする集積回路用の改良銅ベースメタライゼーションを
提供するものであり、チタン−パラジウム合金層を使用
することにより、従来のＴｉ−Ｐｄ−Ｃｕ−Ｎｉ−Ａｕ
メタライゼーションにおけるチタン層のエッチングとパ
ラジウム層のリストのリフトオフ（リジェクションエチ
ング）後のパラジウム残留の問題を解決した。
【図１】非導電性基板上のメタライゼーションを示す図
である。
である。
【図２】本発明の二種類の実施例に従う製造ステップを
示すフローダイアグラムである。
示すフローダイアグラムである。
【図３】沸騰している（摂氏１０６度）１０重量パーセ
ントのＨＣｌでのチタンメタライゼーションの電位−時
間曲線のプロットである。
ントのＨＣｌでのチタンメタライゼーションの電位−時
間曲線のプロットである。
【図４】沸騰している（摂氏１０６度）１０重量パーセ
ントのＨＣｌ中でのＴｉ／ＴｉＰｄ（パラジウム３重量
パーセント）合金メタライゼーションの電位−時間曲線
のプロットである。
ントのＨＣｌ中でのＴｉ／ＴｉＰｄ（パラジウム３重量
パーセント）合金メタライゼーションの電位−時間曲線
のプロットである。
１０ コンタクトメタライゼーション １１ 基板 １２ チタン層 １３ チタン−パラジウム合金層 １４ 銅層 １５ ニッケル層 １６ 金層 １７ 回路素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 Ｈ０５Ｋ 3/06 Ａ 6921−4Ｅ Ｍ 6921−4Ｅ (72)発明者 ロバート エム．フランケンタール アメリカ合衆国 07901 ニュージャージ ー、ユニオン カウンティ、サミット、ダ ンダー ドライヴ 18 (72)発明者 アジボラ オー．イビデューニ アメリカ合衆国 03051 ニューハンプシ ャー、ヒルズバラ カウンティ、リッチフ ィールド、リヴァーヴュー サークル 30 (72)発明者 デニス ライル クラウス アメリカ合衆国 03811 ニューハンプシ ャー、ロッキンガム カウンティ、アトキ ンソン、メイプル アヴェニュー 16
Claims (18)
- 【請求項１】 絶縁基板の主たる表面上に設けられた、
薄膜素子と電気的相互接続とを含む薄膜相互接続回路に
おいて、この相互接続は、 前記基板上に形成されたチタンからなる第一の金属層
と、 ０．３ないし１４重量パーセントのパラジウムを含むチ
タンとパラジウムの合金からなり前記の第一の金属層上
に形成された第二の金属層と、 前記の第二の金属層上に形成された銅からなる第三の金
属層と、 前記の第三の金属層上に形成されたニッケルからなる第
四の金属層と、 前記の第四の金属層の少なくとも一部の上に形成された
金からなる第五の金属層とからなることを特徴とする、
薄膜相互接続回路。 - 【請求項２】 前記の第一の金属層が１００から３００
ｎｍの範囲の厚みを有し、前記の第二の金属層が５０か
ら３００ｎｍの範囲の厚みを有し、前記の第三の金属層
が２５００から４０００ｎｍの範囲の厚みを有し、前記
の第四の金属層が８００から２０００ｎｍの範囲の厚み
を有し、前記の第五の金属層が７００から２５００ｎｍ
の範囲の厚みを有することを特徴とする請求項１の回
路。 - 【請求項３】 前記の第五の金属層が前記の第四の金属
層の実質的に全表面にわたって形成されていることを特
徴とする請求項１の回路。 - 【請求項４】 前記の第五の金属層が前記第四の金属層
上のうちで前記の回路のボンディングパッドを形成する
部分にのみ形成されることを特徴とする請求項１の回
路。 - 【請求項５】 絶縁基板の主たる表面上に設けられた、
薄膜素子と電気的相互接続とを含む薄膜相互接続回路に
おいて、この相互接続は、 前記基板上に形成された１００から３００ｎｍの範囲の
厚みを有するチタンからなる第一の金属層と、 前記の第一の金属層上に形成され、５０から３００ｎｍ
の範囲の厚みを有し、０．３ないし１４重量パーセント
のパラジウムを含むチタンとパラジウムの合金からなる
第二の金属層と、 前記の第二の金属層上に形成された２５００から４００
０ｎｍの範囲の厚みを有する銅からなる第三の金属層
と、 前記の第三の金属層上に形成された８００から２０００
ｎｍの範囲の厚みを有するニッケルからなる第四の金属
層と、 前記の第四の金属層の少なくとも一部の上に形成された
７００から２５００ｎｍの範囲の厚みを有する金からな
る第五の金属層とからなることを特徴とする薄膜相互接
続回路。 - 【請求項６】 前記の第五の金属層が前記の第四の金属
層の実質的に全表面にわたって形成されていることを特
徴とする請求項５の回路。 - 【請求項７】 前記の第五の金属層が前記第四の金属層
上のうちで、前記の回路のボンディングパッドを形成す
る部分にのみ形成されることを特徴とする請求項５の回
路。 - 【請求項８】 基板上にチタンからなる第一の金属層を
堆積するステップと、 ０．３ないし１４重量パーセントのパラジウムを含み残
部が実質的にチタンであるチタンとパラジウムの合金か
らなる第二の金属層を前記の第一の金属層の上に堆積す
るステップと、 最初に銅の薄膜を前記の第二の金属層上に形成し、つい
で前記の薄層の選択部分の上にさらに銅を電気めっきす
ることによって、前記の第二の金属層上に銅からなる第
三の金属層を堆積するステップと、 前記の電気めっき銅層上にニッケルからなる第四の金属
層を電気めっきするステップと、 前記の第四の層の少なくとも所定の部分に金からなる第
五の金属層を電気めっきするステップと、 前記の第一と第二の層ならびに前記の銅薄膜について前
記電気めっき金属によって覆われていない部分を除去す
るステップとからなることを特徴とする、絶縁基板の主
たる表面上の導電素子間に電気的相互接続を形成する方
法。 - 【請求項９】 前記の第一の金属層が１００から３００
ｎｍの範囲の厚みを有するように堆積され、前記の第二
の金属層が５０から３００ｎｍの範囲の厚みを有するよ
うに堆積され、前記の第三の金属層中の前記の薄膜部分
が３００から７００ｎｍの範囲の厚みを有するように堆
積され、前記の第三の金属層の追加の金属部分が前記第
三の金属層の全厚みが２５００から４０００ｎｍとなる
ような厚さに前記の薄膜上に電気めっきされ、前記の第
四の金属層が８００から２０００ｎｍの範囲の厚みを有
するように電気めっきされ、前記の第五の金属層が１５
００から２５００ｎｍの範囲の厚みを有するように電気
めっきされることを特徴とする請求項８の方法。 - 【請求項１０】 前記の第一および第二の金属層の形成
ならびに前記の金属薄膜の形成がスパッタリングによっ
て行われることを特徴とする請求項８の方法。 - 【請求項１１】 前記のチタンとパラジウム合金のスパ
ッタリングがパラジウムのプラグを含むチタンターゲッ
トを用いて行われることを特徴とする請求項８の方法。 - 【請求項１２】 絶縁基板の主たる表面の実質的に全面
にわたり本質的にチタンからなり１００から３００ｎｍ
の範囲の厚みを有する第一の金属層を堆積するステップ
と、 ０．３ないし１４重量パーセントのパラジウムを含み残
部が実質的にチタンであるチタンとパラジウムの合金か
らなり、５０から３００ｎｍの範囲の厚みを有する第二
の金属層を前記の第一の金属層上に実質的に全面にわた
り堆積するステップと、 前記の第二の金属層の実質的に全面にわたり、本質的に
銅からなり、３００から７００ｎｍの範囲の厚みを有す
る金属薄膜を堆積するステップと、 前記の銅の蒸着層の選択部分の上に、さらに銅を所望の
相互接続パターン状に銅の全厚みが２５００から４００
０ｎｍの範囲になるように電気めっきし、前記の薄膜お
よび電気めっき銅により第三の金属層を形成するステッ
プと、 前記の電気めっき銅層が乾く前に前記電気めっき銅層の
実質的に全面にわたり、本質的にニッケルからなる第四
の金属層を、スルファミン酸ニッケルからなるメッキ浴
を用いて、８００から２０００ｎｍの範囲の厚みに電気
めっきするステップと、 前記の第四の金属層の少なくとも一部の上に本質的に金
からなる第五の金属層を７００から２５００ｎｍの範囲
の厚みに、シアン化金を含むメッキ浴を用いて電気めっ
きするステップと、 アンモニア性溶液からなるエッチング水溶液に浸漬する
ことにより、スパッタリングされた銅層において、少な
くとも一つの前記の電気めっき層により覆われていない
部分を除去するステップと、フッ化水素酸からなるエッ
チング水溶液に浸漬することにより、スパッタリングさ
れたチタン層とチタン−パラジウム合金層において、少
なくとも一つの前記の電気めっき層により覆われていな
い部分を除去するステップとからなることを特徴とす
る、絶縁基板の主たる表面上に薄膜素子と電気的相互接
続とを含む回路を形成する方法。 - 【請求項１３】 前記の第一の金属層が１００から３０
０ｎｍの範囲の厚みを有するように堆積され、前記の第
二の金属層が５０から３００ｎｍの範囲の厚みを有する
ように堆積され、前記の第三の金属層の前記の薄膜が３
００から７００ｎｍの範囲の厚みを有するように堆積さ
れ、残りの第三の金属層部分がこの第三の金属層の全厚
みが２５００から４０００ｎｍの範囲になるように前記
の薄膜上に電気めっきされ、前記の第四の金属層が８０
０から２０００ｎｍの範囲の厚みを有するように電気め
っきされ、前記の第五の金属層が１５００から２５００
ｎｍの範囲の厚みを有するように電気めっきされること
を特徴とする請求項１２の方法。 - 【請求項１４】 前記の堆積がスパッタリングによって
行われることを特徴とする請求項１２の方法。 - 【請求項１５】 前記の第五の金属層が前記の第四の金
属層の実質的に全面にわたって形成されることを特徴と
する請求項１２の方法。 - 【請求項１６】 前記の回路のボンディングパッドとな
るような前記の第四の層の領域上にのみ前記の第五の金
属層が形成されることを特徴とする請求項１２の方法。 - 【請求項１７】 前記のチタン層とチタン−パラジウム
合金層をエッチングするための溶液が０．５ないし２重
量パーセントおよびそれ以上の濃度のＨＦからなること
を特徴とする請求項１２の方法。 - 【請求項１８】 前記のＨＦエッチング溶液が０．５な
いし１．２重量パーセントのＨＦからなることを特徴と
する請求項１７の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/968,810 US5288951A (en) | 1992-10-30 | 1992-10-30 | Copper-based metallizations for hybrid integrated circuits |
| US968810 | 1992-10-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06237057A true JPH06237057A (ja) | 1994-08-23 |
| JP2690026B2 JP2690026B2 (ja) | 1997-12-10 |
Family
ID=25514809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5288775A Expired - Fee Related JP2690026B2 (ja) | 1992-10-30 | 1993-10-26 | 薄膜相互接続回路およびその形成方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US5288951A (ja) |
| EP (1) | EP0608603B1 (ja) |
| JP (1) | JP2690026B2 (ja) |
| KR (1) | KR0154139B1 (ja) |
| DE (1) | DE69322849T2 (ja) |
| ES (1) | ES2127794T3 (ja) |
| HK (1) | HK1002399A1 (ja) |
| SG (1) | SG52193A1 (ja) |
| TW (1) | TW222709B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466972A (en) * | 1994-05-09 | 1995-11-14 | At&T Corp. | Metallization for polymer-dielectric multichip modules including a Ti/Pd alloy layer |
| US5829124A (en) * | 1995-12-29 | 1998-11-03 | International Business Machines Corporation | Method for forming metallized patterns on the top surface of a printed circuit board |
| DE19640242C2 (de) * | 1996-09-30 | 2002-01-10 | Infineon Technologies Ag | Kathodenanordnung für GTO-Thyristor |
| US5969422A (en) * | 1997-05-15 | 1999-10-19 | Advanced Micro Devices, Inc. | Plated copper interconnect structure |
| US5972193A (en) * | 1997-10-10 | 1999-10-26 | Industrial Technology Research Institute | Method of manufacturing a planar coil using a transparency substrate |
| US7007378B2 (en) | 1999-06-24 | 2006-03-07 | International Business Machines Corporation | Process for manufacturing a printed wiring board |
| KR100352661B1 (ko) * | 2000-02-10 | 2002-09-12 | 퀄리플로나라테크 주식회사 | 반도체 소자 배선용 구리 박막의 증착속도를 높이기 위한전처리 세정방법 |
| US6534863B2 (en) | 2001-02-09 | 2003-03-18 | International Business Machines Corporation | Common ball-limiting metallurgy for I/O sites |
| JP2002359459A (ja) * | 2001-06-01 | 2002-12-13 | Nec Corp | 電子部品の実装方法、プリント配線基板および実装構造体 |
| DE10229972B4 (de) * | 2002-07-03 | 2007-02-01 | Sagem Orga Gmbh | Tragbarer Datenträger mit einer polymerbasierten integrierten Schaltung |
| DE10238816B4 (de) * | 2002-08-23 | 2008-01-10 | Qimonda Ag | Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen |
| JP2004241542A (ja) * | 2003-02-05 | 2004-08-26 | Matsushita Electric Ind Co Ltd | はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体 |
| US6994918B2 (en) * | 2003-08-12 | 2006-02-07 | Johnson Morgan T | Selective application of conductive material to circuit boards by pick and place |
| TWI262041B (en) * | 2003-11-14 | 2006-09-11 | Hitachi Chemical Co Ltd | Formation method of metal layer on resin layer, printed wiring board, and production method thereof |
| US7660145B2 (en) * | 2005-07-01 | 2010-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Storage device and semiconductor device |
| KR100874172B1 (ko) * | 2007-07-13 | 2008-12-15 | (주)아큐텍반도체기술 | 연성인쇄회로기판의 제조방법 및 이를 이용하여 형성된연성 인쇄회로기판의 금속 배선패턴 |
| JP5580972B2 (ja) * | 2008-06-06 | 2014-08-27 | デクセリアルズ株式会社 | スパッタリング複合ターゲット |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4016050A (en) * | 1975-05-12 | 1977-04-05 | Bell Telephone Laboratories, Incorporated | Conduction system for thin film and hybrid integrated circuits |
| IT1197776B (it) * | 1986-07-15 | 1988-12-06 | Gte Telecom Spa | Processo per l'ottenimento di circuiti passivi a strato sottile con linee resistive a differenti resistenze di strato e circuito passivo realizzato con il processo suddetto |
| US4927505A (en) * | 1988-07-05 | 1990-05-22 | Motorola Inc. | Metallization scheme providing adhesion and barrier properties |
-
1992
- 1992-10-30 US US07/968,810 patent/US5288951A/en not_active Expired - Lifetime
-
1993
- 1993-01-20 TW TW082100366A patent/TW222709B/zh active
- 1993-10-20 US US08/139,499 patent/US5356526A/en not_active Expired - Lifetime
- 1993-10-20 EP EP93308338A patent/EP0608603B1/en not_active Expired - Lifetime
- 1993-10-20 DE DE69322849T patent/DE69322849T2/de not_active Expired - Fee Related
- 1993-10-20 SG SG1995002274A patent/SG52193A1/en unknown
- 1993-10-20 ES ES93308338T patent/ES2127794T3/es not_active Expired - Lifetime
- 1993-10-26 JP JP5288775A patent/JP2690026B2/ja not_active Expired - Fee Related
- 1993-10-28 KR KR1019930022552A patent/KR0154139B1/ko not_active IP Right Cessation
-
1998
- 1998-02-23 HK HK98101374A patent/HK1002399A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HK1002399A1 (en) | 1998-08-21 |
| US5288951A (en) | 1994-02-22 |
| JP2690026B2 (ja) | 1997-12-10 |
| DE69322849D1 (de) | 1999-02-11 |
| US5356526A (en) | 1994-10-18 |
| EP0608603A1 (en) | 1994-08-03 |
| EP0608603B1 (en) | 1998-12-30 |
| KR940010224A (ko) | 1994-05-24 |
| ES2127794T3 (es) | 1999-05-01 |
| SG52193A1 (en) | 1998-09-28 |
| TW222709B (en) | 1994-04-21 |
| DE69322849T2 (de) | 1999-08-19 |
| KR0154139B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2690026B2 (ja) | 薄膜相互接続回路およびその形成方法 | |
| KR100278435B1 (ko) | 전기도금된 제어된 붕괴 칩 접속부의 존재하에서 티탄-텅스텐을에칭시키는 개선된 방법 | |
| US3761309A (en) | Ctor components into housings method of producing soft solderable contacts for installing semicondu | |
| US6232212B1 (en) | Flip chip bump bonding | |
| EP0200082A2 (en) | Barrierless high-temperature Lift-off process for forming a patterned interconnection layer | |
| JPH0853781A (ja) | Ｃ４製造のためのＴｉＷの選択的エッチング | |
| JPH0212829A (ja) | ボンデイング・パツド用合金層及びボンデイング・パツド構造体 | |
| TW200830503A (en) | A metallization layer stack without a terminal aluminum metal layer | |
| KR20000077164A (ko) | 저항이 향상된 절연층을 포함하는 반도체 장치 및 제조 방법 | |
| TW200846497A (en) | Selective etch of TiW for capture pad formation | |
| US5620611A (en) | Method to improve uniformity and reduce excess undercuts during chemical etching in the manufacture of solder pads | |
| JP2003338516A (ja) | 半導体装置およびその製造方法 | |
| US4380867A (en) | Method for making electrically conductive penetrations into thin films | |
| US7425278B2 (en) | Process of etching a titanium/tungsten surface and etchant used therein | |
| JP4758613B2 (ja) | フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法 | |
| EP0633328A1 (en) | Method for depositing conductive metal traces on diamond | |
| US4411757A (en) | Formation of electrodes for magnetoresistive sensor | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JPS6112047A (ja) | 半導体装置の製造方法 | |
| JPH09148331A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| US5306669A (en) | Integrated circuit device and method for manufacturing the same | |
| JPH0370129A (ja) | 半導体装置の製造方法 | |
| CN117877968A (zh) | 一种电镀Cu电极图案化方法 | |
| JPS61150350A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |