JPH06232472A - 圧電素子の製造方法 - Google Patents
圧電素子の製造方法Info
- Publication number
- JPH06232472A JPH06232472A JP3262793A JP3262793A JPH06232472A JP H06232472 A JPH06232472 A JP H06232472A JP 3262793 A JP3262793 A JP 3262793A JP 3262793 A JP3262793 A JP 3262793A JP H06232472 A JPH06232472 A JP H06232472A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ceramic
- piezo
- piezoelectric
- polarization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Products (AREA)
Abstract
(57)【要約】
【目的】 圧電セラミックスに分極処理を施したときの
内部歪みを極小に抑え、電気−機械変換特性を損なうこ
となく、また、破壊されることのない圧電素子の製造方
法を提供する。 【構成】 圧電セラミックス１と基板２との接合温度が
圧電セラミックス１のキュリー点以下となるように圧電
セラミックス１を形成する。このセラミックス１の接合
面にガラス層４を形成し、このガラス層４を介して基板
２と重ねる。この状態で300 ℃〜600 ℃の炉で加熱し、
この加熱下で圧電セラミックス１と基板２に数100 Ｖの
電圧を印加する。この状態で冷却して接合温度以下とな
ったときに電圧印加を停止する。したがって、圧電セラ
ミックス１の分極処理が完了した安定状態で圧電セラミ
ックス１と基板２とは接合するので、圧電セラミックス
１の内部歪みはほとんど生じない。
内部歪みを極小に抑え、電気−機械変換特性を損なうこ
となく、また、破壊されることのない圧電素子の製造方
法を提供する。 【構成】 圧電セラミックス１と基板２との接合温度が
圧電セラミックス１のキュリー点以下となるように圧電
セラミックス１を形成する。このセラミックス１の接合
面にガラス層４を形成し、このガラス層４を介して基板
２と重ねる。この状態で300 ℃〜600 ℃の炉で加熱し、
この加熱下で圧電セラミックス１と基板２に数100 Ｖの
電圧を印加する。この状態で冷却して接合温度以下とな
ったときに電圧印加を停止する。したがって、圧電セラ
ミックス１の分極処理が完了した安定状態で圧電セラミ
ックス１と基板２とは接合するので、圧電セラミックス
１の内部歪みはほとんど生じない。
Description
【０００１】
【産業上の利用分野】本発明は、圧電セラミックスと基
板とを接合一体化する圧電素子の製造方法に関するもの
である。
板とを接合一体化する圧電素子の製造方法に関するもの
である。
【０００２】
【従来の技術】陽極接合による圧電素子の製造方法の従
来例が図３に示されている。この陽極接合は一般的には
図２に示されるようにシリコン基板２とガラス４との接
合に使用され、両者２，４を重ね合わせた状態で高温加
熱し、この下で両者２と４に数100 Ｖの電圧を印加する
ことによって接合を行うものである。図３の従来例はこ
の陽極接合をシリコン基板２と圧電セラミックス１との
接合に利用したものである。圧電セラミックス１の接合
面にガラス層４を形成し、基板２と圧電セラミックス１
をこのガラス層４を介して重ね合わせ、約300 ℃〜500
℃の高温炉にて加熱しながら基板２とガラス層４間に数
100 Ｖの電圧を印加することによって圧電セラミックス
１と基板２とを接合している。
来例が図３に示されている。この陽極接合は一般的には
図２に示されるようにシリコン基板２とガラス４との接
合に使用され、両者２，４を重ね合わせた状態で高温加
熱し、この下で両者２と４に数100 Ｖの電圧を印加する
ことによって接合を行うものである。図３の従来例はこ
の陽極接合をシリコン基板２と圧電セラミックス１との
接合に利用したものである。圧電セラミックス１の接合
面にガラス層４を形成し、基板２と圧電セラミックス１
をこのガラス層４を介して重ね合わせ、約300 ℃〜500
℃の高温炉にて加熱しながら基板２とガラス層４間に数
100 Ｖの電圧を印加することによって圧電セラミックス
１と基板２とを接合している。
【０００３】この場合、接合温度が圧電セラミックス１
のキュリー点よりも高いので、分極処理した圧電セラミ
ックス１と基板２とを高温に加熱して陽極接合により接
合すると、分極状態が崩れてしまう。したがって、この
種の陽極接合にて圧電素子を製造する場合には、接合し
た後に改めて両者１，２間に電圧を印加して圧電セラミ
ックス１の分極処理を行う。
のキュリー点よりも高いので、分極処理した圧電セラミ
ックス１と基板２とを高温に加熱して陽極接合により接
合すると、分極状態が崩れてしまう。したがって、この
種の陽極接合にて圧電素子を製造する場合には、接合し
た後に改めて両者１，２間に電圧を印加して圧電セラミ
ックス１の分極処理を行う。
【０００４】
【発明が解決しようとする課題】しかしながら、圧電セ
ラミックス１と基板２の接合後に圧電セラミックス１に
電圧を加えて分極処理を施すと、この圧電セラミックス
１は分極方向に伸び、分極方向と直交する方向には収縮
して体積が変化するので、圧電セラミックス１と基板２
に内部歪みが生じ、その結果、圧電素子３の機械的圧力
を電気信号に変換する等の電気−機械相互間の変換特性
が損なわれ、さらに歪みが大きいと圧電素子３が破壊す
るという問題が生じた。
ラミックス１と基板２の接合後に圧電セラミックス１に
電圧を加えて分極処理を施すと、この圧電セラミックス
１は分極方向に伸び、分極方向と直交する方向には収縮
して体積が変化するので、圧電セラミックス１と基板２
に内部歪みが生じ、その結果、圧電素子３の機械的圧力
を電気信号に変換する等の電気−機械相互間の変換特性
が損なわれ、さらに歪みが大きいと圧電素子３が破壊す
るという問題が生じた。
【０００５】本発明は、上記従来の課題を解決するため
になされたものであり、その目的は、圧電セラミックス
１に分極処理を施したときの内部歪みを極小に抑え、電
気−機械間の変換特性を損なわず、また、破壊されるこ
とのない圧電素子の製造方法を提供することにある。
になされたものであり、その目的は、圧電セラミックス
１に分極処理を施したときの内部歪みを極小に抑え、電
気−機械間の変換特性を損なわず、また、破壊されるこ
とのない圧電素子の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明は、圧電セラミックスを基板に接合することによっ
て作製する圧電素子の製造方法において、圧電セラミッ
クスと基板との接合温度を圧電セラミックスのキュリー
点以下に設定し、圧電セラミックスと基板とを接合する
際に加熱状態で圧電セラミックスに電圧を印加して分極
を行い、この分極電圧を印加した状態で冷却し、冷却温
度が接合温度以下に低下したときに分極電圧の印加を停
止することを特徴として構成されている。
するために、次のように構成されている。すなわち、本
発明は、圧電セラミックスを基板に接合することによっ
て作製する圧電素子の製造方法において、圧電セラミッ
クスと基板との接合温度を圧電セラミックスのキュリー
点以下に設定し、圧電セラミックスと基板とを接合する
際に加熱状態で圧電セラミックスに電圧を印加して分極
を行い、この分極電圧を印加した状態で冷却し、冷却温
度が接合温度以下に低下したときに分極電圧の印加を停
止することを特徴として構成されている。
【０００７】
【作用】圧電セラミックスと基板との接合温度をキュリ
ー点以下に設定し、圧電セラミックスと基板を重ね合わ
せた状態で接合温度以上の高温に加熱し、この加熱下で
圧電セラミックスに電圧を印加し、分極を行う。この状
態で冷却して、接合温度以下となるまで分極電圧が圧電
セラミックスに印加される。圧電セラミックスは分極の
際に体積の変化を生ずるが、接合面は基板と接合するま
では伸縮自在となっているので、圧電セラミックスの分
極処理が終わった以降に圧電セラミックスと基板とが接
合して圧電素子が製造される。したがって、圧電セラミ
ックスは内部歪みを生ずることなく基板と接合し、圧電
素子が製造される。
ー点以下に設定し、圧電セラミックスと基板を重ね合わ
せた状態で接合温度以上の高温に加熱し、この加熱下で
圧電セラミックスに電圧を印加し、分極を行う。この状
態で冷却して、接合温度以下となるまで分極電圧が圧電
セラミックスに印加される。圧電セラミックスは分極の
際に体積の変化を生ずるが、接合面は基板と接合するま
では伸縮自在となっているので、圧電セラミックスの分
極処理が終わった以降に圧電セラミックスと基板とが接
合して圧電素子が製造される。したがって、圧電セラミ
ックスは内部歪みを生ずることなく基板と接合し、圧電
素子が製造される。
【０００８】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１には、本発明に係る圧電素子の製造方法の一
実施例が示されている。同図において、ジルコンチタン
酸鉛Ｐｂ（ＺｒX Ｔｉ1-X ）Ｏ3 系圧電セラミックス１
は、その組成を変化させることによりキュリー点を自在
に設定できる。この実施例では、圧電セラミックス１と
シリコン等の基板２とを接合温度が圧電セラミックス１
のキュリー点以下となるように、組成を調整して圧電セ
ラミックス１を形成する。また、圧電セラミックス１と
基板２にはそれぞれ電極５ａ，５ｂがスパッタ処理等に
より形成され、さらに圧電セラミックス１の接合面にス
パッタ処理等により厚さ数μｍのガラス層４が無機系接
着層として形成されている。このガラス層４を介して圧
電セラミックス１と基板２とを重ね合わせた状態で300
℃〜600 ℃程度の高温炉に入れて加熱する。この加熱下
で前記電極５ａ，５ｂを介して圧電セラミックス１と基
板２に数100 Ｖの電圧を印加する。
する。図１には、本発明に係る圧電素子の製造方法の一
実施例が示されている。同図において、ジルコンチタン
酸鉛Ｐｂ（ＺｒX Ｔｉ1-X ）Ｏ3 系圧電セラミックス１
は、その組成を変化させることによりキュリー点を自在
に設定できる。この実施例では、圧電セラミックス１と
シリコン等の基板２とを接合温度が圧電セラミックス１
のキュリー点以下となるように、組成を調整して圧電セ
ラミックス１を形成する。また、圧電セラミックス１と
基板２にはそれぞれ電極５ａ，５ｂがスパッタ処理等に
より形成され、さらに圧電セラミックス１の接合面にス
パッタ処理等により厚さ数μｍのガラス層４が無機系接
着層として形成されている。このガラス層４を介して圧
電セラミックス１と基板２とを重ね合わせた状態で300
℃〜600 ℃程度の高温炉に入れて加熱する。この加熱下
で前記電極５ａ，５ｂを介して圧電セラミックス１と基
板２に数100 Ｖの電圧を印加する。
【０００９】この状態のまま冷却し、接合温度以下とな
るまで圧電セラミックス１に分極電圧を印加し続ける。
つまり、接合温度となって圧電セラミックス１と基板２
とが接合（接着固定）するまで、圧電セラミックス１に
分極電圧が印加されることとなり、圧電セラミックス１
の分極処理が完了した状態で圧電セラミックスと基板と
が接合し、圧電素子が製造される。
るまで圧電セラミックス１に分極電圧を印加し続ける。
つまり、接合温度となって圧電セラミックス１と基板２
とが接合（接着固定）するまで、圧電セラミックス１に
分極電圧が印加されることとなり、圧電セラミックス１
の分極処理が完了した状態で圧電セラミックスと基板と
が接合し、圧電素子が製造される。
【００１０】本実施例によれば、圧電セラミックス１と
基板２とが接合温度で接合するまでの間に圧電セラミッ
クス１に分極処理が施されるので、両者１と２が接合す
る前に分極処理が完了している。したがって、圧電セラ
ミックス１の分極が完了した状態では圧電セラミックス
１は分極処理に伴う体積変化が終わって接合しており、
圧電セラミックス１に内部歪みが生ずることはない。そ
のため、従来例のように圧電セラミックス１の内部歪み
による圧電素子の電気−機械相互間の変換特性が損なわ
れるということがない。
基板２とが接合温度で接合するまでの間に圧電セラミッ
クス１に分極処理が施されるので、両者１と２が接合す
る前に分極処理が完了している。したがって、圧電セラ
ミックス１の分極が完了した状態では圧電セラミックス
１は分極処理に伴う体積変化が終わって接合しており、
圧電セラミックス１に内部歪みが生ずることはない。そ
のため、従来例のように圧電セラミックス１の内部歪み
による圧電素子の電気−機械相互間の変換特性が損なわ
れるということがない。
【００１１】また、従来例のように接合処理と分極処理
を別工程で行う必要がなく、本実施例では、これらの処
理を同時に一連の製造工程で行うため、製造工程が簡単
なものとなり、作業効率が向上する。
を別工程で行う必要がなく、本実施例では、これらの処
理を同時に一連の製造工程で行うため、製造工程が簡単
なものとなり、作業効率が向上する。
【００１２】なお、本発明は上記実施例に限定されるこ
とはなく、様々な実施の態様を採り得る。例えば、基板
２はシリコン材を用いたが、ゲルマニウムやガリウムヒ
素等、他の半導体基板を用いてもよい。
とはなく、様々な実施の態様を採り得る。例えば、基板
２はシリコン材を用いたが、ゲルマニウムやガリウムヒ
素等、他の半導体基板を用いてもよい。
【００１３】また、圧電セラミックス１としてジルコン
チタン酸鉛Ｐｂ（ＺｒX Ｔｉ1-X ）Ｏ3 系のものを用い
たが、その他のセラミックスでもよい。
チタン酸鉛Ｐｂ（ＺｒX Ｔｉ1-X ）Ｏ3 系のものを用い
たが、その他のセラミックスでもよい。
【００１４】さらに、圧電セラミックス１のキュリー点
より低い温度で両者１と２を接合させるものであれば、
本実施例のような陽極接合に限らず、共晶接合やガラス
接合等にも本発明を適用でき、さらに本実施例のような
無機系接着剤４を用いないでエポキシ樹脂等の有機系接
着剤を用いても同様に適用できる。これらの場合にも接
合温度よりも高い温度で分極を完了させることとなる。
より低い温度で両者１と２を接合させるものであれば、
本実施例のような陽極接合に限らず、共晶接合やガラス
接合等にも本発明を適用でき、さらに本実施例のような
無機系接着剤４を用いないでエポキシ樹脂等の有機系接
着剤を用いても同様に適用できる。これらの場合にも接
合温度よりも高い温度で分極を完了させることとなる。
【００１５】
【発明の効果】本発明によれば、接合温度以上の加熱状
態から接合温度以下に至るまでの間に圧電セラミックス
に分極電圧が印加されるので、体積変化を伴う分極処理
が完了してから圧電セラミックスと基板とが接合する。
したがって、圧電セラミックスに内部歪みを生ずること
なく圧電素子が製造されるので、従来例のように圧電素
子に電気−機械相互間の変換特性が損なわれることはな
い。
態から接合温度以下に至るまでの間に圧電セラミックス
に分極電圧が印加されるので、体積変化を伴う分極処理
が完了してから圧電セラミックスと基板とが接合する。
したがって、圧電セラミックスに内部歪みを生ずること
なく圧電素子が製造されるので、従来例のように圧電素
子に電気−機械相互間の変換特性が損なわれることはな
い。
【００１６】また、従来例のように、接合処理と分極処
理を別工程で行う必要はなく、接合処理と分極処理を同
時に一連の工程で行うため、製造工程が簡易なものとな
り、作業効率がよい。
理を別工程で行う必要はなく、接合処理と分極処理を同
時に一連の工程で行うため、製造工程が簡易なものとな
り、作業効率がよい。
【図１】本発明に係る圧電素子の製造方法の一実施例を
示す構成図である。
示す構成図である。
【図２】陽極接合の一般例を示す説明図である。
【図３】従来の陽極接合による圧電素子の製造方法を示
す説明図である。
す説明図である。
１ 圧電セラミックス ２ 基板 ３ 圧電素子
Claims (1)
- 【請求項１】 圧電セラミックスを基板に接合すること
によって作製する圧電素子の製造方法において、圧電セ
ラミックスと基板との接合温度を圧電セラミックスのキ
ュリー点以下に設定し、圧電セラミックスと基板とを接
合する際に加熱状態で圧電セラミックスに電圧を印加し
て分極を行い、この分極電圧を印加した状態で冷却し、
冷却温度が接合温度以下に低下したときに分極電圧の印
加を停止することを特徴とする圧電素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262793A JP3419014B2 (ja) | 1993-01-28 | 1993-01-28 | 圧電素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262793A JP3419014B2 (ja) | 1993-01-28 | 1993-01-28 | 圧電素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232472A true JPH06232472A (ja) | 1994-08-19 |
| JP3419014B2 JP3419014B2 (ja) | 2003-06-23 |
Family
ID=12364090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3262793A Expired - Fee Related JP3419014B2 (ja) | 1993-01-28 | 1993-01-28 | 圧電素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3419014B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4682415B2 (ja) * | 2000-11-06 | 2011-05-11 | 富士電機システムズ株式会社 | 陽極接合方法 |
| CN104197714A (zh) * | 2014-08-27 | 2014-12-10 | 中国石油大学(华东) | 具有极化功能的压电陶瓷烧结炉及其烧结极化的方法 |
| WO2017206995A1 (de) * | 2016-06-02 | 2017-12-07 | Physik Instrumente (Pi) Gmbh & Co. Kg | Verfahren zum verbinden eines keramischen friktionselements mit einem piezokeramischen element |
-
1993
- 1993-01-28 JP JP3262793A patent/JP3419014B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4682415B2 (ja) * | 2000-11-06 | 2011-05-11 | 富士電機システムズ株式会社 | 陽極接合方法 |
| CN104197714A (zh) * | 2014-08-27 | 2014-12-10 | 中国石油大学(华东) | 具有极化功能的压电陶瓷烧结炉及其烧结极化的方法 |
| CN104197714B (zh) * | 2014-08-27 | 2015-12-09 | 中国石油大学(华东) | 具有极化功能的压电陶瓷烧结炉及其烧结极化的方法 |
| WO2017206995A1 (de) * | 2016-06-02 | 2017-12-07 | Physik Instrumente (Pi) Gmbh & Co. Kg | Verfahren zum verbinden eines keramischen friktionselements mit einem piezokeramischen element |
| CN109196674A (zh) * | 2016-06-02 | 2019-01-11 | 物理仪器(Pi)两合有限公司 | 用于将陶瓷的摩擦元件与压电陶瓷的元件连接的方法 |
| US10897214B2 (en) | 2016-06-02 | 2021-01-19 | Physik Instrumente (Pi) Gmbh & Co. Kg | Method for joining a ceramic friction element to a piezoceramic element |
| CN109196674B (zh) * | 2016-06-02 | 2022-02-01 | 物理仪器(Pi)两合有限公司 | 用于将陶瓷的摩擦元件与压电陶瓷的元件连接的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3419014B2 (ja) | 2003-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4900970A (en) | Energy-trapping-type piezoelectric resonance device | |
| US20020063496A1 (en) | Actuator device | |
| JPH0226087A (ja) | 積層型圧電素子の製法 | |
| US5647932A (en) | Method of processing a piezoelectric device | |
| US20060049715A1 (en) | Method and appartus for driving electro-mechanical transducer | |
| JP3264074B2 (ja) | 積層強誘電体及びその接合方法 | |
| JPH08116103A (ja) | 圧電アクチュエータおよびその製造方法 | |
| JPH06232472A (ja) | 圧電素子の製造方法 | |
| JP3419008B2 (ja) | 圧電素子の製造方法 | |
| JP4934924B2 (ja) | 強誘電体アクチュエータ素子およびその製造方法 | |
| JPH1187799A (ja) | 磁気抵抗素子とその製造方法 | |
| JP3428773B2 (ja) | バイモルフ圧電素子とその製造方法 | |
| JP3194822B2 (ja) | 複合基板材料の製造方法 | |
| JPS6372171A (ja) | 電歪駆動体の製造方法 | |
| JP2645832B2 (ja) | たて効果型モノモルフ素子及びその駆動方法 | |
| JP3416968B2 (ja) | 圧電体と基板の加熱接合方法 | |
| JPS6372172A (ja) | 薄板状電歪積層体 | |
| JP3114459B2 (ja) | 圧電素子の製造方法 | |
| JP3114460B2 (ja) | 圧電素子の製造方法 | |
| JPH08242024A (ja) | 圧電アクチュエータ | |
| JP2816851B2 (ja) | 圧電捩り変位素子，圧電伸縮変位素子，及び圧電複合変位素子 | |
| JPH11132873A (ja) | 圧電検出器及びその製造方法 | |
| JPH03159280A (ja) | マルチモルフ素子の製造方法 | |
| JPS5919383A (ja) | 圧電バイモルフ | |
| JPH0442947Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |