JPH06232322A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06232322A JPH06232322A JP1511893A JP1511893A JPH06232322A JP H06232322 A JPH06232322 A JP H06232322A JP 1511893 A JP1511893 A JP 1511893A JP 1511893 A JP1511893 A JP 1511893A JP H06232322 A JPH06232322 A JP H06232322A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- protective film
- semiconductor device
- aluminum wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】ＬＯＣにおいて、それぞれの熱膨張率の違いに
より発生する、リードと電源系アルミニウム配線に挟ま
れた部分の保護膜のクラックを防止する。 【構成】半導体チップ１０の周辺部で、リード１２ａと
保護膜１７と電源系アルミニウム配線１６が接触してい
る部分のリードに溝を掘ることにより、リードと保護膜
の接触面積が小さくなるので、保護膜はリードからの熱
応力を受けにくくなり、クラックを防ぐ事ができる。
より発生する、リードと電源系アルミニウム配線に挟ま
れた部分の保護膜のクラックを防止する。 【構成】半導体チップ１０の周辺部で、リード１２ａと
保護膜１７と電源系アルミニウム配線１６が接触してい
る部分のリードに溝を掘ることにより、リードと保護膜
の接触面積が小さくなるので、保護膜はリードからの熱
応力を受けにくくなり、クラックを防ぐ事ができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
パッケージのリード形状の改良に関する。
パッケージのリード形状の改良に関する。
【０００２】
【従来の技術】従来の半導体装置のパッケージのうち、
樹脂封入されたものは、アイランドと呼ばれる半導体チ
ップを固定し、保持する金属部分と、リードと呼ばれる
パッケージのピンにつながった金属部分とから構成され
ている。そして半導体チップ上に設けられたボンディン
グパッドとリードとが、ボンディングワイヤにより電気
的に接続されている。
樹脂封入されたものは、アイランドと呼ばれる半導体チ
ップを固定し、保持する金属部分と、リードと呼ばれる
パッケージのピンにつながった金属部分とから構成され
ている。そして半導体チップ上に設けられたボンディン
グパッドとリードとが、ボンディングワイヤにより電気
的に接続されている。
【０００３】図２は、このような半導体装置の樹脂封入
前の状態を示した平面図である。図２に於いて、半導体
チップ１０はアイランド１１の上に固定、保持されてお
り、半導体チップ上に設けられたボンディングパッド１
３ａ〜１３ｄとリード１２ａ〜１２ｄとの間は、それぞ
れボンディングワイヤ１４ａ〜１４ｄにより電気的に接
続されている。そしてリード１２ａ〜１２ｄは、そのま
ま半導体装置のパッケージのピンへとつながっている
が、図２ではリードの途中から省略している。
前の状態を示した平面図である。図２に於いて、半導体
チップ１０はアイランド１１の上に固定、保持されてお
り、半導体チップ上に設けられたボンディングパッド１
３ａ〜１３ｄとリード１２ａ〜１２ｄとの間は、それぞ
れボンディングワイヤ１４ａ〜１４ｄにより電気的に接
続されている。そしてリード１２ａ〜１２ｄは、そのま
ま半導体装置のパッケージのピンへとつながっている
が、図２ではリードの途中から省略している。
【０００４】このような従来の半導体装置に対し、近年
ＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐの略）と呼ばれる新
しい技術により組立てられた半導体装置が現れている。
これは、半導体装置チップを固定し、保持するアイラン
ドをなくして、パッケージのピンにつながったリード自
体により、半導体チップを固定し、保持するものであ
る。
ＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐの略）と呼ばれる新
しい技術により組立てられた半導体装置が現れている。
これは、半導体装置チップを固定し、保持するアイラン
ドをなくして、パッケージのピンにつながったリード自
体により、半導体チップを固定し、保持するものであ
る。
【０００５】図３にそのような半導体装置の樹脂封入前
の平面図を示す。なお、図２で示した従来の半導体装置
と同一機能を有する部分には同一番号を付してある。
の平面図を示す。なお、図２で示した従来の半導体装置
と同一機能を有する部分には同一番号を付してある。
【０００６】図３に於いては、リード１２ａ〜１２ｄと
半導体チップ１０との間に粘着テープ１５を挿入し、熱
圧着により半導体チップをリードに固定している。そし
て、リード１２ａ〜１２ｄと半導体チップ上にボンディ
ングパッド１３ａ〜１３ｄとをボンディングワイヤ１４
ａ〜１４ｄにより電気的に接続することは図２で述べた
従来技術と同じである。またリードによる半導体チップ
の保持効果を高めるため、半導体チップ上のリードはあ
る程度幅を大きくして、粘着テープとの接触面を大きく
している。
半導体チップ１０との間に粘着テープ１５を挿入し、熱
圧着により半導体チップをリードに固定している。そし
て、リード１２ａ〜１２ｄと半導体チップ上にボンディ
ングパッド１３ａ〜１３ｄとをボンディングワイヤ１４
ａ〜１４ｄにより電気的に接続することは図２で述べた
従来技術と同じである。またリードによる半導体チップ
の保持効果を高めるため、半導体チップ上のリードはあ
る程度幅を大きくして、粘着テープとの接触面を大きく
している。
【０００７】このＬＯＣ技術を用いると、アイランドと
リードとを分離する必要がないので、従来の組立技術を
用いた場合と比較して、その分離領域に相当する分だけ
大きな半導体チップを、同じ大きさのパッケージに組立
てることが出来るという利点がある。また、リードが半
導体チップ上に配置されているため、その形状を変える
ことにより、半導体チップ上のボンディングパッドの配
置の自由度が増すという利点もある。たとえば、ボンデ
ィングパッドを半導体チップの中央に配置するというこ
とも、従来技術ではボンディングワイヤが長くなって、
半導体チップに接触するという不具合が発生したが、こ
のＬＯＣ技術ではそのような問題も生じない。
リードとを分離する必要がないので、従来の組立技術を
用いた場合と比較して、その分離領域に相当する分だけ
大きな半導体チップを、同じ大きさのパッケージに組立
てることが出来るという利点がある。また、リードが半
導体チップ上に配置されているため、その形状を変える
ことにより、半導体チップ上のボンディングパッドの配
置の自由度が増すという利点もある。たとえば、ボンデ
ィングパッドを半導体チップの中央に配置するというこ
とも、従来技術ではボンディングワイヤが長くなって、
半導体チップに接触するという不具合が発生したが、こ
のＬＯＣ技術ではそのような問題も生じない。
【０００８】
【発明が解決しようとする課題】しかるに前述したＬＯ
Ｃ技術で組立てた従来の半導体装置では、半導体チップ
上に形成した保護膜にクラックが発生しやすいという問
題がある。以下にこの点について詳しく説明する。
Ｃ技術で組立てた従来の半導体装置では、半導体チップ
上に形成した保護膜にクラックが発生しやすいという問
題がある。以下にこの点について詳しく説明する。
【０００９】一般に半導体装置では、最も表面に近い配
線にはアルミニウム配線が用いられており、その上に
は、外部からの汚染やキズに対する保護を目的として酸
化シリコンや窒化シリコンの保護膜を形成している。
線にはアルミニウム配線が用いられており、その上に
は、外部からの汚染やキズに対する保護を目的として酸
化シリコンや窒化シリコンの保護膜を形成している。
【００１０】一方、ＬＯＣ技術で組立てた半導体装置で
は、半導体チップ表面は粘着テープを介してではある
が、リードと接触している。このような構造を有する半
導体装置が高温に保持されるなどの熱的ストレスを受け
ると、アルミニウム配線と保護膜とリードとの熱膨張率
の違いから、三者の界面に熱応力が発生する。アルミニ
ウム配線とリードに挟まれた領域の保護膜は上下ら熱応
力を受けることになり、保護膜が損傷を受けてクラック
が発生したりする。そして、このクラックはアルミニウ
ム配線が太くて保護膜との接触面積が大きいほど発生し
やすい。
は、半導体チップ表面は粘着テープを介してではある
が、リードと接触している。このような構造を有する半
導体装置が高温に保持されるなどの熱的ストレスを受け
ると、アルミニウム配線と保護膜とリードとの熱膨張率
の違いから、三者の界面に熱応力が発生する。アルミニ
ウム配線とリードに挟まれた領域の保護膜は上下ら熱応
力を受けることになり、保護膜が損傷を受けてクラック
が発生したりする。そして、このクラックはアルミニウ
ム配線が太くて保護膜との接触面積が大きいほど発生し
やすい。
【００１１】半導体装置では、半導体チップ上の周辺部
に電源系配線として５０μｍから１００μｍ幅のアルミ
ニウム配線が設けられている場合が多く、特にこの部分
で保護膜のクラックが発生しやすくなっている。
に電源系配線として５０μｍから１００μｍ幅のアルミ
ニウム配線が設けられている場合が多く、特にこの部分
で保護膜のクラックが発生しやすくなっている。
【００１２】保護膜にクラックが発生するのを防ぐため
には、アルミニウム配線と保護膜、保護膜とリードとの
接触面積を小さくすればよい。アルミニウム配線に関し
ては、スリットを入れる事が行われているが、配線の全
領域にわたってスリットを入れると、実効的配線幅を減
少させ、配線抵抗が増して回路動作上の問題が発生する
場合がある。又、接触面積を小さくするためにリードを
細めると、ＬＯＣ特有のリードにより半導体チップを保
持するという効果が弱まってしまうという問題が生じ
る。
には、アルミニウム配線と保護膜、保護膜とリードとの
接触面積を小さくすればよい。アルミニウム配線に関し
ては、スリットを入れる事が行われているが、配線の全
領域にわたってスリットを入れると、実効的配線幅を減
少させ、配線抵抗が増して回路動作上の問題が発生する
場合がある。又、接触面積を小さくするためにリードを
細めると、ＬＯＣ特有のリードにより半導体チップを保
持するという効果が弱まってしまうという問題が生じ
る。
【００１３】そこで本発明の目的は、以上の問題を解決
して半導体チップを保持し、保護膜にクラックが発生す
るのを防ぐ事の出来る半導体装置を提供することにあ
る。
して半導体チップを保持し、保護膜にクラックが発生す
るのを防ぐ事の出来る半導体装置を提供することにあ
る。
【００１４】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップ表面とパッケージのリードとを接着する手
段を用いて、前記リードに半導体チップを固定するとと
もに、半導体チップ上に設けられた金属配線に接続され
たボンディングパッドと前記リードとを、ボンディング
ワイヤにより電気的に接続した半導体装置に於いて、少
なくとも前記半導体チップの周辺部の太いアルミニウム
配線上で前記リードに溝を掘ったことを特徴として構成
される。
半導体チップ表面とパッケージのリードとを接着する手
段を用いて、前記リードに半導体チップを固定するとと
もに、半導体チップ上に設けられた金属配線に接続され
たボンディングパッドと前記リードとを、ボンディング
ワイヤにより電気的に接続した半導体装置に於いて、少
なくとも前記半導体チップの周辺部の太いアルミニウム
配線上で前記リードに溝を掘ったことを特徴として構成
される。
【００１５】
【実施例】以下に図面を用いて本発明の実施例について
説明する。図１は本発明の一実施例の平面図で、従来の
ＬＯＣ技術を示した図３の一部分に相当する場所を拡大
した図およびそのＡ−Ａ1 線断面図である。
説明する。図１は本発明の一実施例の平面図で、従来の
ＬＯＣ技術を示した図３の一部分に相当する場所を拡大
した図およびそのＡ−Ａ1 線断面図である。
【００１６】図１に於いて１６は半導体チップ１０の周
辺部にもうけられた電源系のアルミニウム配線であり５
０μｍ程度の幅を有する。そして、半導体チップ上のリ
ード１２ａ，１２ｂは、このアルミニウム配線１６の上
の部分のみ溝が掘られている。このように、太いアルミ
ニウム配線上に限ってリードに溝を掘ることで、太いア
ルミニウム配線上の保護膜とリードとの接触面積が小さ
くなるので、太いアルミニウムは配線上の保護膜はリー
ドからの熱応力を受けにくくなり、クラックの発生を防
ぐ事が出来る。
辺部にもうけられた電源系のアルミニウム配線であり５
０μｍ程度の幅を有する。そして、半導体チップ上のリ
ード１２ａ，１２ｂは、このアルミニウム配線１６の上
の部分のみ溝が掘られている。このように、太いアルミ
ニウム配線上に限ってリードに溝を掘ることで、太いア
ルミニウム配線上の保護膜とリードとの接触面積が小さ
くなるので、太いアルミニウムは配線上の保護膜はリー
ドからの熱応力を受けにくくなり、クラックの発生を防
ぐ事が出来る。
【００１７】又、アルミニウム配線１６の幅は何ら変え
ていないので、配線抵抗が増大するなどの問題も生じな
い。
ていないので、配線抵抗が増大するなどの問題も生じな
い。
【００１８】
【発明の効果】以上説明したように本発明は、半導体チ
ップ表面とパッケージのリードとを接着する手段を用い
て、前記リードに半導体チップを固定するとともに、半
導体チップ上に設けられた金属配線に接続されたボンデ
ィングパッドと前記リードとを、ボンディングワイヤに
より電気的に接続した半導体装置に於いて、少なくとも
前記半導体チップの周辺部の太いアルミニウム配線上で
前記リードに溝を掘ることで、半導体チップ表面に形成
した保護膜が熱応力により損傷を受けるのを防ぐ効果を
有する。
ップ表面とパッケージのリードとを接着する手段を用い
て、前記リードに半導体チップを固定するとともに、半
導体チップ上に設けられた金属配線に接続されたボンデ
ィングパッドと前記リードとを、ボンディングワイヤに
より電気的に接続した半導体装置に於いて、少なくとも
前記半導体チップの周辺部の太いアルミニウム配線上で
前記リードに溝を掘ることで、半導体チップ表面に形成
した保護膜が熱応力により損傷を受けるのを防ぐ効果を
有する。
【図１】本発明の一実施例の平面図、及びそのＡ−Ａ1
線を軸とし、縦方向に切った断面図である。
線を軸とし、縦方向に切った断面図である。
【図２】半導体チップを固定、保持する金属部分アイラ
ンドと、パッケージにつながった金属部分リードで構成
された樹脂封入前の従来の半導体装置の平面図である。
ンドと、パッケージにつながった金属部分リードで構成
された樹脂封入前の従来の半導体装置の平面図である。
【図３】リード自体により半導体チップを固定、保持す
る樹脂封入前の従来の半導体装置の平面図である。
る樹脂封入前の従来の半導体装置の平面図である。
１０ 半導体チップ １１ アイランド １２ａ〜１２ｄ リード １３ａ〜１３ｄ ボンディングパッド １４ａ〜１４ｄ ボンディングワイヤ １５ 粘着テープ １６ アルミニウム配線 １７ 保護膜 １８ 半導体基板
Claims (2)
- 【請求項１】 半導体装置チップ表面とパッケージのリ
ードとを接着する手段を用いて、前記リードに半導体チ
ップを固定するとともに、半導体チップ上に設けられた
金属配線に接続されたボンディングパッドと前記リード
とを、ボンディングワイヤにより電気的に接続してなる
半導体装置に於いて、少なくとも前記半導体チップの周
辺部の太いアルミニウム配線上で前記リードに溝が形成
されていることを特徴とする半導体装置。 - 【請求項２】 前記半導体チップの周辺部の太いアルミ
ニウム配線が電源系のアルミニウム配線であることを特
徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1511893A JP2826432B2 (ja) | 1993-02-02 | 1993-02-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1511893A JP2826432B2 (ja) | 1993-02-02 | 1993-02-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232322A true JPH06232322A (ja) | 1994-08-19 |
| JP2826432B2 JP2826432B2 (ja) | 1998-11-18 |
Family
ID=11879916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1511893A Expired - Fee Related JP2826432B2 (ja) | 1993-02-02 | 1993-02-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2826432B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0699710A2 (en) | 1994-09-01 | 1996-03-06 | Bridgestone Corporation | Polymeric reticulated structure and method for making |
-
1993
- 1993-02-02 JP JP1511893A patent/JP2826432B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0699710A2 (en) | 1994-09-01 | 1996-03-06 | Bridgestone Corporation | Polymeric reticulated structure and method for making |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2826432B2 (ja) | 1998-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6459152B1 (en) | Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface | |
| JP2923236B2 (ja) | リード・オン・チップ半導体パッケージおよびその製造方法 | |
| US20070252247A1 (en) | Leadframe structures for semiconductor packages | |
| US5796162A (en) | Frames locking method for packaging semiconductor chip | |
| JP2002270720A (ja) | 半導体装置およびその製造方法 | |
| JP2826432B2 (ja) | 半導体装置 | |
| JP2704085B2 (ja) | 半導体装置 | |
| JP2000124235A (ja) | 樹脂封止半導体装置 | |
| JP2680974B2 (ja) | 半導体装置 | |
| JP2680969B2 (ja) | 半導体記憶装置 | |
| JP2871987B2 (ja) | 半導体記憶装置 | |
| JPH0621322A (ja) | 半導体記憶装置 | |
| JPH0778910A (ja) | 半導体装置 | |
| JP2567870B2 (ja) | 半導体記憶装置 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JP2500643B2 (ja) | 半導体装置 | |
| US20050082689A1 (en) | Resin-sealed semiconductor device | |
| JP2630299B2 (ja) | 半導体装置 | |
| JPS61253826A (ja) | 半導体装置およびその製造方法 | |
| JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0536861A (ja) | 半導体デバイス | |
| US7355275B2 (en) | Chip package and fabricating method thereof | |
| KR100216843B1 (ko) | 리드프레임의 구조 및 이를 이용한 반도체 패키지 | |
| KR20030017677A (ko) | 휘어진 다이를 사용하는 반도체 패키지 | |
| JPH03116744A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980818 |
|
| LAPS | Cancellation because of no payment of annual fees |