JPH06231302A - イメージ読み出し制御方式 - Google Patents
イメージ読み出し制御方式Info
- Publication number
- JPH06231302A JPH06231302A JP5034590A JP3459093A JPH06231302A JP H06231302 A JPH06231302 A JP H06231302A JP 5034590 A JP5034590 A JP 5034590A JP 3459093 A JP3459093 A JP 3459093A JP H06231302 A JPH06231302 A JP H06231302A
- Authority
- JP
- Japan
- Prior art keywords
- image
- memory
- image data
- data
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Character Input (AREA)
- Image Input (AREA)
Abstract
(57)【要約】
【目的】 読み出し処理能力を向上させることのできる
イメージ読み出し制御方式を提供する。 【構成】 イメージメモリ１７内に格納されたイメージ
データをマイクロプロセッサによりアクセスして読み出
す方式であって、２つの共有メモリ２４，２５と、イメ
ージメモリ１７から前記マイクロプロセッサで指定され
たアドレス領域の前記イメージデータを前記各共有メモ
リ２４，２５に転送する回路とを備え、前記一方の共有
メモリ（２４または２５）で前記イメージメモリからイ
メージデータの転送を受けるとともに、これと並行して
既に前記イメージデータの転送を受けた前記他方の共有
メモリ（２５または２４）内のイメージデータのアクセ
ス処理を行うようにした。
イメージ読み出し制御方式を提供する。 【構成】 イメージメモリ１７内に格納されたイメージ
データをマイクロプロセッサによりアクセスして読み出
す方式であって、２つの共有メモリ２４，２５と、イメ
ージメモリ１７から前記マイクロプロセッサで指定され
たアドレス領域の前記イメージデータを前記各共有メモ
リ２４，２５に転送する回路とを備え、前記一方の共有
メモリ（２４または２５）で前記イメージメモリからイ
メージデータの転送を受けるとともに、これと並行して
既に前記イメージデータの転送を受けた前記他方の共有
メモリ（２５または２４）内のイメージデータのアクセ
ス処理を行うようにした。
Description
【０００１】
【産業上の利用分野】本発明は、イメージ読み出し制御
方式、さらに詳述すると光学式文字読取装置においてイ
メージメモリに書き込まれたイメージデータを高速にア
クセスすることができるようにするためのイメージ読み
出し制御方式に関するものである。
方式、さらに詳述すると光学式文字読取装置においてイ
メージメモリに書き込まれたイメージデータを高速にア
クセスすることができるようにするためのイメージ読み
出し制御方式に関するものである。
【０００２】
【従来の技術】一般に、光学式文字読取装置は図４に示
すような基本構成となっている。すなわち、図４におい
て、この装置は、帳票１上に記入されている文字（本例
の場合では「１２３４」の文字パタン）等のイメージが
結像レンズ２を通して結像されるＣＣＤ（電荷結合素
子）３と、Ａ／Ｄ変換部４、イメージメモリ回路部５、
前処理部６、認識部７、主制御部８、メカ制御部９等で
構成されている。
すような基本構成となっている。すなわち、図４におい
て、この装置は、帳票１上に記入されている文字（本例
の場合では「１２３４」の文字パタン）等のイメージが
結像レンズ２を通して結像されるＣＣＤ（電荷結合素
子）３と、Ａ／Ｄ変換部４、イメージメモリ回路部５、
前処理部６、認識部７、主制御部８、メカ制御部９等で
構成されている。
【０００３】次に、この光学式文字読取装置の動作を説
明する。まず、主制御部８でメカ制御部９を駆動して結
像レンズ２及びＣＣＤ３を移動させ、帳票１上を結像レ
ンズ２を通して光学的に走査し、この走査で得られたＣ
ＣＤ３のアナログデータをＡ／Ｄ変換部４でデジタルデ
ータに変換し、このデジタルデータをイメージメモリ回
路部５に格納する。次に、前処理部６は、図示せぬマイ
クロプロセッサを有し、このマイクロプロセッサの制御
で主制御部８から帳票１上の文字の記入されている位置
情報を受け取り、イメージメモリ回路部５上から文字パ
タンを切り出し、そのパタンデータを認識部７に渡す。
また、パタンデータが渡された認識部７は、このパタン
データから文字認識を行い、認識した結果を文字コード
として主制御部８に渡し、その結果を上位（ホスト）に
送信する。
明する。まず、主制御部８でメカ制御部９を駆動して結
像レンズ２及びＣＣＤ３を移動させ、帳票１上を結像レ
ンズ２を通して光学的に走査し、この走査で得られたＣ
ＣＤ３のアナログデータをＡ／Ｄ変換部４でデジタルデ
ータに変換し、このデジタルデータをイメージメモリ回
路部５に格納する。次に、前処理部６は、図示せぬマイ
クロプロセッサを有し、このマイクロプロセッサの制御
で主制御部８から帳票１上の文字の記入されている位置
情報を受け取り、イメージメモリ回路部５上から文字パ
タンを切り出し、そのパタンデータを認識部７に渡す。
また、パタンデータが渡された認識部７は、このパタン
データから文字認識を行い、認識した結果を文字コード
として主制御部８に渡し、その結果を上位（ホスト）に
送信する。
【０００４】この処理の流れから、イメージメモリ回路
部５に要求される機能は、以下の（１）〜（４）とおり
である。 （１）Ａ／Ｄ変換部４からの書き込みと前処理部６から
のアクセスが可能であること。 （２）Ａ／Ｄ変換部４の出力データが多値であることか
ら、多値データが格納できること。 （３）認識部７で使用するパタンデータは２値データで
あることから２値化回路を持っていること。 （４）帳票イメージを、例えば図５に帳票１のイメージ
データにおける格納状態を示すように、そのままイメー
ジメモリ回路部５に格納できること。したがって、上記
機能を実現するためにイメージメモリ回路部５は、前処
理部６のＩ／Ｏメモリとしてハードを実現している。
部５に要求される機能は、以下の（１）〜（４）とおり
である。 （１）Ａ／Ｄ変換部４からの書き込みと前処理部６から
のアクセスが可能であること。 （２）Ａ／Ｄ変換部４の出力データが多値であることか
ら、多値データが格納できること。 （３）認識部７で使用するパタンデータは２値データで
あることから２値化回路を持っていること。 （４）帳票イメージを、例えば図５に帳票１のイメージ
データにおける格納状態を示すように、そのままイメー
ジメモリ回路部５に格納できること。したがって、上記
機能を実現するためにイメージメモリ回路部５は、前処
理部６のＩ／Ｏメモリとしてハードを実現している。
【０００５】図６は、イメージメモリ回路部５のハード
構成の一例として示す回路ブロック図である。すなわ
ち、図６に示す回路構成は、書き込み回路１０，ライト
Ｘアドレスカウンタ１１，ライトＹアドレスカウンタ１
２，リードＸアドレスカウンタ１３，リードＹアドレス
カウンタ１４，マルチプレクサ１５，１６，イメージメ
モリ１７，読み出し回路１８，２値化・フィルタ回路１
９，シフトレジスタ２０等で構成されている。
構成の一例として示す回路ブロック図である。すなわ
ち、図６に示す回路構成は、書き込み回路１０，ライト
Ｘアドレスカウンタ１１，ライトＹアドレスカウンタ１
２，リードＸアドレスカウンタ１３，リードＹアドレス
カウンタ１４，マルチプレクサ１５，１６，イメージメ
モリ１７，読み出し回路１８，２値化・フィルタ回路１
９，シフトレジスタ２０等で構成されている。
【０００６】そして、このイメージメモリ回路部５にお
いて、Ａ／Ｄ変換部４より入力された書き込み回路１０
の出力データは、イメージメモリ１７に接続される。
いて、Ａ／Ｄ変換部４より入力された書き込み回路１０
の出力データは、イメージメモリ１７に接続される。
【０００７】また、イメージメモリ１７に入力されるア
ドレスは、イメージ書き込み時に使用されるライトＸア
ドレスカウンタ１１，ライトＹアドレスカウンタ１２
と、イメージ読み出し時に使用されるリードＸアドレス
カウンタ１３，リードＹアドレスカウンタ１４の出力を
それぞれＸ，Ｙ側でマルチプレクサ１５，１６により１
つにまとめられた出力データによって決定される。
ドレスは、イメージ書き込み時に使用されるライトＸア
ドレスカウンタ１１，ライトＹアドレスカウンタ１２
と、イメージ読み出し時に使用されるリードＸアドレス
カウンタ１３，リードＹアドレスカウンタ１４の出力を
それぞれＸ，Ｙ側でマルチプレクサ１５，１６により１
つにまとめられた出力データによって決定される。
【０００８】一方、イメージメモリ１７の出力データ
は、読み出し回路１８，２値化・フィルタ回路１９を各
々介してシフトレジスタ２０に入力され、その出力デー
タはＣＰＵＩ／Ｏバスをとおして主制御部８へと導かれ
る。
は、読み出し回路１８，２値化・フィルタ回路１９を各
々介してシフトレジスタ２０に入力され、その出力デー
タはＣＰＵＩ／Ｏバスをとおして主制御部８へと導かれ
る。
【０００９】図７は、このイメージメモリ回路部構成に
おける場合のイメージアクセス処理時間のタイムテーブ
ルを示すもので、図中、符号ｔで示す領域は１文字のパ
タンデータ転送時間、ｅで示す領域は前処理部６内にお
けるマイクロプロセッサ（ＣＰＵ）での１文字の処理時
間、Ｔで示す領域は上記データ転送時間ｔと上記処理時
間ｅとを合算（ｔ＋ｅ）した時間、すなわち１文字の切
り出し時間をそれぞれ示している。したがって、ここで
のイメージアクセス処理時間は、マイクロプロセッサと
イメージメモリ１７間のデータ転送速度が遅い場合、処
理能力の高い、高性能なマイクロプロセッサを使用して
も、このマイクロプロセッサの処理時間を短くすること
ができないことになる。
おける場合のイメージアクセス処理時間のタイムテーブ
ルを示すもので、図中、符号ｔで示す領域は１文字のパ
タンデータ転送時間、ｅで示す領域は前処理部６内にお
けるマイクロプロセッサ（ＣＰＵ）での１文字の処理時
間、Ｔで示す領域は上記データ転送時間ｔと上記処理時
間ｅとを合算（ｔ＋ｅ）した時間、すなわち１文字の切
り出し時間をそれぞれ示している。したがって、ここで
のイメージアクセス処理時間は、マイクロプロセッサと
イメージメモリ１７間のデータ転送速度が遅い場合、処
理能力の高い、高性能なマイクロプロセッサを使用して
も、このマイクロプロセッサの処理時間を短くすること
ができないことになる。
【００１０】
【発明が解決しようとする課題】上述したように、従来
の光学式文字読取装置のイメージメモリ回路部における
イメージ読み出し制御方式では、マイクロプロセッサと
イメージメモリ１７間のデータ転送速度が遅い場合、処
理能力の高い、高性能なマイクロプロセッサを使用して
も、このマイクロプロセッサの処理時間を短くすること
ができず、マイクロプロセッサの処理能力を十分活かす
ことができないと言う問題点があった。
の光学式文字読取装置のイメージメモリ回路部における
イメージ読み出し制御方式では、マイクロプロセッサと
イメージメモリ１７間のデータ転送速度が遅い場合、処
理能力の高い、高性能なマイクロプロセッサを使用して
も、このマイクロプロセッサの処理時間を短くすること
ができず、マイクロプロセッサの処理能力を十分活かす
ことができないと言う問題点があった。
【００１１】本発明は、上記問題点に鑑みてなされたも
のであり、その目的は読み出し処理能力を向上させるこ
とのできるイメージ読み出し制御方式を提供することに
ある。
のであり、その目的は読み出し処理能力を向上させるこ
とのできるイメージ読み出し制御方式を提供することに
ある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係るイメージ読み出し制御方式は、イメー
ジメモリ内に書き込まれたイメージデータをマイクロプ
ロセッサによりアクセスして読み出す方式であって、２
つの共有メモリと、前記イメージメモリから前記マイク
ロプロセッサで指定されたアドレス領域の前記イメージ
データを前記各共有メモリに転送する回路とを備え、前
記マイクロプロセッサからの指令により、前記一方の共
有メモリで前記イメージメモリからイメージデータの転
送を受けるとともに、これと並行して既に前記イメージ
データの転送を受けた前記他方の共有メモリ内のイメー
ジデータのアクセス処理を行うようにしたものである。
め、本発明に係るイメージ読み出し制御方式は、イメー
ジメモリ内に書き込まれたイメージデータをマイクロプ
ロセッサによりアクセスして読み出す方式であって、２
つの共有メモリと、前記イメージメモリから前記マイク
ロプロセッサで指定されたアドレス領域の前記イメージ
データを前記各共有メモリに転送する回路とを備え、前
記マイクロプロセッサからの指令により、前記一方の共
有メモリで前記イメージメモリからイメージデータの転
送を受けるとともに、これと並行して既に前記イメージ
データの転送を受けた前記他方の共有メモリ内のイメー
ジデータのアクセス処理を行うようにしたものである。
【００１３】
【作用】この制御方式によれば、２つの共有メモリを使
って、一方の共有メモリでイメージメモリからのイメー
ジデータの転送を受けるのと並行して、他方の共有メモ
リ内のイメージデータの切り出し処理を行うので、従来
の方式ではパタンデータの切り出し時間Ｔとして、イメ
ージメモリからイメージデータ転送を受ける時間ｔとイ
メージデータをアクセスする時間ｅを加えた時間（Ｔ＝
ｔ＋ｅ）必要としていたのに対して、本発明の場合で
は、イメージメモリからイメージデータ転送を受ける時
間ｔまたはイメージデータをアクセスする時間ｅの何れ
か長い方の時間（Ｔ＝ｔ、またはＴ＝ｅ）で済むことに
なる。したがって、マイクロプロセッサの処理能力とイ
メージメモリのアクセス速度の差が大きくても、マイク
ロプロセッサの処理能力を十分に活かすことができる。
って、一方の共有メモリでイメージメモリからのイメー
ジデータの転送を受けるのと並行して、他方の共有メモ
リ内のイメージデータの切り出し処理を行うので、従来
の方式ではパタンデータの切り出し時間Ｔとして、イメ
ージメモリからイメージデータ転送を受ける時間ｔとイ
メージデータをアクセスする時間ｅを加えた時間（Ｔ＝
ｔ＋ｅ）必要としていたのに対して、本発明の場合で
は、イメージメモリからイメージデータ転送を受ける時
間ｔまたはイメージデータをアクセスする時間ｅの何れ
か長い方の時間（Ｔ＝ｔ、またはＴ＝ｅ）で済むことに
なる。したがって、マイクロプロセッサの処理能力とイ
メージメモリのアクセス速度の差が大きくても、マイク
ロプロセッサの処理能力を十分に活かすことができる。
【００１４】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。図３は、本発明の一実施例として示す
光学式文字読取装置の構成ブロック図である。図３にお
いて図４と同一符号を付したものは図４と同一のものを
示している。
詳細に説明する。図３は、本発明の一実施例として示す
光学式文字読取装置の構成ブロック図である。図３にお
いて図４と同一符号を付したものは図４と同一のものを
示している。
【００１５】そして、この光学式文字読取装置は、帳票
１上に記入されている文字等のイメージが結像レンズ２
を通して結像されるＣＣＤ３と、Ａ／Ｄ変換部４、イメ
ージメモリ回路部５０、前処理部６、認識部７、主制御
部８、メカ制御部９等で構成されている。
１上に記入されている文字等のイメージが結像レンズ２
を通して結像されるＣＣＤ３と、Ａ／Ｄ変換部４、イメ
ージメモリ回路部５０、前処理部６、認識部７、主制御
部８、メカ制御部９等で構成されている。
【００１６】また、この光学式文字読取装置の基本動作
としては図３に示した従来の装置と同じで、まず主制御
部８でメカ制御部９を駆動して結像レンズ２及びＣＣＤ
３を移動させ、帳票１上を結像レンズ２を通して光学的
に走査し、この走査で得られたＣＣＤ３のアナログデー
タをＡ／Ｄ変換部４でデジタルデータに変換し、このデ
ジタルデータをイメージメモリ回路部５０に格納する。
次に、前処理部６は、図示せぬマイクロプロセッサを有
し、このマイクロプロセッサの制御で主制御部８から帳
票１上の文字の記入されている位置情報を受け取り、イ
メージメモリ回路部５０上から文字パタンを切り出し、
そのパタンデータを認識部７に渡す。また、パタンデー
タが渡された認識部７は、このパタンデータから文字認
識を行い、認識した結果を文字コードとして主制御部８
に渡し、その結果を上位（ホスト）に送信する。
としては図３に示した従来の装置と同じで、まず主制御
部８でメカ制御部９を駆動して結像レンズ２及びＣＣＤ
３を移動させ、帳票１上を結像レンズ２を通して光学的
に走査し、この走査で得られたＣＣＤ３のアナログデー
タをＡ／Ｄ変換部４でデジタルデータに変換し、このデ
ジタルデータをイメージメモリ回路部５０に格納する。
次に、前処理部６は、図示せぬマイクロプロセッサを有
し、このマイクロプロセッサの制御で主制御部８から帳
票１上の文字の記入されている位置情報を受け取り、イ
メージメモリ回路部５０上から文字パタンを切り出し、
そのパタンデータを認識部７に渡す。また、パタンデー
タが渡された認識部７は、このパタンデータから文字認
識を行い、認識した結果を文字コードとして主制御部８
に渡し、その結果を上位（ホスト）に送信する。
【００１７】図１は、図３に示したイメージメモリ回路
部５０の内部構成を示すブロック図である。図１におい
て図４と同一符号を付したものは図４と同一のものを示
している。
部５０の内部構成を示すブロック図である。図１におい
て図４と同一符号を付したものは図４と同一のものを示
している。
【００１８】そして、イメージメモリ回路部５０は、書
き込み回路１０，ライトＸアドレスカウンタ１１，ライ
トＹアドレスカウンタ１２，リードＸアドレスカウンタ
１３，リードＹアドレスカウンタ１４，マルチプレクサ
１５，１６，イメージメモリ１７，読み出し回路１８，
２値化・フィルタ回路１９，シフトレジスタ２０，リー
ドＸアドレスエリアレジスタ２１，リードＹアドレスエ
リアレジスタ２２，アドレスコントロール回路２３，共
有メモリＡ２４，共有メモリＢ２５，書き込み制御回路
２６等で構成されている。
き込み回路１０，ライトＸアドレスカウンタ１１，ライ
トＹアドレスカウンタ１２，リードＸアドレスカウンタ
１３，リードＹアドレスカウンタ１４，マルチプレクサ
１５，１６，イメージメモリ１７，読み出し回路１８，
２値化・フィルタ回路１９，シフトレジスタ２０，リー
ドＸアドレスエリアレジスタ２１，リードＹアドレスエ
リアレジスタ２２，アドレスコントロール回路２３，共
有メモリＡ２４，共有メモリＢ２５，書き込み制御回路
２６等で構成されている。
【００１９】さらに詳述すると、このイメージメモリ回
路部５０において、Ａ／Ｄ変換部４より入力された書き
込み回路１０の出力データは、イメージメモリ１７に接
続される。
路部５０において、Ａ／Ｄ変換部４より入力された書き
込み回路１０の出力データは、イメージメモリ１７に接
続される。
【００２０】また、イメージメモリ１７に入力されるア
ドレスは、イメージ書き込み時に使用されるライトＸア
ドレスカウンタ１１，ライトＹアドレスカウンタ１２
と、イメージ読み出し時に使用されるリードＸアドレス
カウンタ１３，リードＹアドレスカウンタ１４の出力を
それぞれＸ，Ｙ側でマルチプレクサ１５，１６により１
つにまとめられた出力データによって決定される。
ドレスは、イメージ書き込み時に使用されるライトＸア
ドレスカウンタ１１，ライトＹアドレスカウンタ１２
と、イメージ読み出し時に使用されるリードＸアドレス
カウンタ１３，リードＹアドレスカウンタ１４の出力を
それぞれＸ，Ｙ側でマルチプレクサ１５，１６により１
つにまとめられた出力データによって決定される。
【００２１】一方、イメージメモリ１７の出力データ
は、読み出し回路１８，２値化・フィルタ回路１９を各
々介してシフトレジスタ２０に入力され、その出力デー
タは共有メモリＡ２４、もしくは共有メモリＢ２５に書
かれる。
は、読み出し回路１８，２値化・フィルタ回路１９を各
々介してシフトレジスタ２０に入力され、その出力デー
タは共有メモリＡ２４、もしくは共有メモリＢ２５に書
かれる。
【００２２】次に、イメージメモリ回路部５０よりデー
タを読み出す場合について説明する。イメージメモリ回
路部５０からデータを読み出すためには、先ず、イメー
ジメモリ１７上のＸ，ＹアドレスをリードＸアドレスカ
ウンタ１３，リードＹアドレスカウンタ１４にセットす
る。次に、Ｘ方向に読み出す画素をリードＸアドレスエ
リアレジスタ２１にセットするとともに、Ｙ方向に読み
出す画素をリードＹアドレスエリアレジスタ２２にセッ
トし、マイクロプロセッサからＣＰＵアドレスバス及び
ＣＰＵデータバスを介してイメージメモリ回路部５０に
読み出し命令を出す。すると、各レジスタ２１，２２に
セットされたアドレスの領域のイメージデータが共有メ
モリＡ２４に書き込まれる。共有メモリＡ２４に対して
の書き込みが終了した後、再度別の領域のイメージデー
タを読み出す命令をＣＰＵアドレスバス及びＣＰＵデー
タバスを介して出すことにより、各レジスタ２１，２２
にセットされたアドレスの領域のイメージデータが共有
メモリＢ２５に書き込まれる。また、マイクロプロセッ
サは、共有メモリＢ２５にデータが書かれている間に、
これと並行して共有メモリＡ２４をアクセスし、切り出
しの処理を行う。
タを読み出す場合について説明する。イメージメモリ回
路部５０からデータを読み出すためには、先ず、イメー
ジメモリ１７上のＸ，ＹアドレスをリードＸアドレスカ
ウンタ１３，リードＹアドレスカウンタ１４にセットす
る。次に、Ｘ方向に読み出す画素をリードＸアドレスエ
リアレジスタ２１にセットするとともに、Ｙ方向に読み
出す画素をリードＹアドレスエリアレジスタ２２にセッ
トし、マイクロプロセッサからＣＰＵアドレスバス及び
ＣＰＵデータバスを介してイメージメモリ回路部５０に
読み出し命令を出す。すると、各レジスタ２１，２２に
セットされたアドレスの領域のイメージデータが共有メ
モリＡ２４に書き込まれる。共有メモリＡ２４に対して
の書き込みが終了した後、再度別の領域のイメージデー
タを読み出す命令をＣＰＵアドレスバス及びＣＰＵデー
タバスを介して出すことにより、各レジスタ２１，２２
にセットされたアドレスの領域のイメージデータが共有
メモリＢ２５に書き込まれる。また、マイクロプロセッ
サは、共有メモリＢ２５にデータが書かれている間に、
これと並行して共有メモリＡ２４をアクセスし、切り出
しの処理を行う。
【００２３】図２は、本実施例における場合のイメージ
アクセス処理時間のタイムテーブルを示すもので、図
中、符号ｔ1 で示す領域は共有メモリＡ２４への１文字
のパタンデータ転送時間、ｔ2 で示す領域は共有メモリ
Ｂ２５への１文字のパタンデータ転送時間、ｅで示す領
域はマイクロプロセッサ（ＣＰＵ）での１文字の処理時
間、Ｔで示す領域は１文字の切り出し時間をそれぞれ示
している。
アクセス処理時間のタイムテーブルを示すもので、図
中、符号ｔ1 で示す領域は共有メモリＡ２４への１文字
のパタンデータ転送時間、ｔ2 で示す領域は共有メモリ
Ｂ２５への１文字のパタンデータ転送時間、ｅで示す領
域はマイクロプロセッサ（ＣＰＵ）での１文字の処理時
間、Ｔで示す領域は１文字の切り出し時間をそれぞれ示
している。
【００２４】このタイムテーブルで分かるように、本実
施例の場合でのイメージアクセス処理時間は、イメージ
メモリ１７をアクセスして処理を行う場合に、一方の共
有メモリ（２４または２５）でイメージメモリ１７から
のイメージデータの転送を受けるとともに、他方の共有
メモリ（２５または２４）内のイメージデータの切り出
し処理を並行して行い、イメージメモリ１７からの転送
時間ｔ1 （またはｔ2）と１文字の処理ｅを完全に並行
動作させるようにしており、これにより見掛けの処理時
間を高速化することが可能になるものである。
施例の場合でのイメージアクセス処理時間は、イメージ
メモリ１７をアクセスして処理を行う場合に、一方の共
有メモリ（２４または２５）でイメージメモリ１７から
のイメージデータの転送を受けるとともに、他方の共有
メモリ（２５または２４）内のイメージデータの切り出
し処理を並行して行い、イメージメモリ１７からの転送
時間ｔ1 （またはｔ2）と１文字の処理ｅを完全に並行
動作させるようにしており、これにより見掛けの処理時
間を高速化することが可能になるものである。
【００２５】
【発明の効果】以上説明したとおり、本発明に係るイメ
ージ読み出し制御方式によれば、２つの共有メモリを使
って、一方の共有メモリでイメージメモリからのイメー
ジデータの転送を受けるのと並行して、他方の共有メモ
リ内のイメージデータの切り出し処理を行うので、従来
の方式ではパタンデータの切り出し時間Ｔとして、イメ
ージメモリからイメージデータ転送を受ける時間ｔとイ
メージデータをアクセスする時間ｅを加えた時間（Ｔ＝
ｔ＋ｅ）必要としていたのに対して、本発明の場合で
は、イメージメモリからイメージデータ転送を受ける時
間ｔまたはイメージデータをアクセスする時間ｅの何れ
か長い方の時間（Ｔ＝ｔ1 あるいはＴ＝ｔ2、またはＴ
＝ｅ）で済むことになる。したがって、マイクロプロセ
ッサの処理能力とイメージメモリのアクセス速度の差が
大きくても、マイクロプロセッサの処理能力を十分に活
かすことができ、マイクロプロセッサの処理時間の高速
化が図れる等の効果が期待できる。
ージ読み出し制御方式によれば、２つの共有メモリを使
って、一方の共有メモリでイメージメモリからのイメー
ジデータの転送を受けるのと並行して、他方の共有メモ
リ内のイメージデータの切り出し処理を行うので、従来
の方式ではパタンデータの切り出し時間Ｔとして、イメ
ージメモリからイメージデータ転送を受ける時間ｔとイ
メージデータをアクセスする時間ｅを加えた時間（Ｔ＝
ｔ＋ｅ）必要としていたのに対して、本発明の場合で
は、イメージメモリからイメージデータ転送を受ける時
間ｔまたはイメージデータをアクセスする時間ｅの何れ
か長い方の時間（Ｔ＝ｔ1 あるいはＴ＝ｔ2、またはＴ
＝ｅ）で済むことになる。したがって、マイクロプロセ
ッサの処理能力とイメージメモリのアクセス速度の差が
大きくても、マイクロプロセッサの処理能力を十分に活
かすことができ、マイクロプロセッサの処理時間の高速
化が図れる等の効果が期待できる。
【図１】本発明の一実施例として示すイメージメモリ回
路部のブロック図である。
路部のブロック図である。
【図２】本実施例によるイメージアクセス処理時間を示
すタイムチャートである。
すタイムチャートである。
【図３】本発明の一実施例に係る光学式読取装置の構成
ブロック図である。
ブロック図である。
【図４】光学式読取装置の基本構成の一例を示すブロッ
ク図である。
ク図である。
【図５】イメージデータ格納状態を模式的に示す図であ
る。
る。
【図６】従来のイメージメモリ回路部のブロック図であ
る。
る。
【図７】従来のイメージアクセス処理時間を示すタイム
チャートである。
チャートである。
１ 帳票 ２ 結像レンズ ３ ＣＣＤ ４ Ａ／Ｄ変換部 ６ 前処理部 １８ 読み出し回路 ２４ 共有メモリＡ ２５ 共有メモリＢ ５０ イメージメモリ回路部
Claims (1)
- 【請求項１】 イメージメモリ内に書き込まれたイメー
ジデータをマイクロプロセッサによりアクセスして読み
出すイメージ読み出し制御方式において、 ２つの共有メモリと、 前記イメージメモリから前記マイクロプロセッサで指定
されたアドレス領域の前記イメージデータを前記各共有
メモリに転送する回路とを備え、 前記マイクロプロセッサからの指令により、前記一方の
共有メモリで前記イメージメモリからイメージデータの
転送を受けるとともに、これと並行して既に前記イメー
ジデータの転送を受けた前記他方の共有メモリ内のイメ
ージデータの切り出し処理を行うようにしたことを特徴
とするイメージ読み出し制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034590A JPH06231302A (ja) | 1993-01-29 | 1993-01-29 | イメージ読み出し制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034590A JPH06231302A (ja) | 1993-01-29 | 1993-01-29 | イメージ読み出し制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06231302A true JPH06231302A (ja) | 1994-08-19 |
Family
ID=12418550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5034590A Pending JPH06231302A (ja) | 1993-01-29 | 1993-01-29 | イメージ読み出し制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06231302A (ja) |
-
1993
- 1993-01-29 JP JP5034590A patent/JPH06231302A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7254283B1 (en) | Image processor processing image data in parallel with a plurality of processors | |
| JPH03276262A (ja) | 電子フアイリング装置 | |
| JPH06231302A (ja) | イメージ読み出し制御方式 | |
| JP2570815B2 (ja) | 光学式文字認識装置 | |
| JP3064305B2 (ja) | ディジタル複写機 | |
| JPH0134497B2 (ja) | ||
| JPH0447484A (ja) | ナンバープレート認識装置 | |
| JP3346916B2 (ja) | 画像回転装置 | |
| JPS62206690A (ja) | ビデオメモリのアドレス制御方式 | |
| US5479165A (en) | Two-dimensional coding apparatus | |
| JPH09326909A (ja) | 画像処理方法及び装置 | |
| JPH05128241A (ja) | 画像処理装置 | |
| JPS62260279A (ja) | 高速イメ−ジ処理回路 | |
| JPH06208614A (ja) | 画像処理装置 | |
| JP2910295B2 (ja) | 輪郭情報抽出装置 | |
| JP2945028B2 (ja) | 画像処理指定領域情報計算装置 | |
| JPS641827B2 (ja) | ||
| JPH0312752A (ja) | 画像データアクセス方式 | |
| JPS63140388A (ja) | 文字読取装置 | |
| JPH0343880A (ja) | 光学式文字認識装置 | |
| JPS6231252A (ja) | フアクシミリ装置 | |
| JPS63250736A (ja) | 画像デ−タ処理装置 | |
| JPH04148292A (ja) | 画像入力回路 | |
| JPS62192885A (ja) | 画像走査変換処理方式 | |
| JPS5990457A (ja) | フアクシミリ装置のマルチラインメモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20070828 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080828 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100828 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |