JPH0622250B2 - 高周波集積デバイス用パツケ−ジ - Google Patents
高周波集積デバイス用パツケ−ジInfo
- Publication number
- JPH0622250B2 JPH0622250B2 JP60065191A JP6519185A JPH0622250B2 JP H0622250 B2 JPH0622250 B2 JP H0622250B2 JP 60065191 A JP60065191 A JP 60065191A JP 6519185 A JP6519185 A JP 6519185A JP H0622250 B2 JPH0622250 B2 JP H0622250B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- frequency integrated
- main part
- alloy
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は高周波集積デバイス用パツケージに関し、より
特別にはInP、GaAs等化合物半導体を用いた高周波集積デ
バイス用のパツケージの改良に関する。
特別にはInP、GaAs等化合物半導体を用いた高周波集積デ
バイス用のパツケージの改良に関する。
(従来の技術) 従来、化合物半導体を用いた高周波集積デバイス用のパ
ッケージとして、第2図(a)に上面図(但し、内部構造
が見えるようにキャップを外してある)を、また同図
(b)に中央断面図を示すように、導電性パッケージの主
要部1に形成したステージ2上に複数の半導体チップ
3,5と絶縁性回路基板7とをマウントし、これらをワ
イヤ9にて結合するとともにそれらの内部端子をガラス
11にて封止されたリード13を介して引き出したものを導
電性のキヤツプ15にてカバーしてなるパッケージ構造は
公知である。
ッケージとして、第2図(a)に上面図(但し、内部構造
が見えるようにキャップを外してある)を、また同図
(b)に中央断面図を示すように、導電性パッケージの主
要部1に形成したステージ2上に複数の半導体チップ
3,5と絶縁性回路基板7とをマウントし、これらをワ
イヤ9にて結合するとともにそれらの内部端子をガラス
11にて封止されたリード13を介して引き出したものを導
電性のキヤツプ15にてカバーしてなるパッケージ構造は
公知である。
(発明が解決しようとする問題点) しかしながら、上記構造のものは複数の半導体チツプ
3,5が空間を介して直接隣接する構造となつているた
め、例えばチツプ3を第1段増幅器、チツプ5を第2段
増幅器として使用した場合、大出力に増幅された高周波
信号は空間や寄生容量を介して前段へ影響を及ぼすこと
になる。すなわち、両増幅段相互間に電磁結合を生じ、
寄生発振等の異常動作を引き起すことになり、このため
回路の性能不良や効率低下の原因となり、また甚しい場
合には寄生発振による発熱のため半導体チツプを破損さ
せることになる。
3,5が空間を介して直接隣接する構造となつているた
め、例えばチツプ3を第1段増幅器、チツプ5を第2段
増幅器として使用した場合、大出力に増幅された高周波
信号は空間や寄生容量を介して前段へ影響を及ぼすこと
になる。すなわち、両増幅段相互間に電磁結合を生じ、
寄生発振等の異常動作を引き起すことになり、このため
回路の性能不良や効率低下の原因となり、また甚しい場
合には寄生発振による発熱のため半導体チツプを破損さ
せることになる。
(問題点を解決するための手段) 本発明は上記従来の欠点を除去すべくなされたものであ
つて、このため本発明は、導電性パッケージの主要部上
に半導体チップと絶縁性回路基板とを含む複数の回路ユ
ニットをマウントし、これを導電性のキャップにてカバ
ーしてなる高周波集積デバイス用のパッケージにおい
て、前記パッケージの主要部がタングステン、モリブデ
ンまたはタングステン・モリブデン合金に均一に銅を含
有させた合金であってかつ4.0 ×10-6cm/cm℃乃
至7.0×10-6cm/cm℃の線膨張率をもつ合金よ
りなり、前記半導体チップは前記パッケージ主要部とほ
ぼ線膨張率が一致する材料の化合物半導体よりなりかつ
該パッケージ主要部に形成したステージ上に直接マウン
トされており、前記パッケージ主要部が各回路ユニット
間にて前記絶縁性回路基板の主面より突出する部分を有
し、該突出部分の上端が前記キャップの内側面に密着し
かつ電気的に導通していることを特徴とする。
つて、このため本発明は、導電性パッケージの主要部上
に半導体チップと絶縁性回路基板とを含む複数の回路ユ
ニットをマウントし、これを導電性のキャップにてカバ
ーしてなる高周波集積デバイス用のパッケージにおい
て、前記パッケージの主要部がタングステン、モリブデ
ンまたはタングステン・モリブデン合金に均一に銅を含
有させた合金であってかつ4.0 ×10-6cm/cm℃乃
至7.0×10-6cm/cm℃の線膨張率をもつ合金よ
りなり、前記半導体チップは前記パッケージ主要部とほ
ぼ線膨張率が一致する材料の化合物半導体よりなりかつ
該パッケージ主要部に形成したステージ上に直接マウン
トされており、前記パッケージ主要部が各回路ユニット
間にて前記絶縁性回路基板の主面より突出する部分を有
し、該突出部分の上端が前記キャップの内側面に密着し
かつ電気的に導通していることを特徴とする。
(作 用) 各回路ユニツト間にて導電性のパツケージ主要部より突
出した部分の上端が導電性のキヤツプ内側面と接触し、
電気的に導通しているため、各回路ユニツトはそれぞれ
電気的に遮蔽された部分に分割され、各回路ユニツト間
の電磁的結合が突出部分によつて遮蔽される。したがつ
て、電磁結合による寄生発振や異常動作はなく、S/N比
の増大や回路性能の安定化などの点で改善を図ることが
できる。
出した部分の上端が導電性のキヤツプ内側面と接触し、
電気的に導通しているため、各回路ユニツトはそれぞれ
電気的に遮蔽された部分に分割され、各回路ユニツト間
の電磁的結合が突出部分によつて遮蔽される。したがつ
て、電磁結合による寄生発振や異常動作はなく、S/N比
の増大や回路性能の安定化などの点で改善を図ることが
できる。
(実施例) 以下、本発明の好適な実施例につき説明する。
第1図は本発明の一実施例を示すもので、第2図と同一
参照番号は同一構成部品を示す。該実施例では、まずパ
ッケージ主要部1を銅−タングステン合金を用いて作製
した。該合金材料はタングステンに銅を重量ccで18%の
割合で含有させ、溶浸法によつて形成した。この合金の
線膨張率は6.8×10-6cm/cm℃とGaAsの線膨張率とほぼ一
致しており、また同合金の熱伝導率は0.65cal/sec・cm・d
egであつた。この合金母材を研削加工により第1図に示
すような形状とした。すなわち、半導体チツプ3,5を
装着するステージ2と、回路基板7を装着する凹部8
と、突出部10と、リード線13を引出す穴とを設ける。次
に、該主要部に鉄ニツケルメツキを約2μmほどこした
あと溶着用ガラス11を用いて鉄ニツケル合金からなるリ
ード線13を上記穴に融着形成した。さらに、金メツキを
約1μmほどこし、これで主要部1を完成した。
参照番号は同一構成部品を示す。該実施例では、まずパ
ッケージ主要部1を銅−タングステン合金を用いて作製
した。該合金材料はタングステンに銅を重量ccで18%の
割合で含有させ、溶浸法によつて形成した。この合金の
線膨張率は6.8×10-6cm/cm℃とGaAsの線膨張率とほぼ一
致しており、また同合金の熱伝導率は0.65cal/sec・cm・d
egであつた。この合金母材を研削加工により第1図に示
すような形状とした。すなわち、半導体チツプ3,5を
装着するステージ2と、回路基板7を装着する凹部8
と、突出部10と、リード線13を引出す穴とを設ける。次
に、該主要部に鉄ニツケルメツキを約2μmほどこした
あと溶着用ガラス11を用いて鉄ニツケル合金からなるリ
ード線13を上記穴に融着形成した。さらに、金メツキを
約1μmほどこし、これで主要部1を完成した。
次に、アルミナセラミツクの基板7の裏面全体をメタラ
イズし、表面に増幅回路のパターン7′をスクリーン印
刷法により形成したあと、該セラミツク基板7をパツケ
ージ主要部1の凹部8にロウ付けした。次いで、共晶合
金法によりGaAsからなる高周波増幅用のFETチツプ
3,5をステージ2に装着し、金のワイヤ9を用いてセ
ラミツク基板7上の所定の接合パツドと結線すると同時
にリード線13との接続および突出部により分離された回
路基板間の接続も行つた。さらに、セラミツク基板7上
にチツプ抵抗、チツプ容量を乗せてはんだ付けすること
により回路網を完成する。最後に、銅−コバール積層板
からなるキヤツプ15を主要部1上にロウ付けすることに
より高周波集積デバイスの一つである第一段および第2
段増幅器を備えた高周波増幅器が完成する。
イズし、表面に増幅回路のパターン7′をスクリーン印
刷法により形成したあと、該セラミツク基板7をパツケ
ージ主要部1の凹部8にロウ付けした。次いで、共晶合
金法によりGaAsからなる高周波増幅用のFETチツプ
3,5をステージ2に装着し、金のワイヤ9を用いてセ
ラミツク基板7上の所定の接合パツドと結線すると同時
にリード線13との接続および突出部により分離された回
路基板間の接続も行つた。さらに、セラミツク基板7上
にチツプ抵抗、チツプ容量を乗せてはんだ付けすること
により回路網を完成する。最後に、銅−コバール積層板
からなるキヤツプ15を主要部1上にロウ付けすることに
より高周波集積デバイスの一つである第一段および第2
段増幅器を備えた高周波増幅器が完成する。
このようにして作製された増幅器は、突出部10により電
磁結合を遮断してあるため入力段の雑音が減少し、最小
検出感度を従来のものに比べえて約10倍に改良すること
ができた。また、このように電磁結合を遮断する構造と
したため、抵抗や容量の配置は自由に選定することがで
き、特に各増幅段相互の関係を考慮せずに各増幅段ごと
に各素子のレイアウトを決定したが、所定の性能を発揮
することができた。
磁結合を遮断してあるため入力段の雑音が減少し、最小
検出感度を従来のものに比べえて約10倍に改良すること
ができた。また、このように電磁結合を遮断する構造と
したため、抵抗や容量の配置は自由に選定することがで
き、特に各増幅段相互の関係を考慮せずに各増幅段ごと
に各素子のレイアウトを決定したが、所定の性能を発揮
することができた。
また、パツケージ主要部1に用いた銅−タングステン合
金は線膨張率がInPないしGaAsにほぼ一致しているた
め、半導体チツプ3,5とステージ2との間に線膨張率
差による応力の発生がなく、しかも熱伝導率が良好であ
るため半導体チツプの信頼性を向上させることができ
る。加速劣化試験のデータを用いて素子3,5の寿命を
推定したところ、従来の10倍以上の寿命が得られること
がわかつた。また、上記の合金材料は放熱特性が良好で
あり、通常のコバールや鉄製のパツケージと比較して約
10倍以上の熱伝導率を有する。従つて熱特性の点でも優
れており、このため素子の電力容量の増大乃至小型化を
図ることができる。本発明の一実施例によれば、従来半
導体チツプ当りの消費電力の上限が100mw程度であつた
ものが150mW 程度まで耐えられることがわかつた。な
お、パツケージ主要部1の材料は、上記の合金材料の他
に、タングステン、モリブデンまたはタングステン・モ
リブデン合金に均一に銅を含有させた合金であつてかつ
4.0×10-6cm/cm℃乃至7.0×10-6cm/cm℃の線膨張率を
もつ合金であれば同様な効果を得ることができる。さら
に、キヤツプ15の材料として、通常用いられる鉄、ニツ
ケル、コバール等に代えて上記のように銅−コバール積
層板を用いることにより、キヤツプ部分の導電率を主要
部と同様に高くすることができ、これによつて遮蔽効果
を著るしく向上させることができる。
金は線膨張率がInPないしGaAsにほぼ一致しているた
め、半導体チツプ3,5とステージ2との間に線膨張率
差による応力の発生がなく、しかも熱伝導率が良好であ
るため半導体チツプの信頼性を向上させることができ
る。加速劣化試験のデータを用いて素子3,5の寿命を
推定したところ、従来の10倍以上の寿命が得られること
がわかつた。また、上記の合金材料は放熱特性が良好で
あり、通常のコバールや鉄製のパツケージと比較して約
10倍以上の熱伝導率を有する。従つて熱特性の点でも優
れており、このため素子の電力容量の増大乃至小型化を
図ることができる。本発明の一実施例によれば、従来半
導体チツプ当りの消費電力の上限が100mw程度であつた
ものが150mW 程度まで耐えられることがわかつた。な
お、パツケージ主要部1の材料は、上記の合金材料の他
に、タングステン、モリブデンまたはタングステン・モ
リブデン合金に均一に銅を含有させた合金であつてかつ
4.0×10-6cm/cm℃乃至7.0×10-6cm/cm℃の線膨張率を
もつ合金であれば同様な効果を得ることができる。さら
に、キヤツプ15の材料として、通常用いられる鉄、ニツ
ケル、コバール等に代えて上記のように銅−コバール積
層板を用いることにより、キヤツプ部分の導電率を主要
部と同様に高くすることができ、これによつて遮蔽効果
を著るしく向上させることができる。
(発明の効果) 以上のように、本発明によれば高周波用集積デバイスパ
ツケージにおいて各回路ユニツト間の電磁結合による異
常動作をなくすことができるので、通信用中継器やデー
タリンク等高周波を扱う機器の小型化、高信頼性化を図
ることができる。また、パツケージ内のチツプや部品の
配置は電磁的にシールドされた各ユニツトごとに考えれ
ばよいので、設計、製作が容易となり、コスト低減にも
つながる。また、パッケージ主要部に用いた材料の線膨
張率と化合物半導体の材料の線膨張率とがほぼ一致して
いるため、半導体チップとパッケージに形成されたステ
ージとの間に線膨張率差による応力の発生がなく、直接
半導体チップをパッケージ上にマウントすることができ
る。しかもこれらの材料は熱伝導率が良好であるため放
熱性が良く、半導体チップの信頼性向上と長寿命化を図
ることができ、これにより素子の電力容量の増大乃至小
型化を図ることができる。さらに、少ない部品点数と工
数で高性能なデバイスを実現することができる。
ツケージにおいて各回路ユニツト間の電磁結合による異
常動作をなくすことができるので、通信用中継器やデー
タリンク等高周波を扱う機器の小型化、高信頼性化を図
ることができる。また、パツケージ内のチツプや部品の
配置は電磁的にシールドされた各ユニツトごとに考えれ
ばよいので、設計、製作が容易となり、コスト低減にも
つながる。また、パッケージ主要部に用いた材料の線膨
張率と化合物半導体の材料の線膨張率とがほぼ一致して
いるため、半導体チップとパッケージに形成されたステ
ージとの間に線膨張率差による応力の発生がなく、直接
半導体チップをパッケージ上にマウントすることができ
る。しかもこれらの材料は熱伝導率が良好であるため放
熱性が良く、半導体チップの信頼性向上と長寿命化を図
ることができ、これにより素子の電力容量の増大乃至小
型化を図ることができる。さらに、少ない部品点数と工
数で高性能なデバイスを実現することができる。
第1図(a)は本発明の高周波集積デバイス用パツケージ
の上面図(但しキヤツプを外してある)、第1図(b)は
同パツケージの中央断面図、第2図(a)は従来パツケー
ジの第1図(a)と同様な図、第2図(b)は同従来パツケー
ジの中央断面図である。 1……パツケージ主要部、3,5……半導体チツプ 7……回路基板、10……突出部分 15……キヤツプ
の上面図(但しキヤツプを外してある)、第1図(b)は
同パツケージの中央断面図、第2図(a)は従来パツケー
ジの第1図(a)と同様な図、第2図(b)は同従来パツケー
ジの中央断面図である。 1……パツケージ主要部、3,5……半導体チツプ 7……回路基板、10……突出部分 15……キヤツプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 25/18 (56)参考文献 特開 昭58−67049(JP,A) 特開 昭58−228778(JP,A) 実開 昭58−44853(JP,U)
Claims (2)
- 【請求項1】導電性パッケージの主要部上に半導体チッ
プと絶縁性回路基板とを含む複数の回路ユニットをマウ
ントし、これを導電性のキャップにてカバーしてなる高
周波集積デバイス用のパッケージにおいて、前記パッケ
ージの主要部がタングステン、モリブデンまたはタング
ステン・モリブデン合金に均一に銅を含有させた合金で
あってかつ4.0×10-6cm/cm℃乃至7.0×1
0-6cm/cm℃の線膨張率をもつ合金よりなり、前記
半導体チップは前記パッケージ主要部とほぼ線膨張率が
一致する材料の化合物半導体よりなりかつ該パッケージ
主要部に形成したステージ上に直接マウントされてお
り、前記パッケージ主要部が各回路ユニット間にて前記
絶縁性回路基板の主面より突出する部分を有し、該突出
部分の上端が前記キャップの内側面に密着しかつ電気的
に導通していることを特徴とする高周波集積デバイス用
パッケージ。 - 【請求項2】前記パッケージのキャップが銅及びユバー
ルの積層複合材料からなることを特徴とする特許請求の
範囲第1項の高周波集積デバイス用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60065191A JPH0622250B2 (ja) | 1985-03-29 | 1985-03-29 | 高周波集積デバイス用パツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60065191A JPH0622250B2 (ja) | 1985-03-29 | 1985-03-29 | 高周波集積デバイス用パツケ−ジ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61224427A JPS61224427A (ja) | 1986-10-06 |
JPH0622250B2 true JPH0622250B2 (ja) | 1994-03-23 |
Family
ID=13279782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60065191A Expired - Fee Related JPH0622250B2 (ja) | 1985-03-29 | 1985-03-29 | 高周波集積デバイス用パツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0622250B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1357591A2 (fr) * | 2002-04-22 | 2003-10-29 | Alcatel | Procédé d'assemblage de composants électriques sur une plaque de base d'unité terminale radiofréquence |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5522183U (ja) * | 1978-07-31 | 1980-02-13 | ||
JPS5844853U (ja) * | 1981-09-19 | 1983-03-25 | 三菱電機株式会社 | 半導体装置 |
-
1985
- 1985-03-29 JP JP60065191A patent/JPH0622250B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1357591A2 (fr) * | 2002-04-22 | 2003-10-29 | Alcatel | Procédé d'assemblage de composants électriques sur une plaque de base d'unité terminale radiofréquence |
Also Published As
Publication number | Publication date |
---|---|
JPS61224427A (ja) | 1986-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5057805A (en) | Microwave semiconductor device | |
US5075759A (en) | Surface mounting semiconductor device and method | |
US3784884A (en) | Low parasitic microwave package | |
US5293301A (en) | Semiconductor device and lead frame used therein | |
US7545026B2 (en) | Electronic device comprising an integrated circuit | |
US4649416A (en) | Microwave transistor package | |
JP3013831B2 (ja) | Mmicパッケージ | |
JP2002368157A (ja) | モノリシック・マイクロ波集積回路パッケージ | |
WO1994017552A1 (en) | Plastic packages for microwave frequency applications | |
JPH0786460A (ja) | 半導体装置 | |
JPH05167302A (ja) | 高周波電力増幅回路装置およびそれを含む高周波モジュール | |
US7102211B2 (en) | Semiconductor device and hybrid integrated circuit device | |
KR100248035B1 (ko) | 반도체 패키지 | |
US5148264A (en) | High current hermetic package | |
EP0408904A2 (en) | Surface mounting semiconductor device and method | |
JPH0563454A (ja) | 半導体装置 | |
JPH0622250B2 (ja) | 高周波集積デバイス用パツケ−ジ | |
JPH0595212A (ja) | 高周波半導体混成集積回路装置 | |
EP0996155A2 (en) | Radio frequency integrated circuit apparatus | |
JP2002110889A (ja) | 半導体装置及びその製造方法 | |
JPH05121589A (ja) | 厚膜混成集積回路 | |
JP2001308226A (ja) | 半導体装置 | |
JP2773685B2 (ja) | 半導体装置 | |
JP2800605B2 (ja) | 半導体装置 | |
JPS5844636Y2 (ja) | 混成集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |