JPH0621930A - 並列デ−タスクランブル用同期システム - Google Patents
並列デ−タスクランブル用同期システムInfo
- Publication number
- JPH0621930A JPH0621930A JP4262598A JP26259892A JPH0621930A JP H0621930 A JPH0621930 A JP H0621930A JP 4262598 A JP4262598 A JP 4262598A JP 26259892 A JP26259892 A JP 26259892A JP H0621930 A JPH0621930 A JP H0621930A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- pseudo
- random code
- modulo
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 6
- 239000011159 matrix material Substances 0.000 claims description 14
- 239000013598 vector Substances 0.000 claims description 10
- 230000009466 transformation Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000033001 locomotion Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- ZCBJDQBSLZREAA-UHFFFAOYSA-N Bisoxatin acetate Chemical compound C1=CC(OC(=O)C)=CC=C1C1(C=2C=CC(OC(C)=O)=CC=2)C(=O)NC2=CC=CC=C2O1 ZCBJDQBSLZREAA-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
- H04L25/03872—Parallel scrambling or descrambling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【目的】 本発明は、並列デ−タスクランブル用同期シ
ステムにおいて並列疑似ランダムコ−ドの生成において
生じる遅延を減少させて結果的に最大動作速度を増加さ
せることを目的とする。 【構成】 並列の同期およびスクランブルを行うブロッ
クS+APは、初期信号INIと並列入力デ−タDEi とコ−ド
発生器GCの生成したコ−ドとを受信して並列スクランブ
ルデ−タDAi を出力し、疑似ランダムコ−ド発生器GCの
フィ−ドバックル−プで使用される各モジュロ２加算器
が２つの入力のみを受信し、並列動作の２つの連続した
タイムスロットｔｐとｔｐ＋１における疑似ランダムコ
−ド発生器GCの出力は、Ｃtp+1＝Ｔn （ｎ×ｎ）・Ｃtp
によって決定されることを特徴とする。なお、Ｃtp、Ｃ
tp+1はｎ次元ベクトルでスクランブルされた並列ビット
数に等しく、ｔｐ、ｔｐ＋１におけるｎ疑似ランダムコ
−ド値である。
ステムにおいて並列疑似ランダムコ−ドの生成において
生じる遅延を減少させて結果的に最大動作速度を増加さ
せることを目的とする。 【構成】 並列の同期およびスクランブルを行うブロッ
クS+APは、初期信号INIと並列入力デ−タDEi とコ−ド
発生器GCの生成したコ−ドとを受信して並列スクランブ
ルデ−タDAi を出力し、疑似ランダムコ−ド発生器GCの
フィ−ドバックル−プで使用される各モジュロ２加算器
が２つの入力のみを受信し、並列動作の２つの連続した
タイムスロットｔｐとｔｐ＋１における疑似ランダムコ
−ド発生器GCの出力は、Ｃtp+1＝Ｔn （ｎ×ｎ）・Ｃtp
によって決定されることを特徴とする。なお、Ｃtp、Ｃ
tp+1はｎ次元ベクトルでスクランブルされた並列ビット
数に等しく、ｔｐ、ｔｐ＋１におけるｎ疑似ランダムコ
−ド値である。
Description
【０００１】
【産業上の利用分野】本発明は、疑似ランダムコ−ド発
生器により生成されるタイプの並列デ−タスクランブル
用の同期システム、および同期と並列スクランブル用の
ブロックに関し、このブロックが初期信号に加えて、入
力として並列の入力デ−タと疑似ランダムコ−ド発生器
により生成されるコ−ドを受信し、出力で並列のスクラ
ンブルデ−タを生成する。
生器により生成されるタイプの並列デ−タスクランブル
用の同期システム、および同期と並列スクランブル用の
ブロックに関し、このブロックが初期信号に加えて、入
力として並列の入力デ−タと疑似ランダムコ−ド発生器
により生成されるコ−ドを受信し、出力で並列のスクラ
ンブルデ−タを生成する。
【０００２】本発明は高速同期デジタルデ−タ送信シス
テムに応用することが好ましい。
テムに応用することが好ましい。
【０００３】
【従来の技術】デジタル送信システムでは１乃至ゼロの
長いシ−ケンスを阻止するために通常スクランブラ手段
によって二進パタ−ンを変化する。
長いシ−ケンスを阻止するために通常スクランブラ手段
によって二進パタ−ンを変化する。
【０００４】スクランブルは直列に行われるため、ＣＣ
ＩＴＴの勧告Ｇ709 は疑似ランダムコ−ドと対応するス
クランブラの初期値を生成する多項式と共に７ビットの
同期フレ−ムスクランブラの機能図を示している。
ＩＴＴの勧告Ｇ709 は疑似ランダムコ−ドと対応するス
クランブラの初期値を生成する多項式と共に７ビットの
同期フレ−ムスクランブラの機能図を示している。
【０００５】それにもかかわらずデジタル送信システム
の動作周波数が増加すると直列スクランブル技術は適用
できなくなる。例えば、高精細度テレビジョンの送信シ
ステムでは直列スクランブルで毎秒2.48G ビットの動作
が重要であり、これは約2.5GHzの周波数で動作すること
を意味するがシリコンベ−スの集積回路では実行できな
い。動作周波数の問題は並列スクランブル技術の使用に
より解決されることができる。
の動作周波数が増加すると直列スクランブル技術は適用
できなくなる。例えば、高精細度テレビジョンの送信シ
ステムでは直列スクランブルで毎秒2.48G ビットの動作
が重要であり、これは約2.5GHzの周波数で動作すること
を意味するがシリコンベ−スの集積回路では実行できな
い。動作周波数の問題は並列スクランブル技術の使用に
より解決されることができる。
【０００６】このような並列スクランブルの技術は種々
の文献に記載されている。特にDooWhan Choiによる文献
（AT&T Technical Journal の巻65、No.5、1986年９月
／10月の“Parallel scrambling techniques for digit
al multiplexers ”）にこの並列スクランブルを設ける
種々の方法が記載されている。
の文献に記載されている。特にDooWhan Choiによる文献
（AT&T Technical Journal の巻65、No.5、1986年９月
／10月の“Parallel scrambling techniques for digit
al multiplexers ”）にこの並列スクランブルを設ける
種々の方法が記載されている。
【０００７】現在までの良く知られた解決策の共通の特
徴は、疑似ランダムコ−ド発生器のフィードバックル−
プに用いられているモジュロ２加算器の入力数がそれぞ
れのモジュロ２加算に対して２ではないことである。
徴は、疑似ランダムコ−ド発生器のフィードバックル−
プに用いられているモジュロ２加算器の入力数がそれぞ
れのモジュロ２加算に対して２ではないことである。
【０００８】このことはモジュロ２加算動作が種々の段
階で実行されなければならず、これは決定的になり得る
２つの不都合な面を有することを意味する。
階で実行されなければならず、これは決定的になり得る
２つの不都合な面を有することを意味する。
【０００９】その一つは、１つ以上の段階でモジュロ２
加算を行うことは工程の遅延（実際には段階数による増
加）を増加することになり、このことは最大動作速度を
固定し、換言すれば動作速度が高くなる程、この解決策
は有効ではない。第２の問題は、多くの段階を使用する
とより多くの論理的ゲ−トが使用され、結果として使用
する集積回路の表面領域が増加し、従って製造価格も増
加することである。
加算を行うことは工程の遅延（実際には段階数による増
加）を増加することになり、このことは最大動作速度を
固定し、換言すれば動作速度が高くなる程、この解決策
は有効ではない。第２の問題は、多くの段階を使用する
とより多くの論理的ゲ−トが使用され、結果として使用
する集積回路の表面領域が増加し、従って製造価格も増
加することである。
【００１０】
【発明が解決しようとする課題】従って、本発明が解決
する技術的問題は、並列疑似ランダムコ−ドの生成にお
いて生じる遅延を減少させて結果的に最大動作速度を増
加させることである。
する技術的問題は、並列疑似ランダムコ−ドの生成にお
いて生じる遅延を減少させて結果的に最大動作速度を増
加させることである。
【００１１】
【課題を解決するための手段】前述の問題を克服するた
めに、本発明は疑似ランダムコ−ド発生器のフィ−ドバ
ックル−プに使用される各モジュロ２加算器が２つの入
力のみを受信することを特徴とする。
めに、本発明は疑似ランダムコ−ド発生器のフィ−ドバ
ックル−プに使用される各モジュロ２加算器が２つの入
力のみを受信することを特徴とする。
【００１２】またタイムスロットｔｐとｔｐ＋１におけ
る疑似ランダムコ−ド発生器の出力の間の関係は次式に
より決定される。
る疑似ランダムコ−ド発生器の出力の間の関係は次式に
より決定される。
【００１３】Ｃtp+1＝Ｔn （ｎ×ｎ）・Ｃtp ここでＣtpはｎ次元ベクトルであり、スクランブルされ
た並列のビット数に等しく、並列に動作されるタイムス
ロットｔｐにおけるｎ疑似ランダムコ−ドの値を示す。
Ｃtp+1はｎ次元ベクトルであり、タイムスロットｔｐ＋
１におけるｎ疑似ランダムコ−ドの値を示す。Ｔn は変
換マトリックスＴのｎ乗で、このマトリックスはアルゴ
リズム１＋Ｘ6 ＋Ｘ7 に従ってコ−ドの変換マトリック
スを示す正方形マトリックス（ｎ×ｎ）であり、この係
数はｎの値により決定される。
た並列のビット数に等しく、並列に動作されるタイムス
ロットｔｐにおけるｎ疑似ランダムコ−ドの値を示す。
Ｃtp+1はｎ次元ベクトルであり、タイムスロットｔｐ＋
１におけるｎ疑似ランダムコ−ドの値を示す。Ｔn は変
換マトリックスＴのｎ乗で、このマトリックスはアルゴ
リズム１＋Ｘ6 ＋Ｘ7 に従ってコ−ドの変換マトリック
スを示す正方形マトリックス（ｎ×ｎ）であり、この係
数はｎの値により決定される。
【００１４】並列コ−ドを生成するこの方法を表す基本
的な利点は、最大動作速度の増加に等しい並列疑似ラン
ダムコ−ドの生成におけるフィ−ドバック遅滞の最小化
と、生成されたコ−ドに用いられる論理ゲ−ト数の最少
化、およびその結果として集積回路の表面領域と製造価
格の削減である。
的な利点は、最大動作速度の増加に等しい並列疑似ラン
ダムコ−ドの生成におけるフィ−ドバック遅滞の最小化
と、生成されたコ−ドに用いられる論理ゲ−ト数の最少
化、およびその結果として集積回路の表面領域と製造価
格の削減である。
【００１５】
【実施例】前述したようにデジタル送信システムでは１
乃至ゼロの長いシ−ケンスを回避するために通常、スク
ランブラの使用により二進パタ−ンを変形する。
乃至ゼロの長いシ−ケンスを回避するために通常、スク
ランブラの使用により二進パタ−ンを変形する。
【００１６】ＣＣＩＴＴの勧告Ｇ709 のセクション2.4
および図２−10／Ｇ709 では、７ビット同期フレ−ムス
クランブラの機能図が記載されており、ここでは生成さ
れる多項式は１＋6 Ｘ＋Ｘ7 であり、スクランブラの初
期値は次のとおりである。
および図２−10／Ｇ709 では、７ビット同期フレ−ムス
クランブラの機能図が記載されており、ここでは生成さ
れる多項式は１＋6 Ｘ＋Ｘ7 であり、スクランブラの初
期値は次のとおりである。
【００１７】１１１１１１１ 前述のスクランブラの一部を生成するコ−ド発生器の出
力はマトリックスとして示され、一般的に次の式で示さ
れる。
力はマトリックスとして示され、一般的に次の式で示さ
れる。
【００１８】Ｃts+1＝Ｔ．Ｃ ここでＣはコ−ドベクトルを表し、直列に動作されるタ
イムスロットｔｓにおける動作ビット数に等しいサイズ
である。Ｃts+1はタイムスロットts+1の前記コ−ドベク
トルを表し、Ｔは各クロックパルスによるスクランブラ
のコ−ド変換を表す方形マトリックス（ｎ×ｎ）であ
り、ｎは動作ビット数（ＣＣＩＴＴの勧告Ｇ709 で規定
している特別の場合のスクランブラ）を表している。
イムスロットｔｓにおける動作ビット数に等しいサイズ
である。Ｃts+1はタイムスロットts+1の前記コ−ドベク
トルを表し、Ｔは各クロックパルスによるスクランブラ
のコ−ド変換を表す方形マトリックス（ｎ×ｎ）であ
り、ｎは動作ビット数（ＣＣＩＴＴの勧告Ｇ709 で規定
している特別の場合のスクランブラ）を表している。
【００１９】デジタル送信システムの動作速度が増加す
ると（例えば、高精細度テレビジョンのデジタル送信シ
ステムの場合、動作速度は毎秒2.48Ｇビットである）直
列スクランブル技術はもはや適用不可能である。
ると（例えば、高精細度テレビジョンのデジタル送信シ
ステムの場合、動作速度は毎秒2.48Ｇビットである）直
列スクランブル技術はもはや適用不可能である。
【００２０】これらの場合、並列のスクランブルを行う
可能性を考慮するべきであり、それによって、動作速度
を減少し、集積回路を製造する現代の技術で達成できる
ようになるであろう。
可能性を考慮するべきであり、それによって、動作速度
を減少し、集積回路を製造する現代の技術で達成できる
ようになるであろう。
【００２１】それにもかかわらずＣＣＩＴＴの勧告Ｇ70
9 で記載されているスクランブルのアルゴリズムを使用
することに関心があることを忘れてはならない。
9 で記載されているスクランブルのアルゴリズムを使用
することに関心があることを忘れてはならない。
【００２２】本発明はこの問題を以下の段階で処理す
る。
る。
【００２３】１．ＣＣＩＴＴのアルゴリズムを７ビット
からｎビットに拡大し、２．直列スクランブル工程を並
列のｎビットのスクランブル工程に変換し、動作速度を
ｎ分の１にし、３．特に各ｎ値に対する結果としての数
学的関係を簡単化してコ−ド生成の工程で使用される論
理ゲ−ト数を最少にする。
からｎビットに拡大し、２．直列スクランブル工程を並
列のｎビットのスクランブル工程に変換し、動作速度を
ｎ分の１にし、３．特に各ｎ値に対する結果としての数
学的関係を簡単化してコ−ド生成の工程で使用される論
理ゲ−ト数を最少にする。
【００２４】数学的に説明すると、ＣＣＩＴＴのアルゴ
リズムのｎビットへの拡大は、Ｃ（ｉ）＝Ｃ（ｉ−６）
＋Ｃ（ｉ−７）で規定され、ここで＋符号はモジュロ２
加算を表し、スクランブラの初期値（ＬＳＢ…ＭＳＢ）
を以下のとおりである。
リズムのｎビットへの拡大は、Ｃ（ｉ）＝Ｃ（ｉ−６）
＋Ｃ（ｉ−７）で規定され、ここで＋符号はモジュロ２
加算を表し、スクランブラの初期値（ＬＳＢ…ＭＳＢ）
を以下のとおりである。
【００２５】 …１００００００１００００００１１１１１１１ ｎビット直列スクランブル工程からｎビット並列スクラ
ンブル工程へ変換する一方、コ−ド発生器により生成さ
れる全ての直列コ−ドの中間結果を認知することに関心
があるのではなく、ｎタイムスロット毎に生成されるコ
−ドのみに関心がある。
ンブル工程へ変換する一方、コ−ド発生器により生成さ
れる全ての直列コ−ドの中間結果を認知することに関心
があるのではなく、ｎタイムスロット毎に生成されるコ
−ドのみに関心がある。
【００２６】このことは次式により表される。
【００２７】Ｃtp+1＝Ｔn （ｎｘｎ）・Ｃtp この式でＣtpはｎ次元ベクトルであり、並列に動作され
るタイムスロットｔｐのｎコ−ド値を示しており、Ｃ
tp+1はｎ次元ベクトルであり、タイムスロットｔｐ＋１
のｎ疑似ランダムコ−ドの値を示しており、Ｔn は変換
マトリックスＴのｎ乗でありこのマトリックスはアルゴ
リズム１＋Ｘ6 ＋Ｘ7 に従ったコ−ドの変換マトリック
スを表し、この係数はｎ値に依存している。
るタイムスロットｔｐのｎコ−ド値を示しており、Ｃ
tp+1はｎ次元ベクトルであり、タイムスロットｔｐ＋１
のｎ疑似ランダムコ−ドの値を示しており、Ｔn は変換
マトリックスＴのｎ乗でありこのマトリックスはアルゴ
リズム１＋Ｘ6 ＋Ｘ7 に従ったコ−ドの変換マトリック
スを表し、この係数はｎ値に依存している。
【００２８】数学的関係を簡単にしながら数学的関係を
得て、コ−ド発生回路を得るためにこれらを適用するこ
とは動作ビットの数ｎの２つの特別な値、即ちｎ＝16と
ｎ＝８に関して後述されている。本発明の技術的範囲を
より簡単に理解できるように、これらの値は、現代存在
し将来も予測できる多数の応用を満足させる。
得て、コ−ド発生回路を得るためにこれらを適用するこ
とは動作ビットの数ｎの２つの特別な値、即ちｎ＝16と
ｎ＝８に関して後述されている。本発明の技術的範囲を
より簡単に理解できるように、これらの値は、現代存在
し将来も予測できる多数の応用を満足させる。
【００２９】従ってｎ＝16ビットの場合、アルゴリズム
１＋Ｘ6 ＋Ｘ7 を満足させるマトリックスＴ（16×16）
は次の通りである。
１＋Ｘ6 ＋Ｘ7 を満足させるマトリックスＴ（16×16）
は次の通りである。
【００３０】
【数１】 スクランブルラの初期値は以下のようになる。
【００３１】００１００００００１１１１１１１ 必要な計算をすると次の式が得られる。
【００３２】
【数２】 従ってタイムスロットｔｐとｔｐ＋１におけるコ−ド値
を示すベクトル間の関係は次の式により与えられる。
を示すベクトル間の関係は次の式により与えられる。
【００３３】
【数３】 このマトリックスを展開すると、フィ−ドバックの等式
は並列疑似ランダムコ−ドを発見する手段として得られ
る。
は並列疑似ランダムコ−ドを発見する手段として得られ
る。
【００３４】 Ｃ'1 ＝Ｃ10＋Ｃ11 Ｃ'2 ＝Ｃ11＋Ｃ12 Ｃ'3 ＝Ｃ12＋Ｃ13 Ｃ'4 ＝Ｃ13＋Ｃ14 Ｃ'5 ＝Ｃ14＋Ｃ15 Ｃ'6 ＝Ｃ15＋Ｃ16 Ｃ'7 ＝Ｃ10＋Ｃ11＋Ｃ16 Ｃ'8 ＝Ｃ10＋Ｃ12 Ｃ'9 ＝Ｃ11＋Ｃ13 Ｃ'10 ＝Ｃ12＋Ｃ14 Ｃ'11 ＝Ｃ13＋Ｃ15 Ｃ'12 ＝Ｃ14＋Ｃ16 Ｃ'13 ＝Ｃ10＋Ｃ11＋Ｃ15 Ｃ'14 ＝Ｃ11＋Ｃ12＋Ｃ16 Ｃ'15 ＝Ｃ10＋Ｃ11＋Ｃ12＋Ｃ13 Ｃ'16 ＝Ｃ11＋Ｃ12＋Ｃ13＋Ｃ14 ここで＋符号はモジュロ２加算を示す。
【００３５】特にＣ'7、Ｃ'13 、Ｃ'14 、Ｃ'15 、Ｃ'1
6 に対応するこれらの等式の設定は２以上の入力でモジ
ュロ２動作を必要し、従って、可能であるならば、２つ
のみの入力でモジュロ２動作を存在させるまでこれらを
簡単にすることは興味深い。
6 に対応するこれらの等式の設定は２以上の入力でモジ
ュロ２動作を必要し、従って、可能であるならば、２つ
のみの入力でモジュロ２動作を存在させるまでこれらを
簡単にすることは興味深い。
【００３６】以下の式はこれらを簡単にするために使用
される関係である。
される関係である。
【００３７】Ｃ（ｉ）＝Ｃ（ｉ−６）＋Ｃ（ｉ−７） 以下はこの関係を前述の等式に適用することにより次の
式が得られる。
式が得られる。
【００３８】 Ｃ'7 ＝Ｃ10＋Ｃ11＋Ｃ16 ＝Ｃ10＋Ｃ11＋Ｃ10＋Ｃ９ ＝Ｃ９＋Ｃ11 同様に、 Ｃ'13 ＝Ｃ10＋Ｃ11＋Ｃ15 ＝Ｃ４＋Ｃ３＋Ｃ５＋Ｃ４＋Ｃ９＋Ｃ８ ＝Ｃ４＋Ｃ３＋Ｃ５＋Ｃ４＋Ｃ３＋Ｃ２＋Ｃ２＋Ｃ９ ＝Ｃ１＋Ｃ５ Ｃ'14 ＝Ｃ11＋Ｃ12＋Ｃ16 ＝Ｃ５＋Ｃ４＋Ｃ６＋Ｃ５＋Ｃ10＋Ｃ９ ＝Ｃ５＋Ｃ４＋Ｃ６＋Ｃ５＋Ｃ４＋Ｃ３＋Ｃ３＋Ｃ２ ＝Ｃ２＋Ｃ６ Ｃ'15 ＝Ｃ10＋Ｃ11＋Ｃ12＋Ｃ13 ＝Ｃ４＋Ｃ３＋Ｃ５＋Ｃ４＋Ｃ６＋Ｃ５＋Ｃ７＋Ｃ６ ＝Ｃ３＋Ｃ７ Ｃ'16 ＝Ｃ11＋Ｃ12＋Ｃ13＋Ｃ14 ＝Ｃ５＋Ｃ４＋Ｃ６＋Ｃ５＋Ｃ７＋Ｃ６＋Ｃ８＋Ｃ７ ＝Ｃ４＋Ｃ８ ここで疑似ランダムコ−ド発生器がそれぞれ２つの入力
のみでモジュロ２動作を使用して行われる式が得られ
る。
のみでモジュロ２動作を使用して行われる式が得られ
る。
【００３９】以下の式はｎ＝８ビットの場合、アルゴリ
ズム１＋Ｘ6 ＋Ｘ7 を満足させるマトリックスＴ（８×
８）である。
ズム１＋Ｘ6 ＋Ｘ7 を満足させるマトリックスＴ（８×
８）である。
【００４０】
【数４】 スクランブルの初期値は以下の数である。
【００４１】０１１１１１１１ 適切な計算をすると次式が得られる。
【００４２】
【数５】 従ってタイムスロットｔｐとｔｐ＋１におけるコ−ドの
値を示すベクトルの間の関係は以下の式によって得られ
る。
値を示すベクトルの間の関係は以下の式によって得られ
る。
【００４３】
【数６】 このマトリックスを展開すると、並列疑似ランダムコ−
ドを発見する手段としてフィ−ドバック等式が得られ
る。
ドを発見する手段としてフィ−ドバック等式が得られ
る。
【００４４】 Ｃ''１＝Ｃ２＋Ｃ３ Ｃ''２＝Ｃ３＋Ｃ４ Ｃ''３＝Ｃ４＋Ｃ５ Ｃ''４＝Ｃ５＋Ｃ６ Ｃ''５＝Ｃ６＋Ｃ７ Ｃ''６＝Ｃ７＋Ｃ８ Ｃ''７＝Ｃ２＋Ｃ３＋Ｃ８ Ｃ''８＝Ｃ２＋Ｃ４ この式で＋符号はモジュロ２加算を表している。
【００４５】これら全ての式はＣ''７に対応する式を除
いて２つのみの入力でモジュロ２加算を行うことが分か
る。
いて２つのみの入力でモジュロ２加算を行うことが分か
る。
【００４６】Ｃ''７に対応する式に関してはＣ（ｉ）＝
Ｃ（ｉ−６）＋Ｃ（ｉ−７）の関係を考慮すると、次式
のように簡単にすることができる。
Ｃ（ｉ−６）＋Ｃ（ｉ−７）の関係を考慮すると、次式
のように簡単にすることができる。
【００４７】 Ｃ''７＝Ｃ２＋Ｃ３＋Ｃ８ ＝Ｃ２＋Ｃ３＋Ｃ２＋Ｃ１ ＝Ｃ１＋Ｃ３ これは２つのみの入力でモジュロ２加算動作を行うこと
ができることを示す。
ができることを示す。
【００４８】本発明の実際的な構成は図１、２、３に示
されている。
されている。
【００４９】図１は並列にスクランブルされたデ−タに
対する一般的な同期システムの機能的なブロック図であ
る。これはコ−ド発生器（ＧＣ）と同期および並列のス
クランブルを行うブロック（Ｓ＋ＡＰ）からなる。
対する一般的な同期システムの機能的なブロック図であ
る。これはコ−ド発生器（ＧＣ）と同期および並列のス
クランブルを行うブロック（Ｓ＋ＡＰ）からなる。
【００５０】このブロックは初期化信号ＩＮＩと共に、
入力として並列入力デ−タＤＥ１…ＤＥｉ…ＤＥｎとコ
−ド発生器Ｃ１…Ｃｉ…Ｃｎによって生成されるコ−ド
を受信し、出力において並列スクランブルデ−タＤＡ１
…ＤＡｉ…ＤＡｎを生成する。
入力として並列入力デ−タＤＥ１…ＤＥｉ…ＤＥｎとコ
−ド発生器Ｃ１…Ｃｉ…Ｃｎによって生成されるコ−ド
を受信し、出力において並列スクランブルデ−タＤＡ１
…ＤＡｉ…ＤＡｎを生成する。
【００５１】前述したように本発明の新規性はコ−ドＣ
１…Ｃｉ…Ｃｎの生成方法に存在する。
１…Ｃｉ…Ｃｎの生成方法に存在する。
【００５２】図２は16ビットで動作する場合のコ−ド発
生器の概略図を示している。本発明の特徴に従って、こ
れはそれぞれ２つの入力のみを有するＳ１…Ｓｉ…Ｓ16
として示された16のモジュロ２加算器と16の遅延ブロッ
クにより形成され、これらのブロックは初期値を除いて
互いに同一であり、初期値が“１”のときＲ１−ｉと呼
び、初期値が“０”のときＲ０−ｉと呼ぶ。
生器の概略図を示している。本発明の特徴に従って、こ
れはそれぞれ２つの入力のみを有するＳ１…Ｓｉ…Ｓ16
として示された16のモジュロ２加算器と16の遅延ブロッ
クにより形成され、これらのブロックは初期値を除いて
互いに同一であり、初期値が“１”のときＲ１−ｉと呼
び、初期値が“０”のときＲ０−ｉと呼ぶ。
【００５３】ここで明白なように、モジュロ２加算器の
入力は必要な数学的関係を満たし、それ故フィ−ドバッ
クが生じるときＣＣＩＴＴの勧告Ｇ709 のアルゴリズム
が出力Ｃｉに応じる。
入力は必要な数学的関係を満たし、それ故フィ−ドバッ
クが生じるときＣＣＩＴＴの勧告Ｇ709 のアルゴリズム
が出力Ｃｉに応じる。
【００５４】図３は８ビットで動作する場合のコ−ド発
生器の概略図を示している。図２と関連して示されてい
るものは全て図３でも応用可能である。
生器の概略図を示している。図２と関連して示されてい
るものは全て図３でも応用可能である。
【図１】本発明によるスクランブルされた並列デ−タの
同期システムのブロック図。
同期システムのブロック図。
【図２】２つのみの入力を有するモジュロ２フィ−ドバ
ックを用いた各ビットに対する全てのコ−ドの生成方法
を明確にしている並列の16ビットで動作した時の本発明
による同期コ−ド発生器。
ックを用いた各ビットに対する全てのコ−ドの生成方法
を明確にしている並列の16ビットで動作した時の本発明
による同期コ−ド発生器。
【図３】２つのみの入力を有するモジュロ２フィ−ドバ
ックを用いた各ビットに対する全てのコ−ドの生成方法
を明確にしている並列の８ビットで動作した時の本発明
による同期コ−ド発生器。
ックを用いた各ビットに対する全てのコ−ドの生成方法
を明確にしている並列の８ビットで動作した時の本発明
による同期コ−ド発生器。
フロントページの続き (72)発明者 フェルナンド・オルティツ・サエンツ スペイン国、28006 マドリッド、カレ・ アグスチナ・デ・アラゴン、10 − ２キ ュー (72)発明者 ラファエル・ブリエル・ルナ スペイン国、28220 マジャダホンダ（マ ドリッド）カレ・フェデリコ・ガルシア・ ロルカ ４ (72)発明者 フェルナンド・オルテガ・ロドリゲツ スペイン国、28220 マジャダホンダ（マ ドリッド）レジデンシャル・タルシス、 ブロック ５、 ビー (72)発明者 アナ・マ・デルマール・メネンデス・マル ティン スペイン国、28011 マドリッド、カレ・ ビラバリ エンテ 19、５キュー
Claims (3)
- 【請求項１】 疑似ランダムコ−ド発生器と、並列の同
期およびスクランブルを行うブロックとにより構成さ
れ、このブロックは、初期信号に加えて入力として並列
入力デ−タとコ−ド発生器によって生成されるコ−ドと
を受信し、出力において並列のスクランブルデ−タを生
成する並列デ−タスクランブル用同期システムにおい
て、 疑似ランダムコ−ド発生器のフィ−ドバックル−プで使
用される各モジュロ２加算器が２つの入力のみを受信
し、 並列動作の２つの連続したタイムスロットｔｐとｔｐ＋
１における疑似ランダムコ−ド発生器の出力間の関係は
次式で決定され、 Ｃtp+1＝Ｔn （ｎ×ｎ）・Ｃtp によって決定され、この式でＣtpはｎ次元ベクトルであ
り、スクランブルされた並列ビット数に等しく、並列の
動作されるタイムスロットｔｐにおけるｎ疑似ランダム
コ−ドの値を示し、Ｃtp+1はｎ次元ベクトルであり、タ
イムスロットtp+1のｎ値の疑似ランダムコ−ドを示し、
Ｔn は変換マトリックスＴのｎ乗であり、Ｔはアルゴリ
ズム１＋Ｘ6 ＋Ｘ7 に従ったコ−ドの変換マトリックス
を示す方形マトリックスであり、この係数はｎ値に基い
て決定されることを特徴とする並列デ−タスクランブル
用の同期システム。 - 【請求項２】 並列にスクランブルされるビット数が１
６のとき、タイムスロットｔｐとｔｐ＋１における疑似
ランダムコ−ド発生器の出力間の関係は次式で与えら
れ、 Ｃ'1 ＝Ｃ10＋Ｃ11 Ｃ'2 ＝Ｃ11＋Ｃ12 Ｃ'3 ＝Ｃ12＋Ｃ13 Ｃ'4 ＝Ｃ13＋Ｃ14 Ｃ'5 ＝Ｃ14＋Ｃ15 Ｃ'6 ＝Ｃ15＋Ｃ16 Ｃ'7 ＝Ｃ９＋Ｃ11 Ｃ'8 ＝Ｃ10＋Ｃ12 Ｃ'9 ＝Ｃ11＋Ｃ13 Ｃ'10 ＝Ｃ12＋Ｃ14 Ｃ'11 ＝Ｃ13＋Ｃ15 Ｃ'12 ＝Ｃ14＋Ｃ16 Ｃ'13 ＝Ｃ１＋Ｃ５ Ｃ'14 ＝Ｃ２＋Ｃ６ Ｃ'15 ＝Ｃ３＋Ｃ７ Ｃ'16 ＝Ｃ４＋Ｃ８ この式で＋符号はモジュロ２加算器を表すことを特徴と
する請求項１記載の並列デ−タスクランブル用の同期シ
ステム。 - 【請求項３】 並列にスクランブルされるビット数が８
のとき、タイムスロットｔｐとｔｐ＋１における疑似ラ
ンダムコ−ド発生器の出力間の関係は次式で与えられ、 Ｃ''１＝Ｃ２＋Ｃ３ Ｃ''２＝Ｃ３＋Ｃ４ Ｃ''３＝Ｃ４＋Ｃ５ Ｃ''４＝Ｃ５＋Ｃ６ Ｃ''５＝Ｃ６＋Ｃ７ Ｃ''６＝Ｃ７＋Ｃ８ Ｃ''７＝Ｃ１＋Ｃ３ Ｃ''８＝Ｃ２＋Ｃ４ この式で＋符号はモジュロ２加算を表すことを特徴とす
る請求項１記載の並列デ−タスクランブル用の同期シス
テム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES09102148A ES2038912B1 (es) | 1991-09-30 | 1991-09-30 | Sistema sincrono de aleatorizacion de datos en paralelo. |
| ES9102148 | 1991-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621930A true JPH0621930A (ja) | 1994-01-28 |
Family
ID=8273667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4262598A Pending JPH0621930A (ja) | 1991-09-30 | 1992-09-30 | 並列デ−タスクランブル用同期システム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5267316A (ja) |
| EP (1) | EP0535357A3 (ja) |
| JP (1) | JPH0621930A (ja) |
| AU (1) | AU649165B2 (ja) |
| ES (1) | ES2038912B1 (ja) |
| NZ (1) | NZ244512A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440640A (en) * | 1993-10-05 | 1995-08-08 | Arithmetica, Inc. | Multistream encryption system for secure communication |
| JPH1115642A (ja) * | 1997-06-26 | 1999-01-22 | Sony Corp | スクランブル装置およびデスクランブル装置ならびにその方法 |
| US20030014451A1 (en) * | 2001-07-12 | 2003-01-16 | Optix Networks Inc. | Method and machine for scrambling parallel data channels |
| JP4191915B2 (ja) * | 2001-08-30 | 2008-12-03 | 独立行政法人情報通信研究機構 | 変換装置、暗号化復号化システム、多段変換装置、プログラム、ならびに、情報記録媒体 |
| TW531997B (en) * | 2001-09-13 | 2003-05-11 | Silicon Integrated Sys Corp | Scrambling and decoding method and apparatus for asynchronous transmission bit stream |
| US7415112B2 (en) | 2002-09-18 | 2008-08-19 | Zarbana Digital Fund Llc | Parallel scrambler/descrambler |
| US7370212B2 (en) | 2003-02-25 | 2008-05-06 | Microsoft Corporation | Issuing a publisher use license off-line in a digital rights management (DRM) system |
| US8438645B2 (en) | 2005-04-27 | 2013-05-07 | Microsoft Corporation | Secure clock with grace periods |
| US8725646B2 (en) | 2005-04-15 | 2014-05-13 | Microsoft Corporation | Output protection levels |
| US20060265758A1 (en) | 2005-05-20 | 2006-11-23 | Microsoft Corporation | Extensible media rights |
| WO2007126821A2 (en) * | 2006-04-24 | 2007-11-08 | Advanced Micro Devices, Inc. | Method and apparatus to reduce the effect of crosstalk in a communications interface |
| US9401803B2 (en) | 2012-10-25 | 2016-07-26 | Texas Instruments Incorporated | Flexible scrambler/descrambler architecture for a transceiver |
| US9124462B2 (en) * | 2012-10-25 | 2015-09-01 | Texas Instruments Incorporated | Flexible PRBS architecture for a transceiver |
| US10587437B2 (en) * | 2013-06-10 | 2020-03-10 | Texas Instruments Incorporated | Link aggregator with universal packet scrambler apparatus and method |
| RU2585979C1 (ru) * | 2015-01-12 | 2016-06-10 | Открытое акционерное общество "Российский институт мощного радиостроения" | Способ передачи информации с внутрисимвольной псевдослучайной перестройкой рабочей частоты с использованием хаотических сигналов |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE30957E (en) * | 1973-10-15 | 1982-06-01 | International Business Machines Corporation | Variant key matrix cipher system |
| JPS57194621A (en) * | 1981-05-26 | 1982-11-30 | Nec Corp | Random number generator |
| US4520232A (en) * | 1982-04-30 | 1985-05-28 | Wilson William J | Polygraphic encryption-decryption system |
| JPS6197746A (ja) * | 1984-10-15 | 1986-05-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 乱数発生装置 |
| US4691291A (en) * | 1985-09-23 | 1987-09-01 | Thinking Machines Corporation | Random sequence generators |
| US4847800A (en) * | 1987-10-23 | 1989-07-11 | Control Data Corporation | Input register for test operand generation |
| US4959832A (en) * | 1988-12-09 | 1990-09-25 | International Business Machines | Parallel pseudorandom pattern generator with varying phase shift |
| BE1003932A6 (fr) * | 1989-04-28 | 1992-07-22 | Musyck Emile | Systeme cryptographique par bloc de donnees binaires. |
| US5031129A (en) * | 1989-05-12 | 1991-07-09 | Alcatel Na Network Systems Corp. | Parallel pseudo-random generator for emulating a serial pseudo-random generator and method for carrying out same |
| US4965881A (en) * | 1989-09-07 | 1990-10-23 | Northern Telecom Limited | Linear feedback shift registers for data scrambling |
| US5163092A (en) * | 1990-11-28 | 1992-11-10 | Siemens Aktiengesellschaft | Parallel scrambler used in sonet data transmission |
| US5185799A (en) * | 1990-11-28 | 1993-02-09 | Siemens Aktiengesellschaft | Parallel scrambler used in SONET data transmission |
-
1991
- 1991-09-30 ES ES09102148A patent/ES2038912B1/es not_active Expired - Lifetime
-
1992
- 1992-08-21 EP EP19920114268 patent/EP0535357A3/en not_active Withdrawn
- 1992-09-28 NZ NZ244512A patent/NZ244512A/en unknown
- 1992-09-28 AU AU25385/92A patent/AU649165B2/en not_active Ceased
- 1992-09-29 US US07/953,085 patent/US5267316A/en not_active Expired - Fee Related
- 1992-09-30 JP JP4262598A patent/JPH0621930A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| AU649165B2 (en) | 1994-05-12 |
| NZ244512A (en) | 1995-07-26 |
| ES2038912B1 (es) | 1994-08-01 |
| EP0535357A3 (en) | 1993-06-02 |
| EP0535357A2 (en) | 1993-04-07 |
| US5267316A (en) | 1993-11-30 |
| AU2538592A (en) | 1993-04-01 |
| ES2038912A2 (es) | 1993-08-01 |
| ES2038912R (ja) | 1993-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0621930A (ja) | 並列デ−タスクランブル用同期システム | |
| Chen et al. | Image security system using recursive cellular automata substitution | |
| EP2000900B1 (en) | Extending a repetition period of a random sequence | |
| US5077793A (en) | Residue number encryption and decryption system | |
| US7995749B2 (en) | Cryptographic system configured for extending a repetition period of a random sequence | |
| JP3022439B2 (ja) | 擬似乱数発生方法および装置 | |
| US20010007111A1 (en) | Apparatus and method for efficient arithmetic in finite fields through alternative representation | |
| Liu et al. | A study on reconstruction of linear scrambler using dual words of channel encoder | |
| JP2000200177A (ja) | デ―タの最大長シ―ケンスを発生する方法と装置 | |
| US4890252A (en) | Long period pseudo random number sequence generator | |
| HU224300B1 (hu) | Eljárás és berendezés kváziortogonális vektorok átvitelére és előállítására | |
| CN102281116A (zh) | 一种生成gold序列的方法及装置 | |
| CN110943955B (zh) | 一种并行扰码器的生成方法 | |
| Alabaddi et al. | Cryptanalysis of the Harn and Wang modification of the Xinmei digital signature scheme | |
| CN110086619B (zh) | 密钥流生成方法及装置 | |
| KR101071455B1 (ko) | 시퀀스 지연 및 고속동작이 가능한 골드 코드 생성 장치 | |
| JPH11224183A (ja) | 擬似乱数発生装置 | |
| KR0175401B1 (ko) | 동기 전송 모튤 레벨1 프레임 병렬 스크램블러 | |
| El Assad et al. | Digital chaotic codec for DS-CDMA Communication Systems | |
| RU2291578C1 (ru) | Способ поточного шифрования данных | |
| CN116052695A (zh) | 一种基于波运算的音频听觉密码方法、系统及设备 | |
| JPH1011268A (ja) | 擬似ランダム系列符号発生装置 | |
| JPH0715420A (ja) | 並列型デスクランブラ位相同期回路 | |
| KR100771598B1 (ko) | 왈쉬 코드 생성 방법 및 왈쉬 코드 생성기 | |
| CN118276824A (zh) | 一种用于词向量的加密序列生成方法、系统及装置 |