JPH06216212A - 配線評価装置 - Google Patents
配線評価装置Info
- Publication number
- JPH06216212A JPH06216212A JP769593A JP769593A JPH06216212A JP H06216212 A JPH06216212 A JP H06216212A JP 769593 A JP769593 A JP 769593A JP 769593 A JP769593 A JP 769593A JP H06216212 A JPH06216212 A JP H06216212A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- stress
- resistance
- test
- ring oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 エレクトロマイグレーションの任意の周波数
のＡＣストレス評価をＤＣ電源を用いて行う。 【構成】 同一半導体基板上にインバータ２で構成され
たリングオシレータ３および試験用配線１を形成し、リ
ングオシレータ３の発振部と試験用配線１を接続する。
また、インバータ２の出力ノード間にスイッチ５を設
け、発振周波数を適宜変えれるようにする。
のＡＣストレス評価をＤＣ電源を用いて行う。 【構成】 同一半導体基板上にインバータ２で構成され
たリングオシレータ３および試験用配線１を形成し、リ
ングオシレータ３の発振部と試験用配線１を接続する。
また、インバータ２の出力ノード間にスイッチ５を設
け、発振周波数を適宜変えれるようにする。
Description
【０００１】
【産業上の利用分野】この発明は、半導体基板上に形成
した配線の評価を行う配線評価装置に関するものであ
る。
した配線の評価を行う配線評価装置に関するものであ
る。
【０００２】
【従来の技術】配線中を流れる電子により、配線内の金
属原子が移動するために、金属原子が元あった所にはボ
イドと呼ばれる空孔が、また、金属原子が移動した所に
はヒロックと呼ばれる配線膜上の突起物ができる。この
ような現象をエレクトロマイグレーション（以下、ＥＭ
と呼ぶ）という。さらに、ＥＭが進行し、ボイドが大き
く成長して、配線幅以上の大きさのボイドとなったとき
配線は、断線する。
属原子が移動するために、金属原子が元あった所にはボ
イドと呼ばれる空孔が、また、金属原子が移動した所に
はヒロックと呼ばれる配線膜上の突起物ができる。この
ような現象をエレクトロマイグレーション（以下、ＥＭ
と呼ぶ）という。さらに、ＥＭが進行し、ボイドが大き
く成長して、配線幅以上の大きさのボイドとなったとき
配線は、断線する。
【０００３】ここで、半導体デバイスの微細化におい
て、デバイス内の配線幅および配線膜厚の縮小化は避け
られないことである。しかし、デバイスの性能の低下を
伴わないように、配線にかかる電圧または電流を保持し
た場合、配線にはどうしても今まで以上の電流が流れて
しまう。したがって、配線が微細化されるとＥＭ現象に
よる断線は、発生しやすくなる。
て、デバイス内の配線幅および配線膜厚の縮小化は避け
られないことである。しかし、デバイスの性能の低下を
伴わないように、配線にかかる電圧または電流を保持し
た場合、配線にはどうしても今まで以上の電流が流れて
しまう。したがって、配線が微細化されるとＥＭ現象に
よる断線は、発生しやすくなる。
【０００４】つぎに、配線のＥＭに対する耐性の評価方
法を以下に示す。出典は、Ｂ．Ｋ．Ｌｉｅｗ，”Ｅｌｅ
ｃｔｒｏｍｉｇｒａｔｉｏｎ ｉｎｔｅｒｃｏｎｎｅｃ
ｔｆａｉｌｕｒｅ ｕｎｄｅｒ ｐｕｌｓｅ ｔｅｓｔ
ｃｏｎｄｉｔｉｏｎｓ”１９８８ Ｓｙｍｐｏｓｉｕ
ｍ ｏｎ ＶＬＳＩ ＴＥＣＨＮＯＬＯＧＹｐ５９ で
ある。
法を以下に示す。出典は、Ｂ．Ｋ．Ｌｉｅｗ，”Ｅｌｅ
ｃｔｒｏｍｉｇｒａｔｉｏｎ ｉｎｔｅｒｃｏｎｎｅｃ
ｔｆａｉｌｕｒｅ ｕｎｄｅｒ ｐｕｌｓｅ ｔｅｓｔ
ｃｏｎｄｉｔｉｏｎｓ”１９８８ Ｓｙｍｐｏｓｉｕ
ｍ ｏｎ ＶＬＳＩ ＴＥＣＨＮＯＬＯＧＹｐ５９ で
ある。
【０００５】評価する配線抵抗にデバイス実使用時の電
流ＩR 以上のＤＣ電流をストレス電流ＩT として印加す
る。先に、説明したように電流ストレスにより、ＥＭが
生じ断線に至る。ＤＣストレス印加時の断線時間τは、
Ａを比例定数、Ｊを電流密度、Ｓを配線断面積、Ｅa を
活性化エネルギー、ｋをボルツマン定数、Ｔを配線の絶
対温度、ｎを電流密度依存性を用いて、Ｂｌａｃｋの式
より（数１）のように表わされる。
流ＩR 以上のＤＣ電流をストレス電流ＩT として印加す
る。先に、説明したように電流ストレスにより、ＥＭが
生じ断線に至る。ＤＣストレス印加時の断線時間τは、
Ａを比例定数、Ｊを電流密度、Ｓを配線断面積、Ｅa を
活性化エネルギー、ｋをボルツマン定数、Ｔを配線の絶
対温度、ｎを電流密度依存性を用いて、Ｂｌａｃｋの式
より（数１）のように表わされる。
【０００６】
【数１】
【０００７】一方、実デバイス動作時、すなわちＡＣ動
作時のＥＭ耐性τACを求めるには、以下のような方法が
ある。ＥＭは、電流が流れている時のみに生じる現象で
あると考え、前述した式に全体の時間に対する、実際電
流が流れている時間の比、すなわちデューティ比λを入
れた（数２）で求める。
作時のＥＭ耐性τACを求めるには、以下のような方法が
ある。ＥＭは、電流が流れている時のみに生じる現象で
あると考え、前述した式に全体の時間に対する、実際電
流が流れている時間の比、すなわちデューティ比λを入
れた（数２）で求める。
【０００８】
【数２】
【０００９】このように、τACは、ＤＣストレス印加結
果τDCを用い、求めることができる。
果τDCを用い、求めることができる。
【００１０】
【発明が解決しようとする課題】ＡＣストレスによるＥ
Ｍ耐性を求める際、従来の技術で述べたようにＤＣスト
レスによるＥＭ耐性を基にする方法では、以下のような
問題がある。ＤＣストレス印加時には、一定の電流が配
線を流れているので、配線の抵抗により発生するジュー
ル熱量はほぼ一定で、配線温度についても安定している
と考えられる。
Ｍ耐性を求める際、従来の技術で述べたようにＤＣスト
レスによるＥＭ耐性を基にする方法では、以下のような
問題がある。ＤＣストレス印加時には、一定の電流が配
線を流れているので、配線の抵抗により発生するジュー
ル熱量はほぼ一定で、配線温度についても安定している
と考えられる。
【００１１】しかし、ＡＣストレス印加時には電流が流
れている際に発生するジュール熱は、同じであるが、電
流が流れていないときには、放熱が生じ、ＤＣストレス
印加時の配線温度よりも、低くなっている。したがっ
て、ＡＣストレス印加の場合とＤＣストレス印加の場合
とで、配線温度が変わってしまい、真のτACをもとめる
ことはできない。
れている際に発生するジュール熱は、同じであるが、電
流が流れていないときには、放熱が生じ、ＤＣストレス
印加時の配線温度よりも、低くなっている。したがっ
て、ＡＣストレス印加の場合とＤＣストレス印加の場合
とで、配線温度が変わってしまい、真のτACをもとめる
ことはできない。
【００１２】この発明は、配線のＡＣストレスに対する
ＥＭ評価がＤＣ電源を用いるだけで正確にしかも容易に
できる配線評価装置を提供することを目的とする。
ＥＭ評価がＤＣ電源を用いるだけで正確にしかも容易に
できる配線評価装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】この発明の配線評価装置
は、半導体基板上に発振回路および試験用配線を形成
し、発振回路における発振部を試験用配線に接続したこ
とを特徴とする。
は、半導体基板上に発振回路および試験用配線を形成
し、発振回路における発振部を試験用配線に接続したこ
とを特徴とする。
【００１４】
【作用】この発明の配線評価装置によれば、外部からＤ
Ｃ電源を与えることにより、試験用配線の一端に接続さ
れた発振回路を動作すると、ＡＣストレスを試験用配線
にかけることができ、ＡＣストレス印加によるＥＭ評価
が可能となる。
Ｃ電源を与えることにより、試験用配線の一端に接続さ
れた発振回路を動作すると、ＡＣストレスを試験用配線
にかけることができ、ＡＣストレス印加によるＥＭ評価
が可能となる。
【００１５】
【実施例】図１にこの発明の第１の実施例を示す。図１
のＥＭ評価用ＴＥＧは、試験用配線１とインバータ２が
５個リング状に接続されたリングオシレータ（発振回
路）３とで構成されている。試験用配線１は、Ａｌスパ
ッタ装置で形成されたＳｉおよびＣｕ含有のＡｌ配線で
配線膜厚は、０．５μｍ、配線幅は、１．０μｍで、配
線長は、１．５ｍｍである。室温での配線抵抗値は、１
００Ωである。さらに配線の微細化を考慮して、配線膜
厚、配線幅の縮小化した場合でも抵抗値は、４００Ω以
下にすることが望ましい。
のＥＭ評価用ＴＥＧは、試験用配線１とインバータ２が
５個リング状に接続されたリングオシレータ（発振回
路）３とで構成されている。試験用配線１は、Ａｌスパ
ッタ装置で形成されたＳｉおよびＣｕ含有のＡｌ配線で
配線膜厚は、０．５μｍ、配線幅は、１．０μｍで、配
線長は、１．５ｍｍである。室温での配線抵抗値は、１
００Ωである。さらに配線の微細化を考慮して、配線膜
厚、配線幅の縮小化した場合でも抵抗値は、４００Ω以
下にすることが望ましい。
【００１６】なぜなら、ストレス印加時に測定装置の性
能による印加電圧の制約を受けないようにするためであ
る。例えば、測定装置の出力限界が、１Ｗである場合、
ストレス電流を５０ｍＡとしたとき、印加できる電圧は
２０Ｖとなり、ストレス印加時の測定可能な抵抗は、４
００Ωとなり、４００Ω以上の抵抗のものは、測定でき
なくなるからである。
能による印加電圧の制約を受けないようにするためであ
る。例えば、測定装置の出力限界が、１Ｗである場合、
ストレス電流を５０ｍＡとしたとき、印加できる電圧は
２０Ｖとなり、ストレス印加時の測定可能な抵抗は、４
００Ωとなり、４００Ω以上の抵抗のものは、測定でき
なくなるからである。
【００１７】また、この試験用配線１における抵抗は、
測定時の測定ピンとパッドの接触抵抗を除去するため
に、４端子法で測定する。配線抵抗の両端、ａ点および
ｂ点に２個ずつのパッド４（パッドｃ，ｄ，ｅ，ｆ）を
有している。例えば、試験用配線１の初期抵抗値Ｒの測
定の際には、パッドｄおよびパッドｆをグラウンドに設
定し、電流がパッドｃからパッドｄの方向に流れるよう
にする。パッドｃに外部から電流Ｉを印加したとき、点
ａ，ｂ間の電圧ΔＶをモニタする。オームの法則を用い
ると、４端子法による試験用配線１の初期抵抗値Ｒ＝Δ
Ｖ／Ｉが得られる。
測定時の測定ピンとパッドの接触抵抗を除去するため
に、４端子法で測定する。配線抵抗の両端、ａ点および
ｂ点に２個ずつのパッド４（パッドｃ，ｄ，ｅ，ｆ）を
有している。例えば、試験用配線１の初期抵抗値Ｒの測
定の際には、パッドｄおよびパッドｆをグラウンドに設
定し、電流がパッドｃからパッドｄの方向に流れるよう
にする。パッドｃに外部から電流Ｉを印加したとき、点
ａ，ｂ間の電圧ΔＶをモニタする。オームの法則を用い
ると、４端子法による試験用配線１の初期抵抗値Ｒ＝Δ
Ｖ／Ｉが得られる。
【００１８】一方、リングオシレータ３は、５個のイン
バータで構成されている。各々インバータ２の出力ノー
ドを隣接するインバータ２に入力、すなわち、Ｐ−ｃｈ
およびＮ−ｃｈトランジスタのゲートに入力して、５個
のインバータ２をリング状にすることにより、リングオ
シレータ３となり、いずれかのインバータ２の出力ノー
ドが特許請求の範囲における発振回路の発振部に相当す
る。
バータで構成されている。各々インバータ２の出力ノー
ドを隣接するインバータ２に入力、すなわち、Ｐ−ｃｈ
およびＮ−ｃｈトランジスタのゲートに入力して、５個
のインバータ２をリング状にすることにより、リングオ
シレータ３となり、いずれかのインバータ２の出力ノー
ドが特許請求の範囲における発振回路の発振部に相当す
る。
【００１９】リングオシレータ３を発振させるために
は、インバータ２の段数を奇数段にするのは、言うまで
もないが、段数やトランジスタサイズを変えることによ
って、発振周波数を適宜変えることが可能である。イン
バータ２の段数については、図１に示すように、インバ
ータ２間にスイッチ５を設け、このスイッチをオンする
ことによって、リングオシレータ３の段数を容易に変え
ることが可能となる。このリングオシレータ３の発振し
ているノードａと試験用配線１とを接続することによ
り、ＥＭ評価用ＴＥＧとなる。
は、インバータ２の段数を奇数段にするのは、言うまで
もないが、段数やトランジスタサイズを変えることによ
って、発振周波数を適宜変えることが可能である。イン
バータ２の段数については、図１に示すように、インバ
ータ２間にスイッチ５を設け、このスイッチをオンする
ことによって、リングオシレータ３の段数を容易に変え
ることが可能となる。このリングオシレータ３の発振し
ているノードａと試験用配線１とを接続することによ
り、ＥＭ評価用ＴＥＧとなる。
【００２０】このように、スイッチ５を切り換え、イン
バータ２の段数を任意に変更することにより、印加され
るＡＣストレスの周波数を容易に変えられ、試験用配線
１に任意の周波数でＡＣストレスをかけることができ
る。ＡＣストレスによるＥＭ測定は、以下のようにして
行う。図４に測定概略図を示す。
バータ２の段数を任意に変更することにより、印加され
るＡＣストレスの周波数を容易に変えられ、試験用配線
１に任意の周波数でＡＣストレスをかけることができ
る。ＡＣストレスによるＥＭ測定は、以下のようにして
行う。図４に測定概略図を示す。
【００２１】パッドｄ，ｆをグラウンドＶGND とし、リ
ングオシレータ３に電源電圧ＶCCおよびＶGND を印加す
ると、リングオシレータ３は、１ＭＨｚの周波数で発振
し始める。これと同時に、試験用配線端ａには、ＡＣパ
ルスが、１ＭＨｚでかかることになる。ストレス印加開
始より、試験用配線１を流れる電流、および試験用配線
端ａ，ｂ間の電圧を測定する。ＡＣストレス印加によ
り、試験用配線１にＥＭによるボイドが発生する。この
ボイドにより、試験用配線１の抵抗が変動し、ついに
は、試験用配線１は断線に至り、ＡＣストレスにおける
ＥＭ耐性を求めることができる。
ングオシレータ３に電源電圧ＶCCおよびＶGND を印加す
ると、リングオシレータ３は、１ＭＨｚの周波数で発振
し始める。これと同時に、試験用配線端ａには、ＡＣパ
ルスが、１ＭＨｚでかかることになる。ストレス印加開
始より、試験用配線１を流れる電流、および試験用配線
端ａ，ｂ間の電圧を測定する。ＡＣストレス印加によ
り、試験用配線１にＥＭによるボイドが発生する。この
ボイドにより、試験用配線１の抵抗が変動し、ついに
は、試験用配線１は断線に至り、ＡＣストレスにおける
ＥＭ耐性を求めることができる。
【００２２】つぎに、この発明の第２の実施例を図２を
用いて説明する。（２ｎ−１）個（ｎ＝３，４，５，
…）のインバータ２で構成されるリングオシレータ３を
動作させたとき、発振しているノードは、（２ｎ−１）
個ある。ノード名ｇ，ｈ，ｉ… にそれぞれ試験用配線
１を接続することにより、この発明におけるＥＭ評価用
ＴＥＧとなる。試験試料数を多くとるために（２ｎ−
１）個の同条件の試験用配線１を接続してもよいし、ま
た、異なる条件の試験用配線１を接続することもでき
る。
用いて説明する。（２ｎ−１）個（ｎ＝３，４，５，
…）のインバータ２で構成されるリングオシレータ３を
動作させたとき、発振しているノードは、（２ｎ−１）
個ある。ノード名ｇ，ｈ，ｉ… にそれぞれ試験用配線
１を接続することにより、この発明におけるＥＭ評価用
ＴＥＧとなる。試験試料数を多くとるために（２ｎ−
１）個の同条件の試験用配線１を接続してもよいし、ま
た、異なる条件の試験用配線１を接続することもでき
る。
【００２３】このように、リングオシレータ３からは、
（２ｎ−１）個のＡＣパルスを得ることができ、１個の
発振回路を形成するだけで、（２ｎ−１）個の試験用配
線１についてＡＣストレスによるＥＭ評価が可能とな
る。つぎに、この発明の第３の実施例を図３を用いて説
明する。リングオシレータ３のそれぞれインバータ２に
おけるグラウンド接続用端子６および試験用配線１のグ
ラウンド接続用パッドｄ，ｆを共通とする。各々、イン
バータ２におけるグラウンド接続用端子６とパッドｄ，
ｆを抵抗が無視できる程の配線で接続し、共通のグラウ
ンド接続用パッドとして、パッドｚを設ける。こうする
ことにより、パッドに要する面積およびパッドの数を少
なくすることができ、省スペースとすることができる。
（２ｎ−１）個のＡＣパルスを得ることができ、１個の
発振回路を形成するだけで、（２ｎ−１）個の試験用配
線１についてＡＣストレスによるＥＭ評価が可能とな
る。つぎに、この発明の第３の実施例を図３を用いて説
明する。リングオシレータ３のそれぞれインバータ２に
おけるグラウンド接続用端子６および試験用配線１のグ
ラウンド接続用パッドｄ，ｆを共通とする。各々、イン
バータ２におけるグラウンド接続用端子６とパッドｄ，
ｆを抵抗が無視できる程の配線で接続し、共通のグラウ
ンド接続用パッドとして、パッドｚを設ける。こうする
ことにより、パッドに要する面積およびパッドの数を少
なくすることができ、省スペースとすることができる。
【００２４】
【発明の効果】この発明の配線評価装置は、試験用配線
に発振回路を接続することにより、試験用配線のＡＣス
トレスに対するＥＭ評価がＤＣ電源を用いるだけで正確
かつ容易にできる。
に発振回路を接続することにより、試験用配線のＡＣス
トレスに対するＥＭ評価がＤＣ電源を用いるだけで正確
かつ容易にできる。
【図１】この発明の第１の実施例における配線評価装置
の回路図である。
の回路図である。
【図２】この発明の第２の実施例における配線評価装置
の回路図である。
の回路図である。
【図３】この発明の第３の実施例における配線評価装置
の回路図である。
の回路図である。
【図４】この発明の第１の実施例の動作説明図である。
１ 試験用配線 ２ インバータ ３ リングオシレータ ４ パッド ５ スイッチ ６ グラウンド接続用端子
Claims (1)
- 【請求項１】 半導体基板上に発振回路および試験用配
線を形成し、前記発振回路における発振部を前記試験用
配線に接続したことを特徴とする配線評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP769593A JPH06216212A (ja) | 1993-01-20 | 1993-01-20 | 配線評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP769593A JPH06216212A (ja) | 1993-01-20 | 1993-01-20 | 配線評価装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216212A true JPH06216212A (ja) | 1994-08-05 |
Family
ID=11672911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP769593A Pending JPH06216212A (ja) | 1993-01-20 | 1993-01-20 | 配線評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216212A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6183889B1 (en) | 1997-08-28 | 2001-02-06 | Alps Electric Co., Ltd. | Magneto-impedance element, and magnetic head, thin film magnetic head, azimuth sensor and autocanceler using the same |
-
1993
- 1993-01-20 JP JP769593A patent/JPH06216212A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6183889B1 (en) | 1997-08-28 | 2001-02-06 | Alps Electric Co., Ltd. | Magneto-impedance element, and magnetic head, thin film magnetic head, azimuth sensor and autocanceler using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5811983A (en) | Test ring oscillator | |
| US6320391B1 (en) | Interconnection device for low and high current stress electromigration and correlation study | |
| US5625288A (en) | On-clip high frequency reliability and failure test structures | |
| Jenkins et al. | Characteristics of SOI FET's under pulsed conditions | |
| US6801049B2 (en) | Method and apparatus for defect analysis of semiconductor integrated circuit | |
| Jenkins et al. | Measurement of IV curves of silicon-on-insulator (SOI) MOSFET's without self-heating | |
| TWI726927B (zh) | 晶片上的示波器及其運作方法 | |
| US4795964A (en) | Method and apparatus for measuring the capacitance of complementary field-effect transistor devices | |
| US5095267A (en) | Method of screening A.C. performance characteristics during D.C. parametric test operation | |
| JP2001091568A (ja) | 半導体集積回路の試験装置及び試験方法 | |
| JP3682151B2 (ja) | 配線評価方法および配線評価装置 | |
| JP2974068B1 (ja) | エレクトロマイグレーション試験用半導体素子 | |
| JP2002026099A (ja) | エレクトロマイグレーション評価回路 | |
| Snyder et al. | Novel self-stressing test structures for realistic high-frequency reliability characterization | |
| JPH06258384A (ja) | 集積回路試験用電流測定装置および集積回路 | |
| JPH06216212A (ja) | 配線評価装置 | |
| CN101071813B (zh) | 确定工艺环境变化的梯度场的结构及方法 | |
| US6770847B2 (en) | Method and system for Joule heating characterization | |
| JP2007165365A (ja) | 半導体装置及びそのテスト方法 | |
| RU2327177C1 (ru) | Способ определения теплового сопротивления цифровых интегральных микросхем | |
| JPH07130803A (ja) | 半導体の電気特性測定方法 | |
| JP2001343426A (ja) | 半導体装置の検査方法 | |
| JP2000269290A (ja) | テスト構造およびそれを用いた評価方法 | |
| JP2003083871A (ja) | 電子部品の接合部の信頼性試験方法 | |
| JP4322396B2 (ja) | 半導体装置の試験方法及び試験装置 |