JPH0621264A - 低温焼成多層セラミック回路基板 - Google Patents
低温焼成多層セラミック回路基板Info
- Publication number
- JPH0621264A JPH0621264A JP4200497A JP20049792A JPH0621264A JP H0621264 A JPH0621264 A JP H0621264A JP 4200497 A JP4200497 A JP 4200497A JP 20049792 A JP20049792 A JP 20049792A JP H0621264 A JPH0621264 A JP H0621264A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- ferrite
- multilayer ceramic
- ceramic circuit
- ferrite layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 コンパクトに内蔵でき、かつ高インダクタン
スを有するインダクタを内蔵した低温焼成多層セラミッ
ク回路基板を提供する。 【構成】 生基板にフェライト層を組み込むと共に、該
フェライト層を該生基板と同時焼成して形成した構成
と、該フェライト層の近傍にスパイラル状の導体回路を
形成した構成よりなる。
スを有するインダクタを内蔵した低温焼成多層セラミッ
ク回路基板を提供する。 【構成】 生基板にフェライト層を組み込むと共に、該
フェライト層を該生基板と同時焼成して形成した構成
と、該フェライト層の近傍にスパイラル状の導体回路を
形成した構成よりなる。
Description
【０００１】
【産業上の利用分野】本発明は、低温焼成多層セラミッ
ク回路基板に係り、より詳細には、コンパクトに内蔵で
き、かつ高インダクタンスを有するインダクタを内蔵し
た低温焼成多層セラミック回路基板に関する。
ク回路基板に係り、より詳細には、コンパクトに内蔵で
き、かつ高インダクタンスを有するインダクタを内蔵し
た低温焼成多層セラミック回路基板に関する。
【０００２】
【従来の技術】近年、低温焼成多層セラミック回路基板
（ＬＦＣ）において、インダクタ素子、コンデンサ素子
の内層・複合化が要望され、種々の形態のものが提案さ
れ、誘電体内蔵の比較的大きなキャパシタンスのものが
実現化されている。また、インダクタの場合は、低抵抗
金属（通常、Ａｇ導体）をビアホール（スルーホール）
での連結により、コイル状（スパイラル状）に配線し、
低温で同時焼成して、損失の少ないインダクタンスを有
する構成のものが提案されている。
（ＬＦＣ）において、インダクタ素子、コンデンサ素子
の内層・複合化が要望され、種々の形態のものが提案さ
れ、誘電体内蔵の比較的大きなキャパシタンスのものが
実現化されている。また、インダクタの場合は、低抵抗
金属（通常、Ａｇ導体）をビアホール（スルーホール）
での連結により、コイル状（スパイラル状）に配線し、
低温で同時焼成して、損失の少ないインダクタンスを有
する構成のものが提案されている。
【０００３】また、分布定数型ＬＣフィルタを内層化し
た回路基板も提案されている。この回路基板は、通常、
『回路基板内部に、スパイラル状配線のインダクタ導体
（信号用導体）と、スパイラル状配線のコンデンサ用導
体（アース用導体）とを誘電体層を介して対向させると
共に、多段に直列接続して形成したフィルタ回路を組み
込み、同時焼成することで内蔵化した構成』とされてい
る。
た回路基板も提案されている。この回路基板は、通常、
『回路基板内部に、スパイラル状配線のインダクタ導体
（信号用導体）と、スパイラル状配線のコンデンサ用導
体（アース用導体）とを誘電体層を介して対向させると
共に、多段に直列接続して形成したフィルタ回路を組み
込み、同時焼成することで内蔵化した構成』とされてい
る。
【０００４】そして、これらのインダクタ素子、コンデ
ンサ素子を内蔵した低温焼成多層セラミック回路基板
は、基板内部に、該素子を一体的に組み込んでいるの
で、該回路基板自体の構成を簡略化できると共に、該回
路基板表面のスペースを有効活用できるという利点を有
している。
ンサ素子を内蔵した低温焼成多層セラミック回路基板
は、基板内部に、該素子を一体的に組み込んでいるの
で、該回路基板自体の構成を簡略化できると共に、該回
路基板表面のスペースを有効活用できるという利点を有
している。
【０００５】
【発明が解決しようとする課題】しかし、前述したよう
な低温焼成多層セラミック回路基板の場合、スパイラル
状に配線して形成するインダクタにおいては、大きなイ
ンダクタンスを得るには、該インダクタ導体層を形成す
るスパイラル状配線の長さを長くするか、その層数を増
やす必要があるため、そのコンパクト化に限度があり、
該サイズやコストの制約上、５０〜１００ｎＨを超えた
インダクタの形式には対応できないという問題がある。
な低温焼成多層セラミック回路基板の場合、スパイラル
状に配線して形成するインダクタにおいては、大きなイ
ンダクタンスを得るには、該インダクタ導体層を形成す
るスパイラル状配線の長さを長くするか、その層数を増
やす必要があるため、そのコンパクト化に限度があり、
該サイズやコストの制約上、５０〜１００ｎＨを超えた
インダクタの形式には対応できないという問題がある。
【０００６】本発明は、以上のような問題点に対処して
創案したものであって、その目的とする処は、コンパク
トに内蔵でき、高インダクタンスを有するインダクタを
内蔵した低温焼成多層セラミック回路基板を提供するこ
とにある。
創案したものであって、その目的とする処は、コンパク
トに内蔵でき、高インダクタンスを有するインダクタを
内蔵した低温焼成多層セラミック回路基板を提供するこ
とにある。
【０００７】
【課題を解決するための手段】そして、上記課題を解決
するための手段としての本発明の低温焼成多層セラミッ
ク回路基板は、生基板にフェライト層を組み込むと共
に、該フェライト層を該生基板と同時焼成して形成する
構成よりなる。また、本発明の他の低温焼成多層セラミ
ック回路基板は、前記発明において、フェライト層の近
傍にスパイラル状の導体回路を形成した構成よりなる。
するための手段としての本発明の低温焼成多層セラミッ
ク回路基板は、生基板にフェライト層を組み込むと共
に、該フェライト層を該生基板と同時焼成して形成する
構成よりなる。また、本発明の他の低温焼成多層セラミ
ック回路基板は、前記発明において、フェライト層の近
傍にスパイラル状の導体回路を形成した構成よりなる。
【０００８】ここで、フェライト層を形成するフェライ
ト・ペーストとしては、通常、フェライト（Fe2O3)に、
Ｎｉ，Ｚｎ，Ｍｎ，Ｃｒ，Ｃｏの酸化物より選ばれる一
または二種類以上の酸化物と、SiO2, Al2O3 等の助剤を
加え、これを焼成後、粉砕して得られたフェライト粉
に、SiO2-B2O3-CaO-Al2O3 を主成分とするガラスフリッ
ト、バインダ、溶剤を加えたものを用いている。しか
し、他の配合、組成よりなるフェライトを用いてもよ
い。
ト・ペーストとしては、通常、フェライト（Fe2O3)に、
Ｎｉ，Ｚｎ，Ｍｎ，Ｃｒ，Ｃｏの酸化物より選ばれる一
または二種類以上の酸化物と、SiO2, Al2O3 等の助剤を
加え、これを焼成後、粉砕して得られたフェライト粉
に、SiO2-B2O3-CaO-Al2O3 を主成分とするガラスフリッ
ト、バインダ、溶剤を加えたものを用いている。しか
し、他の配合、組成よりなるフェライトを用いてもよ
い。
【０００９】
【作用】上記構成に基づく、本発明の低温焼成多層セラ
ミック回路基板は、基板内にフェライト層を内蔵してい
ることより、従来と同じスパイラル状配線であっても、
その透磁率が高いので、そのインダクタンスを大きくす
ることができるように作用する。従って、本発明によれ
ば、インダクタ導体配線を短くすることができるので、
該配線の基板における専有スペースを小さくできると共
に、容易に大きいインダクタンスを有するインダクタを
内蔵させることができ、基板焼成後、チップ配置の自由
度を大幅に向上させ得ることができる。
ミック回路基板は、基板内にフェライト層を内蔵してい
ることより、従来と同じスパイラル状配線であっても、
その透磁率が高いので、そのインダクタンスを大きくす
ることができるように作用する。従って、本発明によれ
ば、インダクタ導体配線を短くすることができるので、
該配線の基板における専有スペースを小さくできると共
に、容易に大きいインダクタンスを有するインダクタを
内蔵させることができ、基板焼成後、チップ配置の自由
度を大幅に向上させ得ることができる。
【００１０】
【実施例】以下、図面を参照しながら、本発明を具体化
した実施例について説明する。ここに、図１〜図２は、
本発明の実施例を示し、図１は第１実施例の展開斜視
図、図２は第２実施例の展開斜視図である。
した実施例について説明する。ここに、図１〜図２は、
本発明の実施例を示し、図１は第１実施例の展開斜視
図、図２は第２実施例の展開斜視図である。
【００１１】−実施例１− 本実施例の低温焼成多層セラミック回路基板は、SiO2-B
2O3-CaO-Al2O3 系ガラス粉末と、アルミナ粉末とからな
るセラミックグリーンシートよりなる絶縁体層１ａ，１
ｂ，１ｃを積層して生基板とし、これを８００〜１００
０℃で低温焼成して形成されている。そして、絶縁体層
１ｂの上面には、フェライト・ペーストによりベタ印刷
してフェライト層２が形成されていて、またその上面に
はスパイラル状のインダクタ導体（Ａｇ導体）３が配置
され、絶縁体層１ａ，１ｃ上の信号入力端子４、信号出
力端子５とスルーホール６を介して接続されている。
2O3-CaO-Al2O3 系ガラス粉末と、アルミナ粉末とからな
るセラミックグリーンシートよりなる絶縁体層１ａ，１
ｂ，１ｃを積層して生基板とし、これを８００〜１００
０℃で低温焼成して形成されている。そして、絶縁体層
１ｂの上面には、フェライト・ペーストによりベタ印刷
してフェライト層２が形成されていて、またその上面に
はスパイラル状のインダクタ導体（Ａｇ導体）３が配置
され、絶縁体層１ａ，１ｃ上の信号入力端子４、信号出
力端子５とスルーホール６を介して接続されている。
【００１２】ここで、フェライト層２を形成するフェラ
イト・ペーストとしては、酸化物系フェライト（Fe2O3
に、Ｎｉ，Ｚｎ，Ｍｎ，Ｃｒ，Ｃｏの酸化物より選ばれ
る一または二種類以上の酸化物と、SiO2, Al2O3 等の助
剤を加え、これを焼成後、粉砕して得られたフェライト
粉）に、SiO2-B2O3-CaO-Al2O3 を主成分とするガラスフ
リット、バインダ、溶剤を加えたものを用いている。す
なわち、フェライト粉末：３０〜１００重量％に、助剤
（SiO2, Al2O3 等）：７０〜０重量％を添加して得た混
合組成物１００部に対して、SiO2-B2O3-CaO-Al2O3 系ガ
ラス粉末を、５〜３０部加えた組成物：１００部に対し
て１０〜４０部のビヒクル（樹脂を有機溶剤に溶かした
印刷用バインダー）を加えてペースト状にして得た組成
のものを用いている。なお、助剤を全く添加しない場合
は、収縮マッチングが不十分となり、若干『反り』の問
題が生じるケースがある。
イト・ペーストとしては、酸化物系フェライト（Fe2O3
に、Ｎｉ，Ｚｎ，Ｍｎ，Ｃｒ，Ｃｏの酸化物より選ばれ
る一または二種類以上の酸化物と、SiO2, Al2O3 等の助
剤を加え、これを焼成後、粉砕して得られたフェライト
粉）に、SiO2-B2O3-CaO-Al2O3 を主成分とするガラスフ
リット、バインダ、溶剤を加えたものを用いている。す
なわち、フェライト粉末：３０〜１００重量％に、助剤
（SiO2, Al2O3 等）：７０〜０重量％を添加して得た混
合組成物１００部に対して、SiO2-B2O3-CaO-Al2O3 系ガ
ラス粉末を、５〜３０部加えた組成物：１００部に対し
て１０〜４０部のビヒクル（樹脂を有機溶剤に溶かした
印刷用バインダー）を加えてペースト状にして得た組成
のものを用いている。なお、助剤を全く添加しない場合
は、収縮マッチングが不十分となり、若干『反り』の問
題が生じるケースがある。
【００１３】そして、本実施例の低温焼成多層セラミッ
ク回路基板は、フェライト層２を有し、該フェライト層
２を介してスパイラル状配線よりなるインダクタ導体３
が配置されているので、該フェライトによって、そのイ
ンダクタンスを大きくすることができるように作用す
る。
ク回路基板は、フェライト層２を有し、該フェライト層
２を介してスパイラル状配線よりなるインダクタ導体３
が配置されているので、該フェライトによって、そのイ
ンダクタンスを大きくすることができるように作用す
る。
【００１４】次に、本発明の効果を確認するため、本実
施例回路基板におけるインダクタンスと、図１に示す回
路基板において、フェライト層を外した構成（従来例回
路基板）におけるインダクタンスとの比較試験を行っ
た。その結果、本実施例回路基板の場合、従来例回路基
板の５倍程度大きいインダクタンスが得られた。このこ
とより、本実施例回路基板によれば、その配線長さを短
くできることより、インダクタをコンパクトに内蔵でき
る回路基板を提供できることが確認できる。なお、フェ
ライト・ペーストの組成、特に、Ｎｉ，Ｚｎ，Ｍｎ，Ｃ
ｒ，Ｃｏの酸化物の種類、量を変えることで、その差
は、一層大きくなることも確認できた。
施例回路基板におけるインダクタンスと、図１に示す回
路基板において、フェライト層を外した構成（従来例回
路基板）におけるインダクタンスとの比較試験を行っ
た。その結果、本実施例回路基板の場合、従来例回路基
板の５倍程度大きいインダクタンスが得られた。このこ
とより、本実施例回路基板によれば、その配線長さを短
くできることより、インダクタをコンパクトに内蔵でき
る回路基板を提供できることが確認できる。なお、フェ
ライト・ペーストの組成、特に、Ｎｉ，Ｚｎ，Ｍｎ，Ｃ
ｒ，Ｃｏの酸化物の種類、量を変えることで、その差
は、一層大きくなることも確認できた。
【００１５】−実施例２− 本実施例の低温焼成多層セラミック回路基板は、実施例
１において、ＬＦＣ絶縁体層１ｂの上面に、複数本の並
行するＡｇ導体よりなるインダクタ導体３ａを印刷し、
その表面にフェライト層（フェライト印刷層）３を印刷
し、更に、その上面に、インダクタ導体３ａとでスルー
ホール６を介してスパイラルを形成するようにインダク
タ導体３ｂを印刷した構成よりなる。換言すれば、フェ
ライト層３の上下を巻回し、スパイラルを形成した構成
よりなる。そして、本実施例の回路基板の場合、スパイ
ラル状配線が、フェライト層３を巻回して形成するよう
にしているので、その構成を一層小型化できるように作
用する。
１において、ＬＦＣ絶縁体層１ｂの上面に、複数本の並
行するＡｇ導体よりなるインダクタ導体３ａを印刷し、
その表面にフェライト層（フェライト印刷層）３を印刷
し、更に、その上面に、インダクタ導体３ａとでスルー
ホール６を介してスパイラルを形成するようにインダク
タ導体３ｂを印刷した構成よりなる。換言すれば、フェ
ライト層３の上下を巻回し、スパイラルを形成した構成
よりなる。そして、本実施例の回路基板の場合、スパイ
ラル状配線が、フェライト層３を巻回して形成するよう
にしているので、その構成を一層小型化できるように作
用する。
【００１６】なお、本発明は、上述した実施例に限定さ
れるものでなく、本発明の要旨を変更しない範囲内で変
形実施できる構成を含む。因に、前述した実施例におい
ては、フェライト層をベタ印刷により配した構成で説明
したが、必要な箇所、例えば、導体と対応する部位にだ
け、例えば、スクリーン印刷等によって配する構成とし
てもよい。また、フェライトシート体を予め形成し、こ
れを積層するようにして用いる構成としてもよい。
れるものでなく、本発明の要旨を変更しない範囲内で変
形実施できる構成を含む。因に、前述した実施例におい
ては、フェライト層をベタ印刷により配した構成で説明
したが、必要な箇所、例えば、導体と対応する部位にだ
け、例えば、スクリーン印刷等によって配する構成とし
てもよい。また、フェライトシート体を予め形成し、こ
れを積層するようにして用いる構成としてもよい。
【００１７】
【発明の効果】以上の説明より明らかなように、本発明
の低温焼成多層セラミック回路基板によれば、基板内に
フェライト層を内蔵していることより、従来と同じスパ
イラル状配線であっても、その透磁率が高いので、その
インダクタンスを大きくすることができるという効果を
有する。
の低温焼成多層セラミック回路基板によれば、基板内に
フェライト層を内蔵していることより、従来と同じスパ
イラル状配線であっても、その透磁率が高いので、その
インダクタンスを大きくすることができるという効果を
有する。
【００１８】また、本発明の低温焼成多層セラミック回
路基板によれば、インダクタ導体配線を短くすることが
できるので、該配線の基板における専有スペースを小さ
くできると共に、容易に大きいインダクタンスを有する
インダクタを内蔵させることができ、基板焼成後、チッ
プ配置の自由度を大幅に向上させ得ることができるとい
う効果を有する。
路基板によれば、インダクタ導体配線を短くすることが
できるので、該配線の基板における専有スペースを小さ
くできると共に、容易に大きいインダクタンスを有する
インダクタを内蔵させることができ、基板焼成後、チッ
プ配置の自由度を大幅に向上させ得ることができるとい
う効果を有する。
【図１】 本発明の第１実施例の展開斜視図である。
【図２】 第２実施例の展開斜視図である。
１・・・絶縁体層、２・・・フェライト層、３・・・イ
ンダクタ導体（Ａｇ導体）、４・・・信号入力端子、５
・・・信号出力端子、６・・・スルーホール
ンダクタ導体（Ａｇ導体）、４・・・信号入力端子、５
・・・信号出力端子、６・・・スルーホール
フロントページの続き (72)発明者 大友 省三 山口県美祢市大嶺町東分字岩倉2701番１ 株式会社住友金属セラミックス内
Claims (2)
- 【請求項１】 生基板にフェライト層を組み込むと共
に、該フェライト層を該生基板と同時焼成して形成する
ことを特徴とする低温焼成多層セラミック回路基板。 - 【請求項２】 フェライト層の近傍にスパイラル状の導
体回路を形成してなる請求項１に記載の低温焼成多層セ
ラミック回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4200497A JPH0621264A (ja) | 1992-07-03 | 1992-07-03 | 低温焼成多層セラミック回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4200497A JPH0621264A (ja) | 1992-07-03 | 1992-07-03 | 低温焼成多層セラミック回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621264A true JPH0621264A (ja) | 1994-01-28 |
Family
ID=16425307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4200497A Pending JPH0621264A (ja) | 1992-07-03 | 1992-07-03 | 低温焼成多層セラミック回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621264A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003034494A1 (en) * | 2001-10-15 | 2003-04-24 | Matsushita Electric Industrial Co., Ltd. | Module component |
| US7479862B2 (en) | 2005-03-29 | 2009-01-20 | Kyocera Corporation | Ferrite material and ceramic substrate |
-
1992
- 1992-07-03 JP JP4200497A patent/JPH0621264A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003034494A1 (en) * | 2001-10-15 | 2003-04-24 | Matsushita Electric Industrial Co., Ltd. | Module component |
| US6828670B2 (en) | 2001-10-15 | 2004-12-07 | Matsushita Electric Industrial Co., Ltd. | Module component |
| CN100382309C (zh) * | 2001-10-15 | 2008-04-16 | 松下电器产业株式会社 | 模块部件 |
| US7479862B2 (en) | 2005-03-29 | 2009-01-20 | Kyocera Corporation | Ferrite material and ceramic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6597270B2 (en) | Multilayer impedance component | |
| JP2001044036A (ja) | 積層インダクタ | |
| JP2001044037A (ja) | 積層インダクタ | |
| JPH06291511A (ja) | 積層型誘電体フィルタ | |
| JPH0620839A (ja) | Ｌｃフィルタ | |
| JP2611063B2 (ja) | 高周波回路 | |
| JP2000182834A (ja) | 積層型インダクタンス素子及びその製造方法 | |
| JP2002093623A (ja) | 積層インダクタ | |
| JPH0555044A (ja) | インダクタンス部品およびその製造方法 | |
| JP2851966B2 (ja) | 積層型誘電体フィルター | |
| JPH0416927B2 (ja) | ||
| JPH0621264A (ja) | 低温焼成多層セラミック回路基板 | |
| JPH07263280A (ja) | チップ型ｌｃ複合部品 | |
| JPH11219821A (ja) | 積層型インダクタ、及びその製造方法 | |
| JPH05121241A (ja) | インダクタンス部品およびその製造方法 | |
| JPH05121240A (ja) | インダクタンス部品およびその製造方法 | |
| JP2904664B2 (ja) | 積層ｌｃフィルタ部品 | |
| JPH05109923A (ja) | 複合多層回路基板 | |
| JP2005268391A (ja) | コイル内蔵ガラスセラミック基板 | |
| KR0138957B1 (ko) | 칩형 노이즈 억제 필터의 제조방법 | |
| JP3168691B2 (ja) | Ｌｃ複合電子部品 | |
| JP2992853B2 (ja) | ノイズ除去用インダクタ | |
| JPH05315138A (ja) | Ｌｃ複合電子部品 | |
| JPH08330137A (ja) | 積層インダクタ | |
| JP3397114B2 (ja) | 固体電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041217 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050713 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20050816 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20060403 Free format text: JAPANESE INTERMEDIATE CODE: A02 |