JPH06209365A - Ａｔｍセル化制御方式 - Google Patents
Ａｔｍセル化制御方式Info
- Publication number
- JPH06209365A JPH06209365A JP360693A JP360693A JPH06209365A JP H06209365 A JPH06209365 A JP H06209365A JP 360693 A JP360693 A JP 360693A JP 360693 A JP360693 A JP 360693A JP H06209365 A JPH06209365 A JP H06209365A
- Authority
- JP
- Japan
- Prior art keywords
- atm
- stm
- cell
- control
- line interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 既存のＳＴＭ交換機を改造することなく回路
基板などのパッケージの交換によりＡＴＭとの相互変換
を行うようにする。 【構成】 取り替え可能なパッケージ単位に構成された
ＳＴＭ交換機回線インタフェース部にＡＴＭセル化回路
３を組み込んでＡＴＭ回線インタフェース部１とし、こ
のＡＴＭセル化回路３を制御するための制御インタフェ
ースを通信情報と同様のＡＴＭチャネルとして設け、Ａ
ＴＭ多重化装置６経由で制御する。
基板などのパッケージの交換によりＡＴＭとの相互変換
を行うようにする。 【構成】 取り替え可能なパッケージ単位に構成された
ＳＴＭ交換機回線インタフェース部にＡＴＭセル化回路
３を組み込んでＡＴＭ回線インタフェース部１とし、こ
のＡＴＭセル化回路３を制御するための制御インタフェ
ースを通信情報と同様のＡＴＭチャネルとして設け、Ａ
ＴＭ多重化装置６経由で制御する。
Description
【０００１】
【産業上の利用分野】本発明はＡＴＭ（非同期転送モー
ド）通信とＳＴＭ（同期転送モード）通信との相互接続
に利用する。
ド）通信とＳＴＭ（同期転送モード）通信との相互接続
に利用する。
【０００２】
【従来の技術】ＡＴＭ通信とＳＴＭ通信との相互接続を
実現するためには、通信情報をＡＴＭセルに組立分解す
るためのＡＴＭセル化手段をＡＴＭ交換機あるいはＳＴ
Ｍ交換機に設ける必要がある。
実現するためには、通信情報をＡＴＭセルに組立分解す
るためのＡＴＭセル化手段をＡＴＭ交換機あるいはＳＴ
Ｍ交換機に設ける必要がある。
【０００３】この相互接続を理解するため、ＳＴＭ多重
化則とＡＴＭセルとの対応関係およびＡＴＭセルの構成
を図３に示す。ＳＴＭでは、通信情報は１バイト（８ビ
ット）毎に時分割多重され、多重化された時間位置は規
則的に配置されている。すなわち、図３に示すように、
１番目ないしｎ番目のチャネル（回線）の通信情報がフ
レーム毎に規則的に配置される。これに対してＡＴＭで
は、チャネル毎の通信情報が、通信情報７バイトにＡＴ
Ｍヘッダ５バイトおよびＡＡＬヘッダ１バイトを付加し
たＡＴＭセルに組み立てられ、ＡＴＭセルを単位として
ＡＴＭ多重化される。図３では、０番目および２番目の
チャネルの通信情報がＡＴＭセルに組み上げられる例を
示している。ＡＴＭセルとチャネルとの対応付けは、Ａ
ＴＭヘッダの仮想パス／仮想チャネル識別子ＶＰＩ／Ｖ
ＣＩを用いて行われる。
化則とＡＴＭセルとの対応関係およびＡＴＭセルの構成
を図３に示す。ＳＴＭでは、通信情報は１バイト（８ビ
ット）毎に時分割多重され、多重化された時間位置は規
則的に配置されている。すなわち、図３に示すように、
１番目ないしｎ番目のチャネル（回線）の通信情報がフ
レーム毎に規則的に配置される。これに対してＡＴＭで
は、チャネル毎の通信情報が、通信情報７バイトにＡＴ
Ｍヘッダ５バイトおよびＡＡＬヘッダ１バイトを付加し
たＡＴＭセルに組み立てられ、ＡＴＭセルを単位として
ＡＴＭ多重化される。図３では、０番目および２番目の
チャネルの通信情報がＡＴＭセルに組み上げられる例を
示している。ＡＴＭセルとチャネルとの対応付けは、Ａ
ＴＭヘッダの仮想パス／仮想チャネル識別子ＶＰＩ／Ｖ
ＣＩを用いて行われる。
【０００４】このように、ＡＴＭ通信とＳＴＭ通信との
相互接続を実現するためには、ＳＴＭ多重されたＳＴＭ
情報列をチャネル毎にＡＴＭセルに組み立て、また、Ａ
ＴＭセルをＳＴＭ多重化位置に合わせてＳＴＭ情報列に
分割する必要がある。これらを総称して本明細書では
「ＡＴＭセル化」という。
相互接続を実現するためには、ＳＴＭ多重されたＳＴＭ
情報列をチャネル毎にＡＴＭセルに組み立て、また、Ａ
ＴＭセルをＳＴＭ多重化位置に合わせてＳＴＭ情報列に
分割する必要がある。これらを総称して本明細書では
「ＡＴＭセル化」という。
【０００５】次に、従来のＳＴＭ交換機の構成例を図４
に示す。
に示す。
【０００６】このＳＴＭ交換機は、呼制御および各部の
制御をソフトウェアで実行する共通制御部２０と、他の
交換機との間で呼制御信号の送受信を行う信号処理部２
１と、ＳＴＭ多重された通信情報をチャネル単位に交換
する通話路２２と、共通制御部２０と信号処理部２１、
通話路２２および監視試験部２５とを接続するＳＰバス
２３と、ＳＴＭ多重化伝送路（以下「ＳＴＭハイウェ
イ」という）と通話路２２とを接続するＳＴＭインタフ
ェース部２４と、通信チャネルの試験および故障監視を
行う監視試験部２５とを備える。共通制御部２０、信号
処理部２１、通話路２２およびＳＰバス２３は現用系と
予備系とに二重化される。
制御をソフトウェアで実行する共通制御部２０と、他の
交換機との間で呼制御信号の送受信を行う信号処理部２
１と、ＳＴＭ多重された通信情報をチャネル単位に交換
する通話路２２と、共通制御部２０と信号処理部２１、
通話路２２および監視試験部２５とを接続するＳＰバス
２３と、ＳＴＭ多重化伝送路（以下「ＳＴＭハイウェ
イ」という）と通話路２２とを接続するＳＴＭインタフ
ェース部２４と、通信チャネルの試験および故障監視を
行う監視試験部２５とを備える。共通制御部２０、信号
処理部２１、通話路２２およびＳＰバス２３は現用系と
予備系とに二重化される。
【０００７】共通制御部２０は、他の交換機から信号処
理部２１を介して呼制御情報を受信し、その呼制御情報
に基づいて、通信接続に必要な入ＳＴＭハイウェイおよ
び入ＳＴＭハイウェイ内のチャネル位置と、同じく出Ｓ
ＴＭハイウェイおよび出ＳＴＭハイウェイ内のチャネル
位置とを識別し、その入チャネルと出チャネルとを接続
するための通話路２２内のパスを選択し、通話路２２内
にそのパスを接続するための制御信号をＳＰバス２３を
介して通話路２２に送信する。通話路２２は、ＳＴＭイ
ンタェース部２４を介して複数のＳＴＭハイウェイを収
容し、伝送装置あるいは他の交換機や通信装置と接続さ
れ、共通制御部２０の制御に基づきパスを接続し、ＳＴ
Ｍハイウェイから入力されるＳＴＭ通信情報をチャネル
単位に交換してＳＴＭハイウェイに出力する。信号処理
部２１は、ＳＴＭインタフェース部２４および通話路２
２を介して信号用ＳＴＭチャネルに接続され、その信号
用ＳＴＭチャネルを通して他の交換機の信号処理部と接
続され、呼接続のための制御信号を交換機間で送受信す
る。監視試験部２５は、共通制御部２０からの指示によ
り、ＳＴＭインタフェース部２４を介して通話路２２お
よびＳＴＭハイウェイの任意のＳＴＭチャネルを監視試
験回路に接続し、各チャネルの正常性を試験する。
理部２１を介して呼制御情報を受信し、その呼制御情報
に基づいて、通信接続に必要な入ＳＴＭハイウェイおよ
び入ＳＴＭハイウェイ内のチャネル位置と、同じく出Ｓ
ＴＭハイウェイおよび出ＳＴＭハイウェイ内のチャネル
位置とを識別し、その入チャネルと出チャネルとを接続
するための通話路２２内のパスを選択し、通話路２２内
にそのパスを接続するための制御信号をＳＰバス２３を
介して通話路２２に送信する。通話路２２は、ＳＴＭイ
ンタェース部２４を介して複数のＳＴＭハイウェイを収
容し、伝送装置あるいは他の交換機や通信装置と接続さ
れ、共通制御部２０の制御に基づきパスを接続し、ＳＴ
Ｍハイウェイから入力されるＳＴＭ通信情報をチャネル
単位に交換してＳＴＭハイウェイに出力する。信号処理
部２１は、ＳＴＭインタフェース部２４および通話路２
２を介して信号用ＳＴＭチャネルに接続され、その信号
用ＳＴＭチャネルを通して他の交換機の信号処理部と接
続され、呼接続のための制御信号を交換機間で送受信す
る。監視試験部２５は、共通制御部２０からの指示によ
り、ＳＴＭインタフェース部２４を介して通話路２２お
よびＳＴＭハイウェイの任意のＳＴＭチャネルを監視試
験回路に接続し、各チャネルの正常性を試験する。
【０００８】図５は図４におけるＳＴＭインタフェース
部２４の構成例を示す。
部２４の構成例を示す。
【０００９】このＳＴＭインタフェース部は、ＳＴＭハ
イウェイに接続されるＳＴＭ回線インタフェース部３０
と、二重化構成である通話路２２と一重構成であるＳＴ
Ｍ回線インタフェース部３０とを接続する通話路インタ
フェース部３９とを備える。ＳＴＭ回線インタフェース
部３０は、受信回路３１、エラスティックメモリ３２、
多重化回路３３、通話路選択回路３４、試験用選択回路
３５、分離回路３６、送信回路３７および故障検出回路
３８により構成される。通話路インタフェース部３９
は、通話路２２のチャネルの常時試験、監視試験部２５
からの試験データの挿入、ＳＴＭ回線インタフェース部
３０の故障情報収集などを行う。
イウェイに接続されるＳＴＭ回線インタフェース部３０
と、二重化構成である通話路２２と一重構成であるＳＴ
Ｍ回線インタフェース部３０とを接続する通話路インタ
フェース部３９とを備える。ＳＴＭ回線インタフェース
部３０は、受信回路３１、エラスティックメモリ３２、
多重化回路３３、通話路選択回路３４、試験用選択回路
３５、分離回路３６、送信回路３７および故障検出回路
３８により構成される。通話路インタフェース部３９
は、通話路２２のチャネルの常時試験、監視試験部２５
からの試験データの挿入、ＳＴＭ回線インタフェース部
３０の故障情報収集などを行う。
【００１０】ＳＴＭ回線インタフェース部３０について
さらに詳しく説明する。
さらに詳しく説明する。
【００１１】受信回路３１は、ＳＴＭハイウェイから通
信情報を受信して符号変換を行い、ビット同期をとり、
エラスティックメモリ３２に送信する。エラスティック
メモリ３２はＳＴＭハイウェイのフレーム位相を検出
し、通信情報を蓄積して各ＳＴＭハイウェイ間のフレー
ム位相差を吸収してＳＴＭハイウェイの各チャネルのフ
レーム位相を合わせる。多重化回路３３は複数ＳＴＭハ
イウェイの通信情報をさらに多重し、より高速なインタ
フェースに変換して二重化された双方の通話路インタフ
ェース部３９に送信する。
信情報を受信して符号変換を行い、ビット同期をとり、
エラスティックメモリ３２に送信する。エラスティック
メモリ３２はＳＴＭハイウェイのフレーム位相を検出
し、通信情報を蓄積して各ＳＴＭハイウェイ間のフレー
ム位相差を吸収してＳＴＭハイウェイの各チャネルのフ
レーム位相を合わせる。多重化回路３３は複数ＳＴＭハ
イウェイの通信情報をさらに多重し、より高速なインタ
フェースに変換して二重化された双方の通話路インタフ
ェース部３９に送信する。
【００１２】通話路選択回路３４は、通話路２２からの
通信情報を二重化された通話路インタフェース部３９の
双方から受信し、監視試験部２５からの現用系指定信号
に基づき対応する通話路インタフェース部３９からの通
信情報を選択する。試験用選択回路３５は、監視試験部
２５からの選択信号に基づき、通話路選択回路３４すな
わち通話路２２からの通信情報、あるいは監視試験部２
５からの試験データのいずれかを選択し、分離回路３６
に送信する。分離回路３６は、あらかじめ定められた複
数のＳＴＭハイウェイに通信情報を分離し、ＳＴＭハイ
ウェイの伝送速度に通信情報の伝送速度を整合させる。
伝送回路３７は、分離回路３６により分離された情報の
符号変換を行い、ＳＴＭハイウェイに通信情報を送信す
る。故障検出回路３８はＳＴＭハイウェイからの情報の
入力段、フレーム同期外れの検出、およびＳＴＭハイウ
ェイ上の警報の送受信を行う。
通信情報を二重化された通話路インタフェース部３９の
双方から受信し、監視試験部２５からの現用系指定信号
に基づき対応する通話路インタフェース部３９からの通
信情報を選択する。試験用選択回路３５は、監視試験部
２５からの選択信号に基づき、通話路選択回路３４すな
わち通話路２２からの通信情報、あるいは監視試験部２
５からの試験データのいずれかを選択し、分離回路３６
に送信する。分離回路３６は、あらかじめ定められた複
数のＳＴＭハイウェイに通信情報を分離し、ＳＴＭハイ
ウェイの伝送速度に通信情報の伝送速度を整合させる。
伝送回路３７は、分離回路３６により分離された情報の
符号変換を行い、ＳＴＭハイウェイに通信情報を送信す
る。故障検出回路３８はＳＴＭハイウェイからの情報の
入力段、フレーム同期外れの検出、およびＳＴＭハイウ
ェイ上の警報の送受信を行う。
【００１３】
【発明が解決しようとする課題】このようなＳＴＭ交換
機により実現されるＳＴＭ通信をＡＴＭ通信に相互接続
する場合、従来は、そのための手段を新しい交換機であ
るＡＴＭ交換機に設けることが一般的であると考えられ
ていた。しかしその場合には、ＡＴＭ交換機とＳＴＭ交
換機との間をＳＴＭ伝送路で接続する必要があり、その
区間ではＡＴＭの特徴である伝送路の効率的利用ができ
なくなってしまう。また、ＳＴＭ交換機にＡＴＭセル化
手段を設けるには既存の運用中の交換機を改造する必要
があり、実用上問題があった。
機により実現されるＳＴＭ通信をＡＴＭ通信に相互接続
する場合、従来は、そのための手段を新しい交換機であ
るＡＴＭ交換機に設けることが一般的であると考えられ
ていた。しかしその場合には、ＡＴＭ交換機とＳＴＭ交
換機との間をＳＴＭ伝送路で接続する必要があり、その
区間ではＡＴＭの特徴である伝送路の効率的利用ができ
なくなってしまう。また、ＳＴＭ交換機にＡＴＭセル化
手段を設けるには既存の運用中の交換機を改造する必要
があり、実用上問題があった。
【００１４】本発明は、これらの課題を解決し、既存の
ＳＴＭ交換機を改造することなく、回路基板などのパッ
ケージの交換によりＳＴＭ交換機にＡＴＭセル化手段を
設けることを目的とする。
ＳＴＭ交換機を改造することなく、回路基板などのパッ
ケージの交換によりＳＴＭ交換機にＡＴＭセル化手段を
設けることを目的とする。
【００１５】
【課題を解決するための手段】本発明のＡＴＭセル化制
御方式は、従来のＳＴＭ回線インタフェース部と取り代
え可能な構成のＡＴＭ回線インタフェース部と、複数の
ＡＴＭ回線インタフェースと高速ＡＴＭ多重化伝送路と
の間のＡＴＭセルの多重分離を行うＡＴＭ多重化装置と
を備え、このＡＴＭ多重化装置は、ＳＴＭ交換機の制御
部に接続され、その制御部からの制御信号をＡＴＭセル
に変換して個々のＡＴＭ回線インタフェース部に送信す
る制御手段を含み、ＡＴＭ回線インタフェース部は、こ
の制御手段からのＡＴＭセルによる制御信号にしたがっ
てＳＴＭ情報列とＡＴＭセルとを相互に変換するＡＴＭ
セル化手段を含むことを特徴とする。
御方式は、従来のＳＴＭ回線インタフェース部と取り代
え可能な構成のＡＴＭ回線インタフェース部と、複数の
ＡＴＭ回線インタフェースと高速ＡＴＭ多重化伝送路と
の間のＡＴＭセルの多重分離を行うＡＴＭ多重化装置と
を備え、このＡＴＭ多重化装置は、ＳＴＭ交換機の制御
部に接続され、その制御部からの制御信号をＡＴＭセル
に変換して個々のＡＴＭ回線インタフェース部に送信す
る制御手段を含み、ＡＴＭ回線インタフェース部は、こ
の制御手段からのＡＴＭセルによる制御信号にしたがっ
てＳＴＭ情報列とＡＴＭセルとを相互に変換するＡＴＭ
セル化手段を含むことを特徴とする。
【００１６】
【作用】取り替え可能なパッケージ単位に構成されたＳ
ＴＭ交換機回線インタフェース部にＡＴＭセル化手段を
組み込むとともに、ＡＴＭセル化手段を制御するための
制御インタフェースを通信情報と同様のＡＴＭチャネル
として設け、その制御インタフェースと通信情報とを物
理的には一つのＡＴＭ多重化インタフェースとし、制御
インタフェースを物理的に特別に設けることなく実現す
る。これにより、既存のＳＴＭ交換機を改造することな
く、回路基板その他のパッケージの交換により、ＳＴＭ
交換機にＡＴＭセル化機能を設けることができる。
ＴＭ交換機回線インタフェース部にＡＴＭセル化手段を
組み込むとともに、ＡＴＭセル化手段を制御するための
制御インタフェースを通信情報と同様のＡＴＭチャネル
として設け、その制御インタフェースと通信情報とを物
理的には一つのＡＴＭ多重化インタフェースとし、制御
インタフェースを物理的に特別に設けることなく実現す
る。これにより、既存のＳＴＭ交換機を改造することな
く、回路基板その他のパッケージの交換により、ＳＴＭ
交換機にＡＴＭセル化機能を設けることができる。
【００１７】
【実施例】図１は本発明の実施例を示すブロック構成図
である。
である。
【００１８】この実施例は、ＳＴＭ回線インタフェース
部（図５の符号３０）と取り代え可能な構成のＡＴＭ回
線インタフェース部１と、複数のＡＴＭ回線インタフェ
ース１と高速ＡＴＭ多重化伝送路との間のＡＴＭセルの
多重分離を行うＡＴＭ多重化装置６とを備え、このＡＴ
Ｍ多重化装置６は、ＳＴＭ交換機の制御部（図４の共通
制御部２０）に接続され、その制御部からの制御信号を
ＡＴＭセルに変換して個々のＡＴＭ回線インタフェース
部に送信する制御手段としてＡＴＭ制御回路９を含み、
ＡＴＭ回線インタフェース部１は、このＡＴＭ制御回路
９からのＡＴＭセルによる制御信号にしたがってＳＴＭ
情報列とＡＴＭセルとを相互に変換するＡＴＭセル化手
段としてＡＴＭセル化回路３を含む。
部（図５の符号３０）と取り代え可能な構成のＡＴＭ回
線インタフェース部１と、複数のＡＴＭ回線インタフェ
ース１と高速ＡＴＭ多重化伝送路との間のＡＴＭセルの
多重分離を行うＡＴＭ多重化装置６とを備え、このＡＴ
Ｍ多重化装置６は、ＳＴＭ交換機の制御部（図４の共通
制御部２０）に接続され、その制御部からの制御信号を
ＡＴＭセルに変換して個々のＡＴＭ回線インタフェース
部に送信する制御手段としてＡＴＭ制御回路９を含み、
ＡＴＭ回線インタフェース部１は、このＡＴＭ制御回路
９からのＡＴＭセルによる制御信号にしたがってＳＴＭ
情報列とＡＴＭセルとを相互に変換するＡＴＭセル化手
段としてＡＴＭセル化回路３を含む。
【００１９】ＡＴＭ回線インタフェース部１は、ＡＴＭ
多重化伝送路（以下「ＡＴＭハイウェイ」という）とＳ
ＴＭ交換機とを接続するためのものであり、図５に示し
たＳＴＭ回線インタフェース部３０にＡＴＭセル化機能
を組み込んでＡＴＭ−ＳＴＭ変換を行うようにしたもの
である。このＡＴＭ回線インタフェース部１は、ＡＴＭ
セル化回路３に加え、図５に示した受信回路３１および
送信回路３７とそれぞれ同一あるいは送受信速度のみが
異なる同種の受信回路２および送信回路４と、故障検出
回路５とを備える。
多重化伝送路（以下「ＡＴＭハイウェイ」という）とＳ
ＴＭ交換機とを接続するためのものであり、図５に示し
たＳＴＭ回線インタフェース部３０にＡＴＭセル化機能
を組み込んでＡＴＭ−ＳＴＭ変換を行うようにしたもの
である。このＡＴＭ回線インタフェース部１は、ＡＴＭ
セル化回路３に加え、図５に示した受信回路３１および
送信回路３７とそれぞれ同一あるいは送受信速度のみが
異なる同種の受信回路２および送信回路４と、故障検出
回路５とを備える。
【００２０】ＡＴＭ多重化装置６は、複数のＡＴＭハイ
ウェイをさらに高速のＡＴＭハイウェイに多重分離する
装置であり、ＡＴＭ制御回路９に加え、ＡＴＭ多重化回
路７およびＡＴＭ分離回路８を備える。ＡＴＭ制御回路
９は図４に示すＳＰバス２３により共通制御部２０に接
続され、この共通制御部２０からの制御に基づきＡＴＭ
セルのＡＴＭヘッダ値を設定する。
ウェイをさらに高速のＡＴＭハイウェイに多重分離する
装置であり、ＡＴＭ制御回路９に加え、ＡＴＭ多重化回
路７およびＡＴＭ分離回路８を備える。ＡＴＭ制御回路
９は図４に示すＳＰバス２３により共通制御部２０に接
続され、この共通制御部２０からの制御に基づきＡＴＭ
セルのＡＴＭヘッダ値を設定する。
【００２１】この実施例の動作についてさらに詳しく説
明する。
明する。
【００２２】受信回路２は、ＡＴＭ多重化装置６からＡ
ＴＭハイウェイを通してＡＴＭセルを受信し、符号変換
を行い、ビット同期をとり、ＡＴＭセル化回路３にＡＴ
Ｍセルを送信する。ＡＴＭセル化回路３は、ＡＴＭセル
をＳＴＭ情報列に分解し、ＳＴＭ多重化位置に合わせて
通信路インタフェース部３９に通信情報を送信する。通
信路選択回路３４および試験用選択回路３５は図５に示
した従来例のものと同等であり、ＳＴＭ情報列の通信情
報を現用系の通話路インタフェース部３９から受信し、
通信情報あるいは監視試験部２５からの試験データのい
ずれかを選択し、ＳＴＭ情報列のままＡＴＭセル化回路
３に送信する。ＡＴＭセル化回路３は、ＳＴＭ情報列を
チャネル毎にＡＴＭセルに組み立て、そのＡＴＭセルを
送信回路４に送信する。送信回路４は、符号変換を行っ
た後、ＡＴＭハイウェイを通してＡＴＭ多重化装置６に
ＡＴＭセルを送信する。故障検出回路５は、ＡＴＭハイ
ウェイからのＡＴＭセルの入力断の検出およびＡＴＭハ
イウェイ上の警報の送受信を行う。
ＴＭハイウェイを通してＡＴＭセルを受信し、符号変換
を行い、ビット同期をとり、ＡＴＭセル化回路３にＡＴ
Ｍセルを送信する。ＡＴＭセル化回路３は、ＡＴＭセル
をＳＴＭ情報列に分解し、ＳＴＭ多重化位置に合わせて
通信路インタフェース部３９に通信情報を送信する。通
信路選択回路３４および試験用選択回路３５は図５に示
した従来例のものと同等であり、ＳＴＭ情報列の通信情
報を現用系の通話路インタフェース部３９から受信し、
通信情報あるいは監視試験部２５からの試験データのい
ずれかを選択し、ＳＴＭ情報列のままＡＴＭセル化回路
３に送信する。ＡＴＭセル化回路３は、ＳＴＭ情報列を
チャネル毎にＡＴＭセルに組み立て、そのＡＴＭセルを
送信回路４に送信する。送信回路４は、符号変換を行っ
た後、ＡＴＭハイウェイを通してＡＴＭ多重化装置６に
ＡＴＭセルを送信する。故障検出回路５は、ＡＴＭハイ
ウェイからのＡＴＭセルの入力断の検出およびＡＴＭハ
イウェイ上の警報の送受信を行う。
【００２３】ＡＴＭ多重化装置６はＡＴＭハイウェイを
介してＡＴＭ回線インタフェース部１に接続される。Ａ
ＴＭ多重化装置６内のＡＴＭ多重化回路７は、ＡＴＭ回
線インタフェース部１から送信されたＡＴＭセルを受信
してさらに多重化し、さらに高速のＡＴＭハイウェイに
そのＡＴＭセルを送信する。同じくＡＴＭ分離回路８
は、高速のＡＴＭハイウェイからＡＴＭセルを受信し、
共通制御部２０によりＡＴＭ制御回路９を介してあらか
じめ設定されたＡＴＭセルの仮想パス／仮想チャネル情
報に基づき、ＡＴＭ回線インタフェース部１すなわちＡ
ＴＭハイウェイに、受信したＡＴＭセルを分離分配す
る。ＡＴＭ制御回路９は、共通制御部２０からＳＰバス
２３を介してＡＴＭセルの制御情報を受信し、ＡＴＭ分
離回路８に、ＡＴＭセルをＡＴＭハイウェイに分離する
ときに必要な仮想パス／仮想チャネル情報とＡＴＭハイ
ウェイとの対応付けを設定する。
介してＡＴＭ回線インタフェース部１に接続される。Ａ
ＴＭ多重化装置６内のＡＴＭ多重化回路７は、ＡＴＭ回
線インタフェース部１から送信されたＡＴＭセルを受信
してさらに多重化し、さらに高速のＡＴＭハイウェイに
そのＡＴＭセルを送信する。同じくＡＴＭ分離回路８
は、高速のＡＴＭハイウェイからＡＴＭセルを受信し、
共通制御部２０によりＡＴＭ制御回路９を介してあらか
じめ設定されたＡＴＭセルの仮想パス／仮想チャネル情
報に基づき、ＡＴＭ回線インタフェース部１すなわちＡ
ＴＭハイウェイに、受信したＡＴＭセルを分離分配す
る。ＡＴＭ制御回路９は、共通制御部２０からＳＰバス
２３を介してＡＴＭセルの制御情報を受信し、ＡＴＭ分
離回路８に、ＡＴＭセルをＡＴＭハイウェイに分離する
ときに必要な仮想パス／仮想チャネル情報とＡＴＭハイ
ウェイとの対応付けを設定する。
【００２４】ＡＴＭ制御回路９はまた、ＡＴＭ回線イン
タフェース部１のＡＴＭセル化回路３においてＡＴＭセ
ルとＳＴＭチャネルとの対応付けに必要な仮想パス／仮
想チャネル情報を共通制御部２０からＳＰバス２３を介
して受信し、その仮想パス／仮想チャネル情報を通信情
報としてＡＴＭセルに組み立て（これを以下「制御セ
ル」という）、ＡＴＭ多重化回路７を介してＡＴＭハイ
ウェイに送出する。ＡＴＭセル化回路３は、ＡＴＭハイ
ウェイを通して受信するＡＴＭセルの中から制御セルを
抽出し、仮想パス／仮想チャネル情報を得る。この後、
ＡＴＭセル化回路３は、制御情報設定完了信号をＡＴＭ
セル化し、ＡＴＭハイウェイに送出する。ＡＴＭ分離回
路８は、その制御情報設定完了信号をＡＴＭハイウェイ
を介して受信し、ＡＴＭ制御回路９に送信する。ＡＴＭ
制御回路９は、そのＡＴＭセルを制御情報設定完了信号
に分解し、ＳＰバス２３を介して共通制御部２０に送信
する。
タフェース部１のＡＴＭセル化回路３においてＡＴＭセ
ルとＳＴＭチャネルとの対応付けに必要な仮想パス／仮
想チャネル情報を共通制御部２０からＳＰバス２３を介
して受信し、その仮想パス／仮想チャネル情報を通信情
報としてＡＴＭセルに組み立て（これを以下「制御セ
ル」という）、ＡＴＭ多重化回路７を介してＡＴＭハイ
ウェイに送出する。ＡＴＭセル化回路３は、ＡＴＭハイ
ウェイを通して受信するＡＴＭセルの中から制御セルを
抽出し、仮想パス／仮想チャネル情報を得る。この後、
ＡＴＭセル化回路３は、制御情報設定完了信号をＡＴＭ
セル化し、ＡＴＭハイウェイに送出する。ＡＴＭ分離回
路８は、その制御情報設定完了信号をＡＴＭハイウェイ
を介して受信し、ＡＴＭ制御回路９に送信する。ＡＴＭ
制御回路９は、そのＡＴＭセルを制御情報設定完了信号
に分解し、ＳＰバス２３を介して共通制御部２０に送信
する。
【００２５】図２はＡＴＭセル化回路の構成例を示す。
【００２６】このＡＴＭセル化回路は、ＡＴＭセルを受
信してその通信情報をＳＴＭ情報列に変換するセル分解
バッファ１０と、ＡＴＭヘッダを分析して受信セルとＳ
ＴＭチャネルとの対応付けを行うセル分解制御回路１１
と、受信セルのＶＰＩ／ＶＣＩとＳＴＭチャネルとの対
応表を格納するヘッダ／ＴＳ変換テーブル１２と、ＳＴ
Ｍ情報列を受信しＡＴＭセルに組み立てて送信するセル
組立バッファ１３と、ＳＴＭチャネルと送信セルとの対
応付けを行うセル組立制御回路１４と、ＳＴＭチャネル
と送信セルのＶＰＩ／ＶＣＩとの対応表を格納するＴＳ
／ヘッダ変換テーブル１５と、ＡＴＭチャネルを通して
制御情報を受信しヘッダ／ＴＳ変換テーブル１２および
ＴＳ／ヘッダ変換テーブル１５に変換情報を設定し、設
定完了をＡＴＭチャネルを通して送信するセル化制御回
路１６とを備えるセル分解バッファ１０は、受信回路２
からＡＴＭセルを受信し、セル分解制御回路１１の指示
に基づきＳＴＭチャネル位置毎に別々にＡＴＭセルを蓄
積する。セル分解制御回路１１は、受信したＡＴＭセル
のＡＴＭヘッダを解析し、ＡＴＭヘッダのＶＰＩ／ＶＣ
Ｉとヘッダ／ＴＳ変換テーブル１２に格納されたＶＰＩ
／ＶＣＩとＳＴＭチャネルとの対応表に基づき、その受
信ＡＴＭセルをどのＳＴＭチャネルに送信するかに対応
してセル分解バッファのアドレスを算出し、そのアドレ
スに受信ＡＴＭを書き込む。また、１バイト毎のＳＴＭ
通信情報送出タイミングに基づいてセル分解バッファ１
０からＡＴＭセル内の通信情報を１バイト毎に周期的に
順次読み出し、通話路インタフェース部３９に送信す
る。
信してその通信情報をＳＴＭ情報列に変換するセル分解
バッファ１０と、ＡＴＭヘッダを分析して受信セルとＳ
ＴＭチャネルとの対応付けを行うセル分解制御回路１１
と、受信セルのＶＰＩ／ＶＣＩとＳＴＭチャネルとの対
応表を格納するヘッダ／ＴＳ変換テーブル１２と、ＳＴ
Ｍ情報列を受信しＡＴＭセルに組み立てて送信するセル
組立バッファ１３と、ＳＴＭチャネルと送信セルとの対
応付けを行うセル組立制御回路１４と、ＳＴＭチャネル
と送信セルのＶＰＩ／ＶＣＩとの対応表を格納するＴＳ
／ヘッダ変換テーブル１５と、ＡＴＭチャネルを通して
制御情報を受信しヘッダ／ＴＳ変換テーブル１２および
ＴＳ／ヘッダ変換テーブル１５に変換情報を設定し、設
定完了をＡＴＭチャネルを通して送信するセル化制御回
路１６とを備えるセル分解バッファ１０は、受信回路２
からＡＴＭセルを受信し、セル分解制御回路１１の指示
に基づきＳＴＭチャネル位置毎に別々にＡＴＭセルを蓄
積する。セル分解制御回路１１は、受信したＡＴＭセル
のＡＴＭヘッダを解析し、ＡＴＭヘッダのＶＰＩ／ＶＣ
Ｉとヘッダ／ＴＳ変換テーブル１２に格納されたＶＰＩ
／ＶＣＩとＳＴＭチャネルとの対応表に基づき、その受
信ＡＴＭセルをどのＳＴＭチャネルに送信するかに対応
してセル分解バッファのアドレスを算出し、そのアドレ
スに受信ＡＴＭを書き込む。また、１バイト毎のＳＴＭ
通信情報送出タイミングに基づいてセル分解バッファ１
０からＡＴＭセル内の通信情報を１バイト毎に周期的に
順次読み出し、通話路インタフェース部３９に送信す
る。
【００２７】セル組立バッファ１３は、通話路インタフ
ェース部３９から通話路選択回路３４および試験用選択
回路３５を介してＳＴＭ通信情報列を受信し、セル組立
制御回路１４の指示に基づき、ＳＴＭチャネル毎に通信
情報を蓄積する。セル組立回路１４は、ＳＴＭチャネル
に応じたセル組立バッファのアドレスに対応するＳＴＭ
情報を１バイト毎に周期的に書き込み、そのＳＴＭチャ
ネルの通信情報が４７バイト蓄積された時点でＴＳ／ヘ
ッダ変換テーブル１５に格納されたＳＴＭチャネルとＶ
ＰＩ／ＶＣＩとの対応表に基づいてＡＴＭヘッダ５バイ
トを付加し、ＡＴＭセルとしてセル組立バッファから読
み出してＡＴＭハイウェイに送出する。
ェース部３９から通話路選択回路３４および試験用選択
回路３５を介してＳＴＭ通信情報列を受信し、セル組立
制御回路１４の指示に基づき、ＳＴＭチャネル毎に通信
情報を蓄積する。セル組立回路１４は、ＳＴＭチャネル
に応じたセル組立バッファのアドレスに対応するＳＴＭ
情報を１バイト毎に周期的に書き込み、そのＳＴＭチャ
ネルの通信情報が４７バイト蓄積された時点でＴＳ／ヘ
ッダ変換テーブル１５に格納されたＳＴＭチャネルとＶ
ＰＩ／ＶＣＩとの対応表に基づいてＡＴＭヘッダ５バイ
トを付加し、ＡＴＭセルとしてセル組立バッファから読
み出してＡＴＭハイウェイに送出する。
【００２８】セル分解制御回路１１は、セル分解バッフ
ァ１０に蓄積されるＡＴＭセルのＡＴＭヘッダを解析
し、あらかじめ定められたＶＰＩ／ＶＣＩ値に基づき、
共通制御部２０からＡＴＭ多重化装置６を介して送信さ
れる制御セル（制御情報）を識別し、その制御情報をセ
ル化制御回路１６に送信する。セル化制御回路１６は、
受信した制御情報に基づき、ヘッダ／ＴＳ変換テーブル
１２およびＴＳ／ヘッダ変換テーブル１５に、ＶＰＩ／
ＶＣＩとＳＴＭチャネルとの対応表およびＳＴＭチャネ
ルとＶＰＩ／ＶＣＩとの対応表をそれぞれ設定する。セ
ル化制御回路１６はまた、共通制御部２０からの制御情
報に基づき、ＡＴＭセル化開始およびＡＴＭセル化停止
をセル分解制御回路１１およびセル組立制御回路１４に
指示する。
ァ１０に蓄積されるＡＴＭセルのＡＴＭヘッダを解析
し、あらかじめ定められたＶＰＩ／ＶＣＩ値に基づき、
共通制御部２０からＡＴＭ多重化装置６を介して送信さ
れる制御セル（制御情報）を識別し、その制御情報をセ
ル化制御回路１６に送信する。セル化制御回路１６は、
受信した制御情報に基づき、ヘッダ／ＴＳ変換テーブル
１２およびＴＳ／ヘッダ変換テーブル１５に、ＶＰＩ／
ＶＣＩとＳＴＭチャネルとの対応表およびＳＴＭチャネ
ルとＶＰＩ／ＶＣＩとの対応表をそれぞれ設定する。セ
ル化制御回路１６はまた、共通制御部２０からの制御情
報に基づき、ＡＴＭセル化開始およびＡＴＭセル化停止
をセル分解制御回路１１およびセル組立制御回路１４に
指示する。
【００２９】
【発明の効果】以上説明したように、本発明のＡＴＭセ
ル化制御方式では、ＳＴＭ交換機の通話路インタフェー
ス部および監視試験部に対してＳＴＭ回線インタフェー
ス部と同一のインタフェースをもつＡＴＭ回線インタフ
ェース部を用い、ＡＴＭセル化に必要なＶＰＩ／ＶＣＩ
とＳＴＭチャネルとの対応情報をＡＴＭハイウェイを通
して受信する。したがって、ＳＴＭ回線インタフェース
部をＡＴＭ回線インタフェース部に取り替えることによ
り、ＳＴＭ交換機を改造することなく、ＳＴＭ交換機に
ＡＴＭセル化機能を付加することができる。
ル化制御方式では、ＳＴＭ交換機の通話路インタフェー
ス部および監視試験部に対してＳＴＭ回線インタフェー
ス部と同一のインタフェースをもつＡＴＭ回線インタフ
ェース部を用い、ＡＴＭセル化に必要なＶＰＩ／ＶＣＩ
とＳＴＭチャネルとの対応情報をＡＴＭハイウェイを通
して受信する。したがって、ＳＴＭ回線インタフェース
部をＡＴＭ回線インタフェース部に取り替えることによ
り、ＳＴＭ交換機を改造することなく、ＳＴＭ交換機に
ＡＴＭセル化機能を付加することができる。
【図１】本発明の実施例を示すブロック構成図。
【図２】ＡＴＭセル化回路の構成例を示す図。
【図３】ＳＴＭ多重化則とＡＴＭセルとの対応関係およ
びＡＴＭセルの構成を示す図。
びＡＴＭセルの構成を示す図。
【図４】既存のＳＴＭ交換機の構成例を示すブロック構
成図。
成図。
【図５】ＳＴＭインタフェース部の構成例を示す図。
１ ＡＴＭ回線インタフェース部 ２、３１ 受信回路 ３ ＡＴＭセル化回路 ４、３７ 送信回路 ５、３８ 故障検出回路 ６ ＡＴＭ多重化装置 ７ ＡＴＭ多重化回路 ８ ＡＴＭ分離回路 ９ ＡＴＭ制御回路 １０ セル分解バッファ １１ セル分解制御回路 １２ ヘッダ／ＴＳ変換テーブル １３ セル組立バッファ １４ セル組立制御回路 １５ ＴＳ／ヘッダ変換テーブル １６ セル化制御回路 ２０ 共通制御部 ２１ 信号処理部 ２２ 通話路 ２３ ＳＰバス ２４ ＳＴＭインタフェース部 ２５ 監視試験部 ３０ ＳＴＭ回線インタフェース部 ３１ 受信回路 ３２ エラスティックメモリ ３３ 多重化回路 ３４ 通話路選択回路 ３５ 試験用選択回路 ３６ 分離回路 ３９ 通話路インタフェース部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 11/04 9076−5Ｋ Ｈ０４Ｑ 11/04 Ｒ
Claims (1)
- 【請求項１】 ＳＴＭ交換機とＡＴＭ交換機とを相互に
接続するＡＴＭセル化制御方式において、 上記ＳＴＭ交換機はＳＴＭ多重された通信情報をチャネ
ル単位に交換する通話路とＳＴＭ多重化伝送路とを接続
するＳＴＭ回線インタフェース部（３０）が取り替え可
能なパッケージとして設けられた交換機であり、 このＳＴＭ回線インタフェース部と取り代え可能な構成
のＡＴＭ回線インタフェース部（１）と、 複数のＡＴＭ回線インタフェースと高速ＡＴＭ多重化伝
送路との間のＡＴＭセルの多重分離を行うＡＴＭ多重化
装置（６）とを備え、 このＡＴＭ多重化装置は、上記ＳＴＭ交換機の制御部に
接続され、その制御部からの制御信号をＡＴＭセルに変
換して個々のＡＴＭ回線インタフェース部に送信する制
御手段（９）を含み、 上記ＡＴＭ回線インタフェース部は、この制御手段から
のＡＴＭセルによる制御信号にしたがってＳＴＭ情報列
とＡＴＭセルとを相互に変換するＡＴＭセル化手段
（３）を含むことを特徴とするＡＴＭセル化制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP360693A JP3276087B2 (ja) | 1993-01-12 | 1993-01-12 | Ａｔｍセル化制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP360693A JP3276087B2 (ja) | 1993-01-12 | 1993-01-12 | Ａｔｍセル化制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06209365A true JPH06209365A (ja) | 1994-07-26 |
| JP3276087B2 JP3276087B2 (ja) | 2002-04-22 |
Family
ID=11562154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP360693A Expired - Fee Related JP3276087B2 (ja) | 1993-01-12 | 1993-01-12 | Ａｔｍセル化制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3276087B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100717945B1 (ko) * | 2000-12-30 | 2007-05-11 | 주식회사 케이티 | 전전자교환기에서의 중계선 정합을 위한 디바이스 제어 장치 |
| US7286561B2 (en) | 1994-05-05 | 2007-10-23 | Sprint Communications Company L.P. | Method system and apparatus for telecommunications control |
-
1993
- 1993-01-12 JP JP360693A patent/JP3276087B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7286561B2 (en) | 1994-05-05 | 2007-10-23 | Sprint Communications Company L.P. | Method system and apparatus for telecommunications control |
| KR100717945B1 (ko) * | 2000-12-30 | 2007-05-11 | 주식회사 케이티 | 전전자교환기에서의 중계선 정합을 위한 디바이스 제어 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3276087B2 (ja) | 2002-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101404A (en) | Signalling apparatus for use in an ATM switching system | |
| US5663949A (en) | Line protection switching system in duplexed fiber interface shelf | |
| US5712847A (en) | Line switching system for duplexed fiber interface shelf between different modes | |
| US5610913A (en) | Switching equipment for performing a switching operation for a high-speed packet in broadband Integrated Services Digital Network | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| US20090092044A1 (en) | Selector in switching matrix, line redundant method, and line redundant system | |
| US5732085A (en) | Fixed length packet switching apparatus using multiplexers and demultiplexers | |
| JP3516490B2 (ja) | 回線インタフェース装置 | |
| EP0355797B1 (en) | Signalling apparatus for use in an ATM switching system | |
| JP3110104B2 (ja) | 交換機 | |
| US5987025A (en) | ATM relay system capable of carrying out relay connection on ATM cells as it is | |
| JP3276087B2 (ja) | Ａｔｍセル化制御方式 | |
| JPH1127282A (ja) | オンライン回線モニタシステム | |
| JP3578060B2 (ja) | 現用系予備系切替装置 | |
| KR20020033047A (ko) | 비동기전송모드 교환기의 보드이중화 장치 및 그 제어방법 | |
| JP3045038B2 (ja) | Ａｔｍ交換網のｖｐ容量変更システム及び方法 | |
| KR100231698B1 (ko) | 멀티캐스팅 시스템 구조 및 그 운용방법 | |
| JPH0918490A (ja) | 制御回線多重化装置 | |
| KR100272568B1 (ko) | 사설 교환기의 셀 스위칭 장치 및 방법 | |
| JPH0548639A (ja) | Ａｔｍ交換機におけるシグナリング処理方式 | |
| KR0179585B1 (ko) | Atm-mss의 가입자 정합 모듈내 셀버스 이중화 장치 | |
| JP3320269B2 (ja) | セル転送方法及びセル送信装置及びセル受信装置 | |
| JP3679214B2 (ja) | 冗長構成システムにおける伝搬位相差吸収方法及び装置 | |
| JPH05153151A (ja) | ルーテイングシステム | |
| JPH06216922A (ja) | 同期・非同期転送モード対応型セルフヒーリング・リング方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |