JPH06204797A - サンプリング・レート変換装置 - Google Patents
サンプリング・レート変換装置Info
- Publication number
- JPH06204797A JPH06204797A JP5275026A JP27502693A JPH06204797A JP H06204797 A JPH06204797 A JP H06204797A JP 5275026 A JP5275026 A JP 5275026A JP 27502693 A JP27502693 A JP 27502693A JP H06204797 A JPH06204797 A JP H06204797A
- Authority
- JP
- Japan
- Prior art keywords
- sampling rate
- output
- input
- filter
- filters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0685—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/0264—Filter sets with mutual related characteristics
- H03H17/0273—Polyphase filters
- H03H17/0275—Polyphase filters comprising non-recursive filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0102—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H2017/0247—Parallel structures using a slower clock
Abstract
(57)【要約】
【目的】 サンプリング・レート変換装置において、内
挿法による多相フィルタを用いてフィルタ係数に必要な
メモリを大幅に減らす。 【構成】 1対の多相フィルタ20、30は、入力サン
プリング・レートのデジタル信号を入力端に夫々受ける
が、一方の多相フィルタの位相選択を他方の多相フィル
タから1だけオフセットしている。補間器40は、これ
ら多相フィルタの出力信号間を補間して、出力サンプリ
ング・レートのデジタル信号を発生する。
挿法による多相フィルタを用いてフィルタ係数に必要な
メモリを大幅に減らす。 【構成】 1対の多相フィルタ20、30は、入力サン
プリング・レートのデジタル信号を入力端に夫々受ける
が、一方の多相フィルタの位相選択を他方の多相フィル
タから1だけオフセットしている。補間器40は、これ
ら多相フィルタの出力信号間を補間して、出力サンプリ
ング・レートのデジタル信号を発生する。
Description
【0001】
【産業上の利用分野】本発明は、サンプリング・レート
変換装置、特に、内挿法による多相(polyphase )フィ
ルタを用いて、非常に多くの副位相(subphase)を有す
る変換に必要なメモリを減らせるサンプリング・レート
変換装置に関する。
変換装置、特に、内挿法による多相(polyphase )フィ
ルタを用いて、非常に多くの副位相(subphase)を有す
る変換に必要なメモリを減らせるサンプリング・レート
変換装置に関する。
【0002】
【従来の技術】多くのアプリケーションにおいて、デジ
タル化した信号を、異なる装置が必要とする信号のフォ
ーマットに応じて、あるサンプリング・レートから別の
サンプリング・レートに変換することが望ましい場合が
ある。サンプリングされた本来の時点とは異なる時点で
の信号のデータ値を計算する多相フィルタを用いる場
合、所望のサンプル副位相の各々に対して単一のフィル
タが必要になる。
タル化した信号を、異なる装置が必要とする信号のフォ
ーマットに応じて、あるサンプリング・レートから別の
サンプリング・レートに変換することが望ましい場合が
ある。サンプリングされた本来の時点とは異なる時点で
の信号のデータ値を計算する多相フィルタを用いる場
合、所望のサンプル副位相の各々に対して単一のフィル
タが必要になる。
【0003】
【発明が解決しようとする課題】例えば、所望の出力サ
ンプリング・レートと入力サンプリング・レートとの比
を、33/35の如く小さな整数の比で表す場合、一方
のレートに関連して、他方のレートの間には33(又は
35)個の副位相がある。各副位相は、メモリに蓄積さ
れた1組の、即ち、総数33個のフィルタ係数を必要と
する。ビデオ標準のD2PALをD1PALに変換する
ようなサンプリング・レート変換アプリケーションにお
いては、変換を正確に行うのに必要な副位相の数は、7
09、000個以上である。これは、仮え不可能でない
としても、上述の変換器モデルを使用するという問題、
即ち、709、000個以上のフィルタと同じ数だけの
フィルタ係数の組が必要になるという重大な問題があ
る。
ンプリング・レートと入力サンプリング・レートとの比
を、33/35の如く小さな整数の比で表す場合、一方
のレートに関連して、他方のレートの間には33(又は
35)個の副位相がある。各副位相は、メモリに蓄積さ
れた1組の、即ち、総数33個のフィルタ係数を必要と
する。ビデオ標準のD2PALをD1PALに変換する
ようなサンプリング・レート変換アプリケーションにお
いては、変換を正確に行うのに必要な副位相の数は、7
09、000個以上である。これは、仮え不可能でない
としても、上述の変換器モデルを使用するという問題、
即ち、709、000個以上のフィルタと同じ数だけの
フィルタ係数の組が必要になるという重大な問題があ
る。
【0004】そこで、サンプリング・レート間の比を大
きな整数の比で表し、各位相用のフィルタを必要とせず
に正確な変換を行う多相フィルタを用いたサンプリング
・レート変換装置が望まれている。
きな整数の比で表し、各位相用のフィルタを必要とせず
に正確な変換を行う多相フィルタを用いたサンプリング
・レート変換装置が望まれている。
【0005】したがって、本発明の目的は、内挿法によ
る多相フィルタを用いて、フィルタ係数に必要なメモリ
を大幅に減らしたサンプリング・レート変換装置の提供
にある。
る多相フィルタを用いて、フィルタ係数に必要なメモリ
を大幅に減らしたサンプリング・レート変換装置の提供
にある。
【0006】
【課題を解決するための手段】本発明によれば、1対の
多相フィルタの入力端は、共通の入力信号源に結合さ
れ、一方の多相フィルタが、他方の多相フィルタからの
1個の副位相だけオフセットされて駆動される。これら
多相フィルタの出力信号は、線形補間器の入力信号とな
る。この線形補間器の分解能は、多相フィルタの分解能
によって乗算する際に、このシステム全体の分解能要求
に合う程度に充分なものである。
多相フィルタの入力端は、共通の入力信号源に結合さ
れ、一方の多相フィルタが、他方の多相フィルタからの
1個の副位相だけオフセットされて駆動される。これら
多相フィルタの出力信号は、線形補間器の入力信号とな
る。この線形補間器の分解能は、多相フィルタの分解能
によって乗算する際に、このシステム全体の分解能要求
に合う程度に充分なものである。
【0007】本発明のその他の目的、利点及び新規な特
徴は、添付図を参照した以下の説明より明らかになろ
う。
徴は、添付図を参照した以下の説明より明らかになろ
う。
【0008】
【実施例】図1は、本発明によるサンプリング・レート
変換装置10を示す。同じ設計の2個の多相フィルタ2
0及び30の各々は、N位相である。第1サンプリング
・レートでサンプリングされた入力データを、多相フィ
ルタ20及び30の両方に入力する。制御器(図示せ
ず)からの粗調位相コマンドを、一方の多相フィルタ3
0の位相選択端子に入力する。加算器25で1だけ増分
された同じ粗調位相コマンドを他方の多相フィルタ20
の位相選択端子に入力する。多相フィルタ20及び30
からの出力信号を線形補間器40の入力端A及びBに夫
々入力する。制御器からの微調位相コマンドを補間器4
0の制御端子Zに入力する。第2サンプリング・レート
の出力データ信号は、補間器40の出力端子Cに発生す
る。この出力データ信号は、次式のようになる。 C=Z*A+(1−Z)*B なお、なお、A、B、C及びZは夫々の端子の信号を表
し、*は乗算を意味する。また、Zは、0及び1の間の
Mステップを有する。出力データ信号の結果としての分
解能は、多相フィルタ20、30の位相数Nと、微調コ
マンド信号のステップ数Mとの積である。すなわち、こ
の分解能は、N*Mである。線形補間器40は、多相フ
ィルタ20及び30の位相の間で等間隔の副位相を発生
する。
変換装置10を示す。同じ設計の2個の多相フィルタ2
0及び30の各々は、N位相である。第1サンプリング
・レートでサンプリングされた入力データを、多相フィ
ルタ20及び30の両方に入力する。制御器(図示せ
ず)からの粗調位相コマンドを、一方の多相フィルタ3
0の位相選択端子に入力する。加算器25で1だけ増分
された同じ粗調位相コマンドを他方の多相フィルタ20
の位相選択端子に入力する。多相フィルタ20及び30
からの出力信号を線形補間器40の入力端A及びBに夫
々入力する。制御器からの微調位相コマンドを補間器4
0の制御端子Zに入力する。第2サンプリング・レート
の出力データ信号は、補間器40の出力端子Cに発生す
る。この出力データ信号は、次式のようになる。 C=Z*A+(1−Z)*B なお、なお、A、B、C及びZは夫々の端子の信号を表
し、*は乗算を意味する。また、Zは、0及び1の間の
Mステップを有する。出力データ信号の結果としての分
解能は、多相フィルタ20、30の位相数Nと、微調コ
マンド信号のステップ数Mとの積である。すなわち、こ
の分解能は、N*Mである。線形補間器40は、多相フ
ィルタ20及び30の位相の間で等間隔の副位相を発生
する。
【0009】本発明によるサンプリング・レート変換装
置を用いるデコーダ50の一例を図2に示す。このデコ
ーダ50を用いて、D2PALフォーマットのデジタル
複合ビデオ信号をD1PALフォーマットのデジタル複
合ビデオ信号に変換する。177M(メガ)ビット・サ
ンプリング・レートのD2入力信号を非直列化(直列並
列変換)回路52に入力して、17.7MHzクロック
・レートの10ビット・データ・ワードの並列データの
流れに変換する。この並列データの流れをデコーダ回路
54に入力して、ルミナンス(輝度)用のY成分データ
の流れと、クロミナンス(色)用のC成分(インタリー
ブされている)データの流れとを発生する。これらY及
びCデータの流れをレート変換器回路56に入力して、
本発明により、27MHzのD1データ・レートに変換
する。このD1並列データを直列化(並列直列変換)回
路58に入力して、270Mビット・サンプリング・レ
ートのEBU3267E標準の直列データに変換する。
置を用いるデコーダ50の一例を図2に示す。このデコ
ーダ50を用いて、D2PALフォーマットのデジタル
複合ビデオ信号をD1PALフォーマットのデジタル複
合ビデオ信号に変換する。177M(メガ)ビット・サ
ンプリング・レートのD2入力信号を非直列化(直列並
列変換)回路52に入力して、17.7MHzクロック
・レートの10ビット・データ・ワードの並列データの
流れに変換する。この並列データの流れをデコーダ回路
54に入力して、ルミナンス(輝度)用のY成分データ
の流れと、クロミナンス(色)用のC成分(インタリー
ブされている)データの流れとを発生する。これらY及
びCデータの流れをレート変換器回路56に入力して、
本発明により、27MHzのD1データ・レートに変換
する。このD1並列データを直列化(並列直列変換)回
路58に入力して、270Mビット・サンプリング・レ
ートのEBU3267E標準の直列データに変換する。
【0010】レート変換器回路56の詳細を図3に示
す。なお、この図において、図示した周波数は、D2P
ALからD1PALへの変換を示す。デコードされたY
及びCデータ信号は、夫々アンチエリアス・フィルタ6
0及び62を介して、サンプリング・レート変換装置1
0及び10’内の多相フィルタ20、30及び20’、
30’にクロックされる(クロック毎に入力される)。
シーケンス及び制御器65は、各多相フィルタにフィル
タ係数値を供給するが、この係数は、現在の位相及び次
ぎの位相に必要な係数に対応すると共に、図1に示す加
算器25の作用も行っている。(なお、図3では、シー
ケンス及び制御器65から各回路に共通に信号線が接続
されているが、実際には、各回路毎に信号が供給される
点に留意されたい。)多相フィルタ20、30、20’
及び30’の出力信号を、線形補間器40及び40’に
入力する。これら補間器40及び40’の出力信号は、
FIFO(ファースト・イン・ファースト・アウト)バ
ッファ(デシメータFIFO)64及び66に夫々入力
する。これらFIFOバッファは、3番目又は4番目毎
のサンプルを効果的にドロップして(間引いて)、所望
の出力周波数を発生する。FIFOバッファ64及び6
6は、この実施例において、出力サンプリング・レー
ト、即ち、13.5MHzにて、補間器40及び40’
からの並列出力をサンプリングして、1ライン当たり1
135個のサンプルを1ライン当たり864個のクロマ
(クロミナンス)サンプル及びルミナンス・サンプルの
組み合わせに間引く。フォーマット・マルチプレクサ
(MUX)回路68は、出力Yデータ及び出力Cデータ
の流れを組み合わせて、所望の出力信号を発生する。
す。なお、この図において、図示した周波数は、D2P
ALからD1PALへの変換を示す。デコードされたY
及びCデータ信号は、夫々アンチエリアス・フィルタ6
0及び62を介して、サンプリング・レート変換装置1
0及び10’内の多相フィルタ20、30及び20’、
30’にクロックされる(クロック毎に入力される)。
シーケンス及び制御器65は、各多相フィルタにフィル
タ係数値を供給するが、この係数は、現在の位相及び次
ぎの位相に必要な係数に対応すると共に、図1に示す加
算器25の作用も行っている。(なお、図3では、シー
ケンス及び制御器65から各回路に共通に信号線が接続
されているが、実際には、各回路毎に信号が供給される
点に留意されたい。)多相フィルタ20、30、20’
及び30’の出力信号を、線形補間器40及び40’に
入力する。これら補間器40及び40’の出力信号は、
FIFO(ファースト・イン・ファースト・アウト)バ
ッファ(デシメータFIFO)64及び66に夫々入力
する。これらFIFOバッファは、3番目又は4番目毎
のサンプルを効果的にドロップして(間引いて)、所望
の出力周波数を発生する。FIFOバッファ64及び6
6は、この実施例において、出力サンプリング・レー
ト、即ち、13.5MHzにて、補間器40及び40’
からの並列出力をサンプリングして、1ライン当たり1
135個のサンプルを1ライン当たり864個のクロマ
(クロミナンス)サンプル及びルミナンス・サンプルの
組み合わせに間引く。フォーマット・マルチプレクサ
(MUX)回路68は、出力Yデータ及び出力Cデータ
の流れを組み合わせて、所望の出力信号を発生する。
【0011】Yデータの流れ用デシメータFIFO64
の詳細を図4に示す。PALでは副搬送波周波数のフレ
ーム毎のオフセットが1Hzなので、PALサンプルが
直交グリッド上にないため、合理的な共通サンプリング
・レートの倍数がない。したがって、デシメータFIF
O64は、多くの出力位相を必要とする。所望の精度を
得るために、2個のFIR(有限インパルス応答)フィ
ルタ70Y及び72Yを用いる。これらフィルタの各々
は、10個のタップと異なる係数値を有する。FIRフ
ィルタ71Y及び72Yの出力信号を、64ステップの
線形補間器74Yに入力する。ディザーを補間器74Y
に適用して、この補間器が本来発生する出力信号よりも
少ないビットの出力信号を発生して、量子化直線制御を
改善してもよい。この出力を4fsc入力レート(fscは
副搬送波周波数)で計算し、3個目又は4個目のクロッ
ク毎に1サンプルをドロップして(間引いて)、平均出
力サンプリング・レートを発生する。補間器74Yの出
力信号は、FIFOである蓄積バッファ76Yに入力す
る。この蓄積バッファは、出力サンプリング・レートf
o でデータ出力を読み取る。このFIFO76を用い
て、適切な出力サンプリング・レートのための時間補正
を行う。
の詳細を図4に示す。PALでは副搬送波周波数のフレ
ーム毎のオフセットが1Hzなので、PALサンプルが
直交グリッド上にないため、合理的な共通サンプリング
・レートの倍数がない。したがって、デシメータFIF
O64は、多くの出力位相を必要とする。所望の精度を
得るために、2個のFIR(有限インパルス応答)フィ
ルタ70Y及び72Yを用いる。これらフィルタの各々
は、10個のタップと異なる係数値を有する。FIRフ
ィルタ71Y及び72Yの出力信号を、64ステップの
線形補間器74Yに入力する。ディザーを補間器74Y
に適用して、この補間器が本来発生する出力信号よりも
少ないビットの出力信号を発生して、量子化直線制御を
改善してもよい。この出力を4fsc入力レート(fscは
副搬送波周波数)で計算し、3個目又は4個目のクロッ
ク毎に1サンプルをドロップして(間引いて)、平均出
力サンプリング・レートを発生する。補間器74Yの出
力信号は、FIFOである蓄積バッファ76Yに入力す
る。この蓄積バッファは、出力サンプリング・レートf
o でデータ出力を読み取る。このFIFO76を用い
て、適切な出力サンプリング・レートのための時間補正
を行う。
【0012】同様に図5に示す如く、クロマ・データの
流れ用デシメータ66は、FIRフィルタ70C、72
C、線形補間器74C及び出力FIFO76Cを含んで
おり、これらは、ルミナンス・データの流れ用デシメー
タ64と同様に動作する。シーケンス調整回路78を補
間器74C及びFIFOバッファ76Cの間に挿入す
る。このシーケンス調整回路78は、入力バイアス信号
に応じて、U及びV成分間のどのクロマ値を捨てるかを
決める。この状態を図5の右下に示す。
流れ用デシメータ66は、FIRフィルタ70C、72
C、線形補間器74C及び出力FIFO76Cを含んで
おり、これらは、ルミナンス・データの流れ用デシメー
タ64と同様に動作する。シーケンス調整回路78を補
間器74C及びFIFOバッファ76Cの間に挿入す
る。このシーケンス調整回路78は、入力バイアス信号
に応じて、U及びV成分間のどのクロマ値を捨てるかを
決める。この状態を図5の右下に示す。
【0013】
【発明の効果】上述の如く、本発明のサンプリング・レ
ート変換装置によれば、内挿法による多相フィルタを用
いて、非常に多くの副位相を有するデジタル・データ・
フォーマット間での変換に変換に必要なメモリを減らす
ことができる。
ート変換装置によれば、内挿法による多相フィルタを用
いて、非常に多くの副位相を有するデジタル・データ・
フォーマット間での変換に変換に必要なメモリを減らす
ことができる。
【図1】本発明によるサンプリング・レート変換装置の
概略的な構成を示すブロック図である。
概略的な構成を示すブロック図である。
【図2】本発明によるサンプリング・レート変換装置を
用いるデコーダのブロック図である。
用いるデコーダのブロック図である。
【図3】図2のデコーダ用の本発明によるサンプリング
・レート変換装置のブロック図である。
・レート変換装置のブロック図である。
【図4】図2のデコーダ用の本発明によるルミナンス・
サンプリング・レート変換装置のブロック図である。
サンプリング・レート変換装置のブロック図である。
【図5】図2のデコーダ用の本発明によるクロマ・サン
プリング・レート変換装置のブロック図である。 20、30 多相フィルタ 40 補間手段
プリング・レート変換装置のブロック図である。 20、30 多相フィルタ 40 補間手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ガネシュ・ラジャン アメリカ合衆国 オレゴン州 97124ヒル スボロ ワンハンドレッドエイティーエイ トス エヌ・ダブリュー 2323 (72)発明者 ロナルド・アルスパーグ アメリカ合衆国 カリフォルニア州 95945グラス・バレー ペン・ロード 14535
Claims (2)
- 【請求項1】 デジタル信号を入力サンプリング・レー
トから出力サンプリング・レートに変換する装置であっ
て、 入力サンプリング・レートで入力端に上記デジタル信号
を夫々受ける1対の多相フィルタと、 該1対の多相フィルタの出力信号間を補間して、出力サ
ンプリング・レートでデジタル信号を発生する補間手段
とを具え、 一方の多相フィルタの位相選択を他方の多相フィルタか
ら1だけオフセットするサンプリング・レート変換装
置。 - 【請求項2】 上記補間手段の出力信号を間引いて、出
力サンプリング・レートでのデジタル信号におけるサン
プル数を減少させる手段を更に具えた請求項1のサンプ
リング・レート変換装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/965,813 | 1992-10-23 | ||
US07/965,813 US5274372A (en) | 1992-10-23 | 1992-10-23 | Sampling rate conversion using polyphase filters with interpolation |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06204797A true JPH06204797A (ja) | 1994-07-22 |
Family
ID=25510526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5275026A Pending JPH06204797A (ja) | 1992-10-23 | 1993-10-06 | サンプリング・レート変換装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5274372A (ja) |
JP (1) | JPH06204797A (ja) |
DE (1) | DE4336331A1 (ja) |
GB (1) | GB2271905B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100421001B1 (ko) * | 2001-02-20 | 2004-03-03 | 삼성전자주식회사 | 샘플링 레이트 변환 장치 및 방법 |
WO2005074131A1 (ja) * | 2004-01-30 | 2005-08-11 | Sony Corporation | サンプリングレート変換装置およびその方法、並びに、オーディオ装置 |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5504785A (en) * | 1993-05-28 | 1996-04-02 | Tv/Com Technologies, Inc. | Digital receiver for variable symbol rate communications |
FR2722051B1 (fr) * | 1994-07-01 | 1996-08-02 | Thomson Consumer Electronics | Procede et dispositif de donnees asynchrones sur un signal numerique |
US5594675A (en) * | 1994-07-14 | 1997-01-14 | Industrial Technology Research Institute | Reduced signal processing requirement sample and hold linear phase interpolative fir filter |
US5613084A (en) * | 1994-10-04 | 1997-03-18 | Panasonic Technologies, Inc. | Interpolation filter selection circuit for sample rate conversion using phase quantization |
US5610942A (en) * | 1995-03-07 | 1997-03-11 | Chen; Keping | Digital signal transcoder and method of transcoding a digital signal |
US5528301A (en) * | 1995-03-31 | 1996-06-18 | Panasonic Technologies, Inc. | Universal video format sample size converter |
US5606319A (en) * | 1995-08-07 | 1997-02-25 | Motorola, Inc. | Method and apparatus for interpolation and noise shaping in a signal converter |
US5587742A (en) * | 1995-08-25 | 1996-12-24 | Panasonic Technologies, Inc. | Flexible parallel processing architecture for video resizing |
KR0170301B1 (ko) * | 1995-10-30 | 1999-04-15 | 김광호 | 복합위상여파기와 이를 이용한 타이밍 오차 보상장치 및 그 방법 |
US5991463A (en) | 1995-11-08 | 1999-11-23 | Genesis Microchip Inc. | Source data interpolation method and apparatus |
GB2307129B (en) * | 1995-11-09 | 2000-01-26 | Sony Uk Ltd | Video down-conversion |
US5777679A (en) * | 1996-03-15 | 1998-07-07 | International Business Machines Corporation | Video decoder including polyphase fir horizontal filter |
US6067071A (en) * | 1996-06-27 | 2000-05-23 | Cirrus Logic, Inc. | Method and apparatus for expanding graphics images for LCD panels |
US6542150B1 (en) * | 1996-06-28 | 2003-04-01 | Cirrus Logic, Inc. | Method and apparatus for asynchronous display of graphic images |
US6175592B1 (en) | 1997-03-12 | 2001-01-16 | Matsushita Electric Industrial Co., Ltd. | Frequency domain filtering for down conversion of a DCT encoded picture |
US6618443B1 (en) | 1997-03-12 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | Upsampling filter for a down conversion system |
CN1170425C (zh) | 1997-03-12 | 2004-10-06 | 松下电器产业株式会社 | 高分辨率电视下转换系统 |
US6788347B1 (en) | 1997-03-12 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | HDTV downconversion system |
US6087968A (en) * | 1997-04-16 | 2000-07-11 | U.S. Philips Corporation | Analog to digital converter comprising an asynchronous sigma delta modulator and decimating digital filter |
EP0923807A2 (en) * | 1997-04-16 | 1999-06-23 | Koninklijke Philips Electronics N.V. | Synchronous sigma-delta modulator |
US6281873B1 (en) * | 1997-10-09 | 2001-08-28 | Fairchild Semiconductor Corporation | Video line rate vertical scaler |
US5973740A (en) * | 1997-10-27 | 1999-10-26 | International Business Machines Corporation | Multi-format reduced memory video decoder with adjustable polyphase expansion filter |
FR2780830B1 (fr) * | 1998-07-06 | 2000-09-22 | St Microelectronics Sa | Filtre decimateur surechantillonne parallele |
US6487249B2 (en) | 1998-10-09 | 2002-11-26 | Matsushita Electric Industrial Co., Ltd. | Efficient down conversion system for 2:1 decimation |
US6057789A (en) * | 1998-10-29 | 2000-05-02 | Neomagic Corp. | Re-synchronization of independently-clocked audio streams by dynamically switching among 3 ratios for sampling-rate-conversion |
US6252919B1 (en) | 1998-12-17 | 2001-06-26 | Neomagic Corp. | Re-synchronization of independently-clocked audio streams by fading-in with a fractional sample over multiple periods for sample-rate conversion |
JP2002543651A (ja) * | 1999-04-22 | 2002-12-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | サンプルレート変換器 |
US6590510B2 (en) | 2000-06-16 | 2003-07-08 | Lionel Jacques Woog | Sample rate converter |
GB0018490D0 (en) * | 2000-07-27 | 2000-09-13 | Element 14 Inc | Digital/analogue communication system |
DE10045547A1 (de) * | 2000-09-14 | 2002-04-04 | Infineon Technologies Ag | Verfahren zur systemunabhängigen digitalen Erzeugung von Mobilkommunikations-Sendesignalen verschiedener Mobilfunkstandards |
DE10112275B4 (de) * | 2001-03-14 | 2005-01-20 | Rohde & Schwarz Gmbh & Co. Kg | Interpolator |
ATE452385T1 (de) * | 2001-10-10 | 2010-01-15 | Texas Instruments Inc | Einrichtung und verfahren zur bildskalierung |
DE10205305A1 (de) * | 2002-02-08 | 2003-08-28 | Infineon Technologies Ag | Taktsteuerung von Sendesignal-Verarbeitungseinrichtungen in Mobilfunk-Endeinrichtungen |
US7245237B2 (en) * | 2002-09-17 | 2007-07-17 | Intel Corporation | Digital sampling rate conversion using a poly-phase filter and a polynomial interpolator |
US6876319B2 (en) * | 2002-09-20 | 2005-04-05 | Intersil Americas Inc. | Integrated modulator and demodulator configuration |
JP2006524463A (ja) * | 2003-04-24 | 2006-10-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | デジタル信号のサンプリングレート変換及び利得制御されたフィルタ処理の組合せ |
US7406134B1 (en) * | 2004-03-04 | 2008-07-29 | Altera Corporation | Very high data rate up-conversion in FPGAs |
US8417066B2 (en) * | 2004-03-04 | 2013-04-09 | Broadcom Corporation | Method and system for polyphase filtering by combining IIR and FIR filters and its applications in video scaling |
US7196642B2 (en) * | 2005-08-24 | 2007-03-27 | Seiko Epson Corporation | Circuitry and method for sampling audio data |
US7920078B2 (en) * | 2009-06-19 | 2011-04-05 | Conexant Systems, Inc. | Systems and methods for variable rate conversion |
US8619840B2 (en) * | 2010-02-26 | 2013-12-31 | Qualcomm Incorporated | Apparatus and methods for sampling rate conversion for wireless transceivers |
US8477056B2 (en) * | 2010-06-01 | 2013-07-02 | Infinera Corporation | Method, system, and apparatus for interpolating an output of an analog-to-digital converter |
US8768995B2 (en) | 2010-08-31 | 2014-07-01 | Telefonaktiebolaget L.M. Ericsson (Publ) | Multi-branch rate change filter |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS617714A (ja) * | 1984-06-22 | 1986-01-14 | Nec Corp | 内挿フイルタ |
JPS6477327A (en) * | 1987-09-18 | 1989-03-23 | Toshiba Corp | Sample rate converting circuit |
JPH01319319A (ja) * | 1988-06-21 | 1989-12-25 | Nec Corp | 可変周波数帯域フィルタ |
JPH02134011A (ja) * | 1988-11-14 | 1990-05-23 | Sharp Corp | フィールド間内挿フィルタ |
JPH03261213A (ja) * | 1990-03-12 | 1991-11-21 | Matsushita Electric Ind Co Ltd | ディジタルフィルタ回路 |
JPH03261212A (ja) * | 1990-03-12 | 1991-11-21 | Matsushita Electric Ind Co Ltd | ディジタルフィルタ回路 |
JPH0490211A (ja) * | 1990-08-02 | 1992-03-24 | Yamaha Corp | 2次元補間フィルタ回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2731151B2 (ja) * | 1987-09-18 | 1998-03-25 | 株式会社東芝 | 位相情報検出回路 |
GB2240684B (en) * | 1990-02-06 | 1994-02-23 | Sony Corp | Digital signal interpolation |
JPH10294646A (ja) * | 1990-02-16 | 1998-11-04 | Sony Corp | サンプリングレート変換装置 |
EP0444368B1 (en) * | 1990-02-28 | 1997-12-29 | Texas Instruments France | Digital Filtering with SIMD-processor |
US5182633A (en) * | 1991-04-12 | 1993-01-26 | Abekas Video Systems, Inc. | Video sample rate converter |
-
1992
- 1992-10-23 US US07/965,813 patent/US5274372A/en not_active Expired - Lifetime
-
1993
- 1993-09-30 GB GB9320154A patent/GB2271905B/en not_active Expired - Fee Related
- 1993-10-06 JP JP5275026A patent/JPH06204797A/ja active Pending
- 1993-10-25 DE DE4336331A patent/DE4336331A1/de not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS617714A (ja) * | 1984-06-22 | 1986-01-14 | Nec Corp | 内挿フイルタ |
JPS6477327A (en) * | 1987-09-18 | 1989-03-23 | Toshiba Corp | Sample rate converting circuit |
JPH01319319A (ja) * | 1988-06-21 | 1989-12-25 | Nec Corp | 可変周波数帯域フィルタ |
JPH02134011A (ja) * | 1988-11-14 | 1990-05-23 | Sharp Corp | フィールド間内挿フィルタ |
JPH03261213A (ja) * | 1990-03-12 | 1991-11-21 | Matsushita Electric Ind Co Ltd | ディジタルフィルタ回路 |
JPH03261212A (ja) * | 1990-03-12 | 1991-11-21 | Matsushita Electric Ind Co Ltd | ディジタルフィルタ回路 |
JPH0490211A (ja) * | 1990-08-02 | 1992-03-24 | Yamaha Corp | 2次元補間フィルタ回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100421001B1 (ko) * | 2001-02-20 | 2004-03-03 | 삼성전자주식회사 | 샘플링 레이트 변환 장치 및 방법 |
WO2005074131A1 (ja) * | 2004-01-30 | 2005-08-11 | Sony Corporation | サンプリングレート変換装置およびその方法、並びに、オーディオ装置 |
US7439884B2 (en) | 2004-01-30 | 2008-10-21 | Sony Corporation | Sampling rate conversion device and method, and audio device |
Also Published As
Publication number | Publication date |
---|---|
GB2271905A (en) | 1994-04-27 |
US5274372A (en) | 1993-12-28 |
GB2271905B (en) | 1996-05-15 |
GB9320154D0 (en) | 1993-11-17 |
DE4336331A1 (de) | 1994-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06204797A (ja) | サンプリング・レート変換装置 | |
JP3297165B2 (ja) | 標本化周波数変換器 | |
US5610942A (en) | Digital signal transcoder and method of transcoding a digital signal | |
US5619270A (en) | Sample rate converter and sample rate conversion method | |
US5528301A (en) | Universal video format sample size converter | |
US4903019A (en) | Sampling frequency converter for converting a lower sampling frequency to a higher sampling frequency and a method therefor | |
US6288746B1 (en) | Image format converting apparatus and methods in video signal processing system | |
KR0129767B1 (ko) | 샘플링레이트 변환장치 | |
JPH08107568A (ja) | ビデオ画像のスケーリング方法及び装置 | |
KR101102410B1 (ko) | 샘플링 레이트 컨버터, 변환 방법 및 컴퓨터 판독 가능한 기록 매체치 | |
JPH05308250A (ja) | サンプル・データ補間装置 | |
US5613084A (en) | Interpolation filter selection circuit for sample rate conversion using phase quantization | |
US5821884A (en) | Sampling rate conversion method and apparatus utilizing an area effect correlation method | |
JPH0431233B2 (ja) | ||
KR100641741B1 (ko) | 샘플 데이터를 필터링하기 위한 디지털 필터 및 방법 | |
JPH0683439B2 (ja) | ディジタル・サンプル周波数の低減装置 | |
US20030102991A1 (en) | Digital sample frequency converter | |
EP1089563B1 (en) | Motion compensation apparatus for digital video format down-conversion | |
JP4405273B2 (ja) | オーディオ・データ表示装置及び同時表示方法 | |
CA2144111C (en) | Digital signal transcoder and method of transcoding a digital signal | |
JP3169418B2 (ja) | 周波数変換装置 | |
JPS6326119A (ja) | サンプリング周波数変換回路 | |
KR0119392Y1 (ko) | 에이치디티브이 디코더의 수직보간장치 | |
JP3945914B2 (ja) | 画像拡大縮小装置 | |
JP2002185323A (ja) | サンプリング装置 |