JPH0620384A - フロッピーディスク装置 - Google Patents
フロッピーディスク装置Info
- Publication number
- JPH0620384A JPH0620384A JP17456292A JP17456292A JPH0620384A JP H0620384 A JPH0620384 A JP H0620384A JP 17456292 A JP17456292 A JP 17456292A JP 17456292 A JP17456292 A JP 17456292A JP H0620384 A JPH0620384 A JP H0620384A
- Authority
- JP
- Japan
- Prior art keywords
- floppy disk
- speed
- motor
- switching signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】フッピーディスクの摩耗を防止しつつ情報処理
の高速化を図る。 【構成】フロッピーディスクユニット（１０）内のモー
タ（１３）を回転速度可変型とするとともに駆動回路
（２０）をモータ（１３）の回転速度を定格速度と低速
度とのいずれかに切替駆動可能に形成し、フロッピーデ
ィスクユニット（１０）への情報の読取・書込信号（Ｗ
ＲＲ）がＯＮの場合には定格速度に切替えかつＯＦＦと
なってから設定時間（Ｔｓ）の経過後に低速度に切替え
るための切替信号（ＣＨＧ）を生成するとともに駆動回
路（２０）に出力する切替信号生成出力手段（３０，３
１，３２）を設けた。
の高速化を図る。 【構成】フロッピーディスクユニット（１０）内のモー
タ（１３）を回転速度可変型とするとともに駆動回路
（２０）をモータ（１３）の回転速度を定格速度と低速
度とのいずれかに切替駆動可能に形成し、フロッピーデ
ィスクユニット（１０）への情報の読取・書込信号（Ｗ
ＲＲ）がＯＮの場合には定格速度に切替えかつＯＦＦと
なってから設定時間（Ｔｓ）の経過後に低速度に切替え
るための切替信号（ＣＨＧ）を生成するとともに駆動回
路（２０）に出力する切替信号生成出力手段（３０，３
１，３２）を設けた。
Description
【０００１】
【産業上の利用分野】本発明は、フロッピーディスク装
置に関する。
置に関する。
【０００２】
【従来の技術】図３において、フロッピーディスク装置
は、フロッピーディスクユニット１０と駆動回路２０と
から構成されている。フロッピーディスクユニット１０
は、フロッピーディスク１１と読取・書込用のヘッド１
２とフロッピーディスク１１を定格速度で回転させるモ
ータ１３とを含み形成されている。フロッピーディスク
１１は着脱できる。一方の駆動回路２０は、図３の場
合、ラッチＩＣ２１とドライブＩＣ２２とから形成さ
れ、端子Ｑ１の出力信号ＤがＨレベルとなったときに駆
動信号ＤＲＶがモータ１２を回転運転する。
は、フロッピーディスクユニット１０と駆動回路２０と
から構成されている。フロッピーディスクユニット１０
は、フロッピーディスク１１と読取・書込用のヘッド１
２とフロッピーディスク１１を定格速度で回転させるモ
ータ１３とを含み形成されている。フロッピーディスク
１１は着脱できる。一方の駆動回路２０は、図３の場
合、ラッチＩＣ２１とドライブＩＣ２２とから形成さ
れ、端子Ｑ１の出力信号ＤがＨレベルとなったときに駆
動信号ＤＲＶがモータ１２を回転運転する。
【０００３】また、このラッチＩＣ２１は、バス３５で
接続されたＣＰＵ３０からの駆動・停止信号Ｓで駆動さ
れる。すなわち、駆動・停止信号Ｓによって出力信号Ｄ
をＨレベルまたはＬレベルに切替えてフロッピーディス
ク１１（１２）を回転運転しまたは停止させる。なお、
端子ＣＫへのＩ／Ｏ信号はＣＰＵ３０から出力される。
接続されたＣＰＵ３０からの駆動・停止信号Ｓで駆動さ
れる。すなわち、駆動・停止信号Ｓによって出力信号Ｄ
をＨレベルまたはＬレベルに切替えてフロッピーディス
ク１１（１２）を回転運転しまたは停止させる。なお、
端子ＣＫへのＩ／Ｏ信号はＣＰＵ３０から出力される。
【０００４】かかるフロッピーディスク装置（１０，２
０）では、フロッピーディスク１１から情報を読取りま
たは書込むに先だって、ＣＰＵ３０から駆動信号Ｓを出
力させ、ラッチＩＣ２１の出力信号ＤをＨレベルとしか
つ駆動信号ＤＲＶによってモータ１３を回転運転する。
一般的には連続回転運転させている。そして、読取・書
込信号をＯＮしてヘッド１２を駆動することによりフロ
ッピーディスク１１から情報を読取りまたは書込む。
０）では、フロッピーディスク１１から情報を読取りま
たは書込むに先だって、ＣＰＵ３０から駆動信号Ｓを出
力させ、ラッチＩＣ２１の出力信号ＤをＨレベルとしか
つ駆動信号ＤＲＶによってモータ１３を回転運転する。
一般的には連続回転運転させている。そして、読取・書
込信号をＯＮしてヘッド１２を駆動することによりフロ
ッピーディスク１１から情報を読取りまたは書込む。
【０００５】ここに、フロッピーディスク１１の回転速
度は、読取・書込性能の点から一定速度とされ、かつ高
速処理のため比較的高速に選択されている。
度は、読取・書込性能の点から一定速度とされ、かつ高
速処理のため比較的高速に選択されている。
【０００６】
【発明が解決しようとする課題】ところで、一層の情報
処理高速化達成の観点から、上記フロッピーディスク１
１の回転速度を一段とより高速とすることが望まれてい
る。しかし、フロッピーディスク１１の回転速度そのも
のはモータ１３の回転速度を高速とすることにより一段
と高速化できるが、高速化する程にヘッド１２との接触
によりフロッピーディスクシートの摩耗が激しくなり、
情報の信頼性が劣悪化するという問題がある。フロッピ
ーディスク１１を連続かつ超高速回転運転させておく型
では、特に大問題である。
処理高速化達成の観点から、上記フロッピーディスク１
１の回転速度を一段とより高速とすることが望まれてい
る。しかし、フロッピーディスク１１の回転速度そのも
のはモータ１３の回転速度を高速とすることにより一段
と高速化できるが、高速化する程にヘッド１２との接触
によりフロッピーディスクシートの摩耗が激しくなり、
情報の信頼性が劣悪化するという問題がある。フロッピ
ーディスク１１を連続かつ超高速回転運転させておく型
では、特に大問題である。
【０００７】そこで、読取・書込信号がＯＦＦとなるつ
まりアクセス終了後に時間管理してモータ１３を停止さ
せる方法も提案されている。しかし、この方法だと、ア
クセスするごとにモータ１３を回転加速しつつ定格速度
に立上げなければならない。この立上げ時間は、モータ
１３の特性やフロッピーディスク１１の大きさ等によっ
て、非常に長い。アクセスに要する電子的速度と機械的
速度との差から当然と理解される。すなわち、フロッピ
ーディスクシートの摩耗を減すことはできるが、高速処
理が妨げられてしまう。
まりアクセス終了後に時間管理してモータ１３を停止さ
せる方法も提案されている。しかし、この方法だと、ア
クセスするごとにモータ１３を回転加速しつつ定格速度
に立上げなければならない。この立上げ時間は、モータ
１３の特性やフロッピーディスク１１の大きさ等によっ
て、非常に長い。アクセスに要する電子的速度と機械的
速度との差から当然と理解される。すなわち、フロッピ
ーディスクシートの摩耗を減すことはできるが、高速処
理が妨げられてしまう。
【０００８】ここに本発明の目的は、フロピーディスク
シートの摩耗を最小限に抑制しかつ一層の高速化を達成
できるフロッピーディスク装置を提供することにある。
シートの摩耗を最小限に抑制しかつ一層の高速化を達成
できるフロッピーディスク装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、負荷たるフロ
ッピーディスクを含むモータの立上り時間中において、
停止状態から比較的低速の所定回転速度に到達するまで
に必要とする時間が大きなウェイトを占めること、およ
び高速の定格速度に比べてそれよりも低速の所定回転速
度ではフロッピーディスクシートの摩耗を大幅に抑制で
きることに着目し、読取・書込信号のＯＮのときにのみ
高速の定格速度とし、一方、ＯＦＦの場合には時間管理
の下に低速度に切替える構成とし、前記目的を達成する
ものである。
ッピーディスクを含むモータの立上り時間中において、
停止状態から比較的低速の所定回転速度に到達するまで
に必要とする時間が大きなウェイトを占めること、およ
び高速の定格速度に比べてそれよりも低速の所定回転速
度ではフロッピーディスクシートの摩耗を大幅に抑制で
きることに着目し、読取・書込信号のＯＮのときにのみ
高速の定格速度とし、一方、ＯＦＦの場合には時間管理
の下に低速度に切替える構成とし、前記目的を達成する
ものである。
【００１０】すなわち、本発明に係るフロッピーディス
ク装置は、フロッピーディスクと読取・書込用のヘッド
とフロッピーディスクを回転運転するモータとを含むフ
ロッピーディスクユニットと該モータを回転駆動する駆
動回路とからなるフロッピーディスク装置において、前
記フロッピーディスクユニット内のモータを回転速度可
変型とするとともに前記駆動回路をモータの回転速度を
定格速度と低速度とのいずれかに切替駆動可能に形成
し、前記フロッピーディスクユニットへの情報の読取・
書込信号がＯＮの場合には定格速度に切替えかつＯＦＦ
となってから設定時間経過後に低速度に切替えるための
切替信号を生成するとともに該駆動回路に出力する切替
信号生成出力手段を設けたことを特徴とする。
ク装置は、フロッピーディスクと読取・書込用のヘッド
とフロッピーディスクを回転運転するモータとを含むフ
ロッピーディスクユニットと該モータを回転駆動する駆
動回路とからなるフロッピーディスク装置において、前
記フロッピーディスクユニット内のモータを回転速度可
変型とするとともに前記駆動回路をモータの回転速度を
定格速度と低速度とのいずれかに切替駆動可能に形成
し、前記フロッピーディスクユニットへの情報の読取・
書込信号がＯＮの場合には定格速度に切替えかつＯＦＦ
となってから設定時間経過後に低速度に切替えるための
切替信号を生成するとともに該駆動回路に出力する切替
信号生成出力手段を設けたことを特徴とする。
【００１１】
【作用】上記構成による本発明では、常態的には切替信
号生成出力手段が低速用切替信号を出力するので駆動回
路はモータを低速度で回転する。つまり、フロッピーデ
ィスクは定格速度より低速で回転運転されているので、
その摩耗を最小限に抑制できる。ここに、読取・書込信
号がＯＮとなると、切替信号生成出力手段は高速用切替
信号を生成出力し、駆動回路はモータを高速な定格速度
に立上げる。この際、モータは既に低速度回転されてい
るので、その立上時間を大幅に短縮できるから、所期の
情報処理の高速化を図れる。再び、読取・書替信号がＯ
ＦＦとなると、切替信号生成出力手段は設定時間経過後
に低速用切替信号を生成出力する。つまり、読取・書替
信号が頻繁にＯＮ−ＯＦＦされる場合は、定格速度での
回転運転がなされているから、立上時間が不要となる。
よって、この点からも高速処理できる。
号生成出力手段が低速用切替信号を出力するので駆動回
路はモータを低速度で回転する。つまり、フロッピーデ
ィスクは定格速度より低速で回転運転されているので、
その摩耗を最小限に抑制できる。ここに、読取・書込信
号がＯＮとなると、切替信号生成出力手段は高速用切替
信号を生成出力し、駆動回路はモータを高速な定格速度
に立上げる。この際、モータは既に低速度回転されてい
るので、その立上時間を大幅に短縮できるから、所期の
情報処理の高速化を図れる。再び、読取・書替信号がＯ
ＦＦとなると、切替信号生成出力手段は設定時間経過後
に低速用切替信号を生成出力する。つまり、読取・書替
信号が頻繁にＯＮ−ＯＦＦされる場合は、定格速度での
回転運転がなされているから、立上時間が不要となる。
よって、この点からも高速処理できる。
【００１２】
【実施例】以下、本発明の実施例を図１，図２を参照し
て説明する。図１において、フロッピーディスク装置の
一部を構成するフロッピーディスクユニット１０は、基
本的構成（フロッピーディスク１１，ヘッド１２）が従
来例（図３）と同一とされているが、モータ１３は回転
速度可変型とされている。すなわち、高速の定格速度と
低速度に切替えての回転駆動ができる。
て説明する。図１において、フロッピーディスク装置の
一部を構成するフロッピーディスクユニット１０は、基
本的構成（フロッピーディスク１１，ヘッド１２）が従
来例（図３）と同一とされているが、モータ１３は回転
速度可変型とされている。すなわち、高速の定格速度と
低速度に切替えての回転駆動ができる。
【００１３】一方の駆動回路２０は、２出力のラッチＩ
Ｃ２１と２つのドライブＩＣ２２，２３とから構成され
ている。端子Ｑ１（Ｑ２）からの出力信号ＤＨ（ＤＬ）
がＨレベルとなると、ドライブＩＣ２２（２３）は定格
速度用駆動信号ＤＲＶ・Ｈ（低速用駆動信号ＤＲＶ・
Ｌ）を出力し、モータ１３を定格速度（低速度）で回転
駆動することができる。
Ｃ２１と２つのドライブＩＣ２２，２３とから構成され
ている。端子Ｑ１（Ｑ２）からの出力信号ＤＨ（ＤＬ）
がＨレベルとなると、ドライブＩＣ２２（２３）は定格
速度用駆動信号ＤＲＶ・Ｈ（低速用駆動信号ＤＲＶ・
Ｌ）を出力し、モータ１３を定格速度（低速度）で回転
駆動することができる。
【００１４】次に、切替信号生成出力手段は、この実施
例の場合、図１に示すＣＰＵ３０とメモリ３１とタイマ
ー３２とから構成され、バス３５で接続されたラッチＩ
Ｃ２１にその端子Ｑ１からＨレベルの出力信号ＤＨおよ
び端子Ｑ２からＨレベルの出力信号ＤＬのいずれかを切
替えて出力させるための切替信号ＣＨＧを生成出力する
ものとされている。なお、従来例と同じの駆動・停止信
号Ｓも出力できる。
例の場合、図１に示すＣＰＵ３０とメモリ３１とタイマ
ー３２とから構成され、バス３５で接続されたラッチＩ
Ｃ２１にその端子Ｑ１からＨレベルの出力信号ＤＨおよ
び端子Ｑ２からＨレベルの出力信号ＤＬのいずれかを切
替えて出力させるための切替信号ＣＨＧを生成出力する
ものとされている。なお、従来例と同じの駆動・停止信
号Ｓも出力できる。
【００１５】すなわち、メモリ３１はＲＡＭ等から形成
され任意時間長の設定時間Ｔｓを設定記憶する。また、
タイマー３２は、読取・書込信号ＷＲＲがＯＦＦとなっ
た場合（図２のＳＴ１１のＮＯ）に、セット（ＳＴ１
４）される。但し、ＳＴ１３のリセットがされない限
り、再セットすることはできないものとされている。
され任意時間長の設定時間Ｔｓを設定記憶する。また、
タイマー３２は、読取・書込信号ＷＲＲがＯＦＦとなっ
た場合（図２のＳＴ１１のＮＯ）に、セット（ＳＴ１
４）される。但し、ＳＴ１３のリセットがされない限
り、再セットすることはできないものとされている。
【００１６】ここに、切替信号生成出力手段の中枢をな
すＣＰＵ３０は、まず、低速用の切替信号ＣＨＧを出力
してモータ１３を低速度で回転駆動させる。かくして、
読取・書込信号ＷＲＲがＯＮとなった場合（ＳＴ１１の
ＹＥＳ）には、ＣＰＵ３０は高速用切替信号ＣＨＧを生
成しラッチＩＣ２１にバス３５を介して出力する。つま
り、高速の定格速度に切替える（ＳＴ１２）。具体的に
は、ラッチＩＣ２１の端子Ｑ１からＨレベルの出力信号
ＤＨが出力されるから、ドライブＩＣ２２から高速用駆
動信号ＤＲＶ・Ｈが出力され、モータ１３は定格速度運
転に入る。予め低速な所定速度で回転されている状態か
らの立上げなので、高速の定格速度までの立上時間は非
常に短い。引続き、タイマー３２をリセットする（ＳＴ
１３）。
すＣＰＵ３０は、まず、低速用の切替信号ＣＨＧを出力
してモータ１３を低速度で回転駆動させる。かくして、
読取・書込信号ＷＲＲがＯＮとなった場合（ＳＴ１１の
ＹＥＳ）には、ＣＰＵ３０は高速用切替信号ＣＨＧを生
成しラッチＩＣ２１にバス３５を介して出力する。つま
り、高速の定格速度に切替える（ＳＴ１２）。具体的に
は、ラッチＩＣ２１の端子Ｑ１からＨレベルの出力信号
ＤＨが出力されるから、ドライブＩＣ２２から高速用駆
動信号ＤＲＶ・Ｈが出力され、モータ１３は定格速度運
転に入る。予め低速な所定速度で回転されている状態か
らの立上げなので、高速の定格速度までの立上時間は非
常に短い。引続き、タイマー３２をリセットする（ＳＴ
１３）。
【００１７】一方、読取・書込信号ＷＲＲがＯＦＦ（Ｓ
Ｔ１１のＮＯ）となると、ＣＰＵ３０はタイマー３２を
セットする（ＳＴ１４）。タイマー３２は時間計数を行
う。そして、タイマー３２により計数した経過時間Ｔｉ
がメモリ３１に記憶された設定時間Ｔｓ以上となる（Ｓ
Ｔ１５のＹＥＳ）と、切替信号生成出力手段（３０）
は、駆動回路２０（２１）に低速用切替信号ＣＨＧを出
力する（ＳＴ１６）。
Ｔ１１のＮＯ）となると、ＣＰＵ３０はタイマー３２を
セットする（ＳＴ１４）。タイマー３２は時間計数を行
う。そして、タイマー３２により計数した経過時間Ｔｉ
がメモリ３１に記憶された設定時間Ｔｓ以上となる（Ｓ
Ｔ１５のＹＥＳ）と、切替信号生成出力手段（３０）
は、駆動回路２０（２１）に低速用切替信号ＣＨＧを出
力する（ＳＴ１６）。
【００１８】すなわち、ラッチＩＣ２１の端子Ｑ１の出
力信号ＤＨはＬレベルとされ、代りに端子Ｑ２の出力信
号ＤＬがＨレベルとされる。したがって、モータ１３は
ドライブＩＣ２３からの駆動信号ＤＲＶ・Ｌで低速回転
に切替えられる。つまり、読取・書込信号ＷＲＲのＯＦ
Ｆの状態が続く場合には、フロッピーディスク１１を低
速回転させその摩耗を最小的に抑制しつつ、次のアクセ
スに備えて待機する。
力信号ＤＨはＬレベルとされ、代りに端子Ｑ２の出力信
号ＤＬがＨレベルとされる。したがって、モータ１３は
ドライブＩＣ２３からの駆動信号ＤＲＶ・Ｌで低速回転
に切替えられる。つまり、読取・書込信号ＷＲＲのＯＦ
Ｆの状態が続く場合には、フロッピーディスク１１を低
速回転させその摩耗を最小的に抑制しつつ、次のアクセ
スに備えて待機する。
【００１９】しかして、この実施例によれば、フロッピ
ィーディスクユニット１０内のモータ１３を回転速度可
変型とするとともに駆動回路２０を定格速度と低速度と
の２段階に切替駆動可能に形成し、かつ読取・書込信号
ＷＲＲのＯＦＦ状態が設定時間Ｔｓ以上続く場合にはモ
ータ１３を低速度回転させる切替信号ＣＨＧを生成出力
する切替信号生成出力手段（３０，３１，３２）を設け
た構成であるから、アクセス時におけるフロッピーディ
スク１１の摩耗を最小限に抑制できるとともに立上時間
の短縮による高速化も含み情報処理の高速化を達成でき
る。
ィーディスクユニット１０内のモータ１３を回転速度可
変型とするとともに駆動回路２０を定格速度と低速度と
の２段階に切替駆動可能に形成し、かつ読取・書込信号
ＷＲＲのＯＦＦ状態が設定時間Ｔｓ以上続く場合にはモ
ータ１３を低速度回転させる切替信号ＣＨＧを生成出力
する切替信号生成出力手段（３０，３１，３２）を設け
た構成であるから、アクセス時におけるフロッピーディ
スク１１の摩耗を最小限に抑制できるとともに立上時間
の短縮による高速化も含み情報処理の高速化を達成でき
る。
【００２０】また、切替信号生成出力手段（３０，３
１，３２）は、読取・書込信号ＷＲＲがＯＦＦとなって
も設定時間Ｔｓ内に再びＯＮとなる場合には、モータ１
３を定格速度で連続回転駆動するものと形成されている
ので、この点からも情報処理の高速化が図れる。
１，３２）は、読取・書込信号ＷＲＲがＯＦＦとなって
も設定時間Ｔｓ内に再びＯＮとなる場合には、モータ１
３を定格速度で連続回転駆動するものと形成されている
ので、この点からも情報処理の高速化が図れる。
【００２１】
【発明の効果】本発明によれば、フロッピィーディスク
ユニット内のモータを回転速度可変型とするとともに駆
動回路を定格速度と低速度との２段階に切替駆動可能に
形成し、かつ読取・書込信号のＯＦＦ状態が設定時間以
上続く場合にはモータを低速度回転させる切替信号を生
成出力する切替信号生成出力手段を設けた構成であるか
ら、アクセス時におけるフロッピーディスクの摩耗を最
小限に抑制できるとともに、立上時間の短縮による高速
化も含み情報処理の高速化を達成できる。
ユニット内のモータを回転速度可変型とするとともに駆
動回路を定格速度と低速度との２段階に切替駆動可能に
形成し、かつ読取・書込信号のＯＦＦ状態が設定時間以
上続く場合にはモータを低速度回転させる切替信号を生
成出力する切替信号生成出力手段を設けた構成であるか
ら、アクセス時におけるフロッピーディスクの摩耗を最
小限に抑制できるとともに、立上時間の短縮による高速
化も含み情報処理の高速化を達成できる。
【図１】本発明の実施例を示す全体構成図である。
【図２】同じく、切替動作を説明するためのフローチャ
ートである。
ートである。
【図３】従来例を説明するための図である。
１０ フロッピーディスクユニット １１ フロッピーディスク １２ ヘッド １３ モータ ２０ 駆動回路 ２１ ラッチ回路 ２２，２３ ドライブＩＣ ３０ ＣＰＵ（切替信号生成出力手段） ３１ メモリ（切替信号生成出力手段） ３２ タイマ（切替信号生成出力手段） ＷＲＲ 読取・書込信号 ＣＨＧ 切替信号
Claims (1)
- 【請求項１】 フロッピーディスクと読取・書込用のヘ
ッドとフロッピーディスクを回転運転するモータとを含
むフロッピーディスクユニットと該モータを回転駆動す
る駆動回路とからなるフロッピーディスク装置におい
て、 前記フロッピーディスクユニット内のモータを回転速度
可変型とするとともに前記駆動回路をモータの回転速度
を定格速度と低速度とのいずれかに切替駆動可能に形成
し、前記フロッピーディスクユニットへの情報の読取・
書込信号がＯＮの場合には定格速度に切替えかつＯＦＦ
となってから設定時間経過後に低速度に切替えるための
切替信号を生成するとともに該駆動回路に出力する切替
信号生成出力手段を設けたことを特徴とするフロッピー
ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17456292A JPH0620384A (ja) | 1992-07-01 | 1992-07-01 | フロッピーディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17456292A JPH0620384A (ja) | 1992-07-01 | 1992-07-01 | フロッピーディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0620384A true JPH0620384A (ja) | 1994-01-28 |
Family
ID=15980733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17456292A Pending JPH0620384A (ja) | 1992-07-01 | 1992-07-01 | フロッピーディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620384A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104566A (en) * | 1997-12-12 | 2000-08-15 | International Business Machines Corporation | Direct access storage device (DASD) with a variable spindle rotation speed |
-
1992
- 1992-07-01 JP JP17456292A patent/JPH0620384A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104566A (en) * | 1997-12-12 | 2000-08-15 | International Business Machines Corporation | Direct access storage device (DASD) with a variable spindle rotation speed |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473571A (en) | Data hold circuit | |
| JPH03290895A (ja) | 半導体集積回路装置 | |
| WO2002029535A2 (en) | Method and apparatus to enhance processor power management | |
| US5986969A (en) | Power savings for memory arrays | |
| JPH10222918A (ja) | ディスク形記憶装置の制御方法 | |
| US5889707A (en) | Output buffer of semiconductor memory device | |
| US7519850B2 (en) | Method and unit for buffer control | |
| JPH0620384A (ja) | フロッピーディスク装置 | |
| JP4209064B2 (ja) | 半導体記憶装置 | |
| JPH0492254A (ja) | ハードディスク記憶装置 | |
| JPS59181828A (ja) | 半導体素子の出力バツフア回路 | |
| JP2001168704A (ja) | インピーダンス調整機能付き制御回路 | |
| JPH11191262A (ja) | パワーマネージメント装置及びパワーマネージメント方法 | |
| WO1993022769A1 (en) | Dynamic ram | |
| JP2888195B2 (ja) | ディスク装置の起動制御装置 | |
| JP2915720B2 (ja) | 半導体記憶装置 | |
| JP4064516B2 (ja) | メモリを内蔵する集積回路装置 | |
| US5572723A (en) | Dynamic clock mode indicator | |
| JP3386895B2 (ja) | 電磁ブレーキ解除方法 | |
| JPH02297790A (ja) | 半導体集積回路 | |
| JP3128435B2 (ja) | レジューム機能付コンピュータシステム | |
| JP2001266577A (ja) | 半導体記憶装置 | |
| JP2793066B2 (ja) | データ転送用半導体回路 | |
| KR850005640A (ko) | 집적회로화된 플로피 디스크 드라이브 콘트롤러 | |
| JP2001022479A (ja) | 情報処理装置 |