JPH0620131B2 - 電界効果トランジスタとその製造方法 - Google Patents

電界効果トランジスタとその製造方法

Info

Publication number
JPH0620131B2
JPH0620131B2 JP61078414A JP7841486A JPH0620131B2 JP H0620131 B2 JPH0620131 B2 JP H0620131B2 JP 61078414 A JP61078414 A JP 61078414A JP 7841486 A JP7841486 A JP 7841486A JP H0620131 B2 JPH0620131 B2 JP H0620131B2
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
dopant
semiconductor body
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61078414A
Other languages
English (en)
Other versions
JPS61259575A (ja
Inventor
ジョセフ・マクスウェル・ピムブレイ
ジェナディ・ギルデンブラット
チン・ユ・ウェイ
ジョセフ・シャッピアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS61259575A publication Critical patent/JPS61259575A/ja
Publication of JPH0620131B2 publication Critical patent/JPH0620131B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 発明の背景 本発明は、電界効果トランジスタ素子、詳しくは、ゲー
ト酸化物と半導体本体との間の界面境界における電界強
度レベルを低減する差別的にドープされた表面および表
面下方の構造を有する電界効果トランジスタ素子に関す
る。
最も有用で有益な電気素子の１つは電界効果トランジス
タ（ＦＥＴ）である。超大規模集積（ＶＬＳＩ）回路は
金属−酸化物−半導体（ＭＯＳ）電界効果素子を使用し
て形成されている。これらの所謂ＭＯＳＦＥＴ素子はゲ
ート近辺の素子の構造からこのような名称が付けられて
いる。ゲート電極は典型的にはシリコン酸化物層によっ
て酸化物の下方のドープされた半導体層から絶縁された
金属層で構成される。本発明において取り扱う問題は、
ゲート酸化物領域、特に素子のドレインに近接したゲー
ト酸化物領域におけるホット電子、即ちエネルギの高い
電子のトラップ（trapping）の問題である。
コストを低減し、性能を改良することは、金属−酸化物
−半導体素子を更に小型化するために有利である。リソ
グラフィおよびエッチング技術が更に発展することによ
り素子の大きさを更に小さくできよう。不幸にして、既
存の装置との適合性のような理由のために、このような
素子に使用される電源電圧は、通常、回路の密度が増大
するにつれて低減することはできない。このため、形状
寸法が小さくなるにつれて素子内の電界強度レベルが増
大する。ＭＯＳ素子内の高い電界の効果はＭＯＳＦＥ
Ｔ、特に nチャンネルＭＯＳＦＥＴ（ＮＭＯＳＦＥＴ）
におけるキャリアの移動度を低減し、チャンネルのホッ
ト電子を不安定にする。 nチャンネルＦＥＴのソース領
域からドレイン領域に流れる電子は横方向の電界成分か
らエネルギを獲得する。この電界成分はシリコン半導体
とゲート電極の下方のシリコン酸化物絶縁層との間の界
面に平行である。エネルギの高い電子はシリコン−シリ
コン酸化物間エネルギ障壁を乗越える傾向があり、酸化
物ゲート絶縁層内にプラップされるかまたはまだ十分に
理解されていない機構によって好ましくない界面状態を
発生する。
チャンネル電流からのホット電子、即ちエネルギの高い
電子は半導体とゲート酸化物との間の障壁を乗越えるに
十分なエネルギを獲得する傾向にあり、その結果酸化物
内に注入される。この注入された電子がトラップされる
と、しきい値電圧のシフトおよび相互コンダクタンスの
低下というような素子の不安定性を引起す傾向がある。
従って、ホット電子に抵抗性のあるＭＯＳＦＥＴを開発
して、このような不安定性を防止することが非常に望ま
しい。この不安定性はＶＬＳＩ回路におけるＭＯＳＦＥ
Ｔ素子を更に小型化するのに望ましくない重大な制約と
なる。
ホット電子の効果の問題はゲート酸化物の厚さを増大す
ることによって部分的に改善することができるが、これ
はゲート制御効果を低下させ、素子の動作を遅くするこ
とになるので望ましくないことである。
ホット電子の問題は確かに望ましくないことであり、Ｍ
ＯＳＦＥＴの最小のゲート長さを最終的に制限するもの
であると考えられる。ホット電子のトラップ効果に対し
て絶縁材の品質を改良することが可能であるが、チャン
ネルのホット電子の信頼性を改良する多くの努力はＦＥ
Ｔチャンネル内の横方向の電界の強さを低減することに
向けられている。このような試みとしては、傾斜ソース
／ドレイン接合部を設けたり、二重拡散ソース／ドレイ
ン領域を設けたり、またゲート電極および酸化物に隣接
して酸化物の側壁スペーサを設けることがある。これら
の方法の全てはn+ドレイン−p チャンネル間の遷移を急
峻でないように形成することによって横方向の電界強度
を低減している。本発明者は酸化物側壁スペーサが最大
安全動作電圧を２ボルト増大することができることを見
出した。１０００オングストロームのスペーサの長さ当
り１．５ボルトの最大利得が可能である。更に、ホット
電子の効果の問題を軽減するためのいづれの方法または
構造も現在のＶＬＳＩ半導体処理工程と適合するもので
あることが好ましい。
発明の概要 本発明の好適実施例によれば、埋込みスペーサおよび表
面スペーサを共に使用して、電流−電圧特性に悪影響を
及ぼすことなくシリコン−シリコン酸化物間の界面境界
からの高密度の電流の流れを離れさせる。特に、高い電
界を用いてゲート電極の両側のソース領域またはドレイ
ン領域（好ましくは両方）にイオン注入法により低濃度
にドープされた n型埋込み領域を形成する。このドープ
された n型領域はシリコン−シリコン酸化物間の境界か
ら下方に離隔して設けられる。このドープされた n型領
域は高電圧での注入により形成される。また、ヒ素のよ
うな第２の低濃度のn-型ドーパントが素子の表面に注入
される。この追加の表面注入はゲート制御を良好にし、
素子の電流−電圧特性を改善する。次いで、ゲート電極
の両側にシリコン酸化物のスペーサが異方性を有する反
応性イオン・エッチングのような処理方法によって形成
される。次いで、第３のイオン注入操作がドーパント濃
度を高くして、低いイオン注入電界強度で行われる。し
かしながら、ドーパント濃度を一層高くすると、半導体
への浸透が一層深くなる。この処理の結果、一層低い濃
度にドープされた n型およびn-型領域が半導体の表面お
よびその下方でソースおよびドレイン領域から延在す
る。深い方のソースおよびドレイン延長部の間には高い
電流密度が生じる。この結果、ゲート電極の近傍に生じ
るホット電子が減少して、素子の電流−電圧特性に対す
る悪影響が減少する。更に、横方向の電界強度、特にゲ
ート酸化物の直下の電界強度は非常に減少する。
従って、本発明の目的は、ホット電子の効果を大幅に除
去したＭＯＳＦＥＴ素子を製造する方法を提供すること
にある。
また、本発明の目的は、改良されたＮＭＯＳＦＥＴの製
造方法を提供することにある。
本発明の更に他の目的は、素子の電流−電圧特性に重要
な影響を与えることなくＭＯＳＦＥＴ素子のゲート酸化
物の下方の横方向の電界強度を低減する方法を提供する
ことにある。
本発明の更に別の目的は、ホット電子の効果を悪化させ
ることなくＭＯＳＦＥＴ回路の大きさを減少する方法を
提供することにある。
また、本発明の目的は、ホット電子の効果が十分に軽減
されているＭＯＳＦＥＴ、特にＮＭＯＳＦＥＴ素子を提
供することにある。
本発明の主題は特許請求の範囲に記載されているが、本
発明の構成および動作の方法は他の目的および利点と共
に添付図面を参照した以下の説明からよりよく理解され
るであろう。
発明の詳しい説明 第１図は本発明にるＮＭＯＳＦＥＴ素子を示しているも
のである。本発明の目的を達成するために使用される特
定の方法を除いて、通常の方法により素子の製造が行な
われる。第１図は特に下方に設けられた n型にドープさ
れた基板９９を示している。通常の方法によると、フィ
ールド酸化物層１１５が基板９９を高温で酸素にさらす
ことによって基板９９上に成長したシリコンの酸化物の
絶縁層で構成される。この層はパターンを形成するよう
にエッチングされて、チップまたはウェーハ上に能動領
域を限定する。その後、典型的には p型にドープされた
ウエル（井戸形の領域）１００がフィールド酸化物中の
能動領域の開口部を介してイオン注入法により形成され
る。それから、薄いシリコンの酸化物層が全基板上に成
長させられる。この酸化物層は最終的にはゲート酸化物
１１６を形成し、このゲート酸化物は上述したホット電
子のトラップ効果を受けやすい構造を有する。この薄い
酸化物層の上に、多結晶シリコンの層を堆積し、 n型ド
ーパントで高濃度にドープして、高い導電性を示す部分
を形成する。この層は最終的にはゲート電極１３０を形
成する。ドープされた多結晶シリコンの代りに金属をゲ
ート電極材として使用してもよい。いづれにしても、こ
の段階の工程においては、一般的にマスクを使用してゲ
ート電極および所望の電極相互接続パターンを形成す
る。このパターンは多結晶シリコンまたは金属のゲート
電極材を選択的に取り除くことによって形成され、典型
的にな能動領域に薄い酸化物層を残す。
半導体製造方法におけるこの段階においては、特別な処
理工程を使用して第１図に示す構造の形成を行なう。具
体的にいうと、製造工程のこの点において、ヒ素のよう
な低濃度の n型ドーパントが埋込み層中に沈積される。
この沈積は約２００ｋkeVの電圧でイオン注入法により
行なわれる。この結果、シリコン−酸化物間界面から下
方に約１０００オングストロームの深さの所に低濃度に
ドープされた n型領域１０３および１０４（点線の間）
が形成される。ドープされた n型領域１０３および１０
４はゲート領域に向って内向きに延在し、図示の延長部
を形成する。これらの延長部は埋込みチャンネル素子に
おけるホット電子のトラップ効果を低減するためのもの
である。本発明によれば、第２のドーピングを低くした
電位で行なわれる。従って、領域１０５および１０６は
ヒ素のような低濃度のドーパントをドープすることによ
り形成される。領域１０３，１０４，１０５および１０
６はフィールド酸化物１１５から内向きにゲート電極１
３０の左および右端部に向って延在することに注意され
たい。このドーピングはソースまたはドレイン領域の１
平方センチメートルあたり約１０12乃至１０14のドーパ
ント原子の注入量で行なわれる。対照的に、従来のドー
ピングは更に低い注入電圧で実施され、第１図に示すよ
うな傾斜した埋込みスペーサ構造を形成しない。領域１
０３および１０４の形成は領域１０５および１０６を形
成する前または形成した後に行うことができるが、最初
に深い注入を行うことも可能であることに注意された
い。
この段階の処理において、別のシリコン酸化物層がウェ
ーハまたはチップの表面上に堆積させられる。しかしな
がら、酸化物層を堆積させる他の方法と対照的に、この
処理工程においては、典型的には化学蒸着法が使用され
る。これは素子の全表面を覆うのに好ましいからであ
る。次いで、反応性イオン・エッチングを典型的にはト
リフルオロメタン（ＣＨＦ３）の雰囲気内で実行し、ゲ
ート電極１３０の両側におけるような急峻な垂直変移を
示す領域を除いて、このシリコン層のほとんどを異方性
エッチングして取り除く。この異方性エッチングは、ゲ
ート電極１３０の両側に酸化物スイペーサ１１７′を残
すという点において有利である。このスペーサは、ゲー
トの下方の酸化物−半導体間界面の近傍、特にゲートと
素子のドレインとの間の近傍において発生するホット電
子の効果を軽減する重要な機能を有している。更に、ス
ペーサ１１７′はまた次の処理工程用の自合整合マスク
を提供し、この次の処理工程はソースおよびドレイン領
域のイオン注入または拡散である。本発明によれば、よ
り高い濃度のn+ 型ドーピングが能動領域のソースおよ
びドレイン領域に行なわれている。典型的には、この第
２のドーピングは１平方センチメートルあたり約８×１
０15個のドーパント原子の注入量で行なわれる。この結
果、第１図において領域１０１および１０２が形成さ
れ、これらの領域は典型的には約１５００４乃至４００
０オングストロームの深さまで延在する。スペーサ１１
７′によって与えられるマスク効果のために、ソースお
よびドレインに小さな n型およびn-型にドープされた領
域が残り、これらは領域１０１および１０２から内向き
に伸びている。これらは図示のように層１０３，１０
４，１０５および１０６の一部を形成する延長部を構成
する。典型的には、各々のゲート側部のスペーサ１１
７′は約０．１乃至０．２ミクロンの幅を有する。従っ
て、低濃度にドープされたソースおよびドレイン延長部
はほぼ０．１乃至０．２ミクロンの対応する距離だけゲ
ートに向って内向きに延在する。
本発明によれば、ポリシリコン材からなるスペーサ１１
７′を使用することも可能である。この実施例において
は、低濃度にドープされた領域１０３，１０４，１０５
および１０６は通常の電圧レベル、例えば９０ｋｅＶで
注入することができる。この実施例においては、埋込み
チャンネルは、ドープされたポリシリコンまたは金属の
スペーサがドープされたポリシリコンのゲートを介して
正の電圧にバイアスされたとき形成される。ドープされ
た多結晶シリコンのスペーサを使用したい場合には、反
応性イオン・エッチングを使用してゲート・マスク工程
において多結晶シリコン材を取り除く。
本発明においては、領域１０５および１０６は、１平方
センチメートル当り約１０12乃至１０14個のドーパント
原子の注入量で、好ましくはヒ素のようなドーパントに
より低濃度にドープされている。領域１０３および１０
４のドーパント注入量は１平方センチメートル当り約１
０13乃至１０14個のドーパント原子のように僅かに高く
する。しかしながら、これらの注入量はソース領域１０
１およびドレイン領域１０２の高濃度（n+）のドーパン
ト注入の前における領域１０３および１０４のドーパン
ト濃度を定めていることに注意されたい。この高濃度の
ドーパント注入を行ったとき、低いドーパント濃度のソ
ースおよびドレイン部分が、スペーサ１１７′によるマ
スク作用の結果として残り、これらの部分は互いに向い
合う方向に伸びて延在する。典型的には、高濃度のn+型
のドーパントの注入量は１平方センチメートル当り約８
×１０15個のドーパント原子である。
第２図は、種々の表面下方のスペーサ構造によって達成
されるゲート領域における横方向電界の相対的な改良を
示している。特に第２図はチャンネル位置の関数として
電界強度をコンピュータでシミュレートしたグラフで示
しているものである。電界強度は１セチメートル当りの
メガボルトで測定され、チャンネル位置はミクロンの単
位で与えられている。また、第２図はＭＯＳＦＥＴ素子
内の半導体材料から成るゲート領域を横切る種々の素子
領域を示している。具体的にいうと、第２図はゲート領
域およびゲート領域の両側のスペーサを含めたソース領
域からドレイン領域への変化を示している。図示の全て
の場合において、ソース対ドレイン電圧およびソース対
ゲート電圧は５．５ボルトに固定されている。従来のヒ
素をドープしたスペーサが半導体基板の表面に使用され
た場合には、横方向の電界はゲート−ドレイン間の近傍
において約０．２１メガボルト／センチメートル（ＭＶ
／cm）のピーク値に達することが解る。本発明のハイブ
リッドのスペーサ構造を使用した場合には、シミュレー
トされた電界強度のピーク値は約０．１５メガボルト／
センチメートルに低減していることがわかる。しかしな
がら、埋込みスペーサのみが存在する構造では、約０．
１２メガボルト／センチメートルの横方向の最大電界強
度が生じることが解る。しかしながら、この素子はゲー
ト制御能力が少し悪くなる。この制御能力は本発明の構
造によって回復される。いづれにしても、横方向の電界
強度の低下はホット電子の効果を制御するのに非常に望
ましいものである。
従って、本発明の方法および構造はＭＯＳＦＥＴ素子の
酸化物層におけるホット電子のトラップの問題に対する
有利な解決法を提供していることが上述のことから理解
されよう。また、本発明は従来の処理方法から逸脱する
ことなく注入による所望の構造を形成する簡略化された
方法を提供していることも理解されるであろう。また、
本発明は電源電圧を低減する必要もなく現在達成し得る
ものよりもより大きな密度にできるようにＭＯＳＦＥＴ
回路の縮小を可能にしていることも理解されるであろ
う。従って、本発明により製造される素子は既存の装置
に非常に容易に組み込むことができる。また、本発明の
素子は重要な素子特性を損うことなく電圧ストレスに一
層良好に耐えることができることがわかるであろう。更
に、一般にはソースおよびドレイン領域の両方が本発明
の埋込みチャンネル構造を有することが好ましいもので
あるが、これらの領域の一方にのみこの構造を使用する
ことも可能であることに注意されたい。しかしながら電
流の流れが一方向であるトランジスタにおいてはドレイ
ン領域にのみこのような構造を使用することが一般に好
ましいものである。
本発明の好適な実施例について詳細に説明したが、本技
術分野に専門知識を有するものにとっては多くの変形お
よび変更を行うことができよう。従って、本発明の真の
精神および範囲内に入るこのような全ての変形および変
更は特許請求の範囲に包含されるものである。
【図面の簡単な説明】
第１図は本発明により製造されたＭＯＳＦＥＴ素子の断
面図であり、 第２図はいくつかのＭＯＳＦＥＴ構造の横方向電界強度
をチャンネル位置に対して示すグラフである。 （主な符号の説明） ９９……基板、１００ウエル、１０３，１０４，１０
５，１０６……低濃度にドープされた領域、１０５，１
０６……延長部、１１５……フィールド酸化物層、１１
６……ゲート酸化物、１１７′……スペーサ、１３０…
…ゲート電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョセフ・シャッピアー イスラエル共和国 エルサレム、シャハ ー・ストリート 24番 (56)参考文献 特開 昭58−131773（ＪＰ，Ａ) 実開 昭56−49163（ＪＰ，Ｕ)

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】金属−酸化物−半導体型の電界効果トラン
    ジスタにおいて、 第１の極性のドーパントでドープされた半導体本体と、 該半導体本体の一部の上に配置された絶縁層と、 前記半導体本体から電気的に絶縁されるように前記絶縁
    層の上に配置された導電性ゲート電極とを有し、 前記半導体本体は第２の極性のドーパントで高濃度にド
    ープされたソース領域と、前記第２の極性のドーパント
    で高濃度にドープされたドレイン領域とを有し、該ソー
    スおよびドレイン領域は前記ゲート電極の両側に所定の
    深さまで前記半導体本体内に配置されており、 前記半導体本体はまた前記ソースおよびドレイン領域の
    少なくとも一方から延在する低濃度にドープされた第１
    の延長部を有し、該第１の延長部のドーパントは第２の
    極性のドーパントであり、前記第１の延長部の各々は前
    記半導体本体の表面より下方に配置されて前記ゲート電
    極の下方の領域に向って延在し、前記第１の延長部の各
    々は前記半導体本体と前記絶縁層との間の境界から離隔
    しており、 前記半導体本体はまた前記ソースおよびドレイン領域の
    少なくとも一方から延在する低濃度にドープされた第２
    の延長部を有し、該第２の延長部のドーパントは第２の
    極性のドーパントであり、前記第２の延長部の各々は前
    記半導体本体の表面に隣接して配置されて、前記ゲート
    電極の下方の領域に向って延在すると共に前記第１の延
    長部から離隔している電界効果トランジスタ。
  2. 【請求項２】特許請求の範囲第１項記載の電界効果トラ
    ンジスタにおいて、前記ゲート電極の両側には側部スペ
    ーサが設けられている電界効果トランジスタ。
  3. 【請求項３】特許請求の範囲第２項記載の電界効果トラ
    ンジスタにおいて、前記スペーサの幅が約０．１乃至
    ０．２ミクロンである電界効果トランジスタ。
  4. 【請求項４】特許請求の範囲第１項記載の電界効果トラ
    ンジスタにおいて、前記低濃度にドープされた延長部が
    隣接の高濃度にドープされた領域から約０．１乃至０．
    ２ミクロンの距離だけ伸びている電界効果トランジス
    タ。
  5. 【請求項５】特許請求の範囲第１項記載の電界効果トラ
    ンジスタにおいて、前記低濃度にドープされた第１の延
    長部の各々が前記絶縁層と前記半導体本体との間の界面
    から下方に約１０００オングストロームの所に配置され
    ている電界効果トランジスタ。
  6. 【請求項６】特許請求の範囲第１項記載の電界効果トラ
    ンジスタにおいて、前記高濃度にドープされた領域が前
    記半導体本体の表面からほぼ１５００乃至４０００オン
    グストロームの深さまで延在している電界効果トランジ
    スタ。
  7. 【請求項７】特許請求の範囲第１項記載の電界効果トラ
    ンジスタにおいて、前記第１の極性のドーパントがｐ型
    ドーパントであり、前記第２の極性のドーパントがｎ型
    ドーパントである電界効果トランジスタ。
  8. 【請求項８】特許請求の範囲第１項記載の電界効果トラ
    ンジスタにおいて、前記トランジスタが n型チャンネル
    素子である電界効果トランジスタ。
  9. 【請求項９】特許請求の範囲第１項記載の電界効果トラ
    ンジスタにおいて、前記低濃度のドーパントの１つがヒ
    素である電界効果トランジスタ。
  10. 【請求項１０】特許請求の範囲第１項記載の電界効果ト
    ランジスタにおいて、前記低濃度のドーパントの１つが
    リンである電界効果トランジスタ。
  11. 【請求項１１】特許請求の範囲第１項記載の電界効果ト
    ランジスタにおいて、前記半導体本体がシリコンからな
    る電界効果トランジスタ。
  12. 【請求項１２】特許請求の範囲第１項記載の電界効果ト
    ランジスタにおいて、前記半導体本体がｐ型にドープさ
    れたウエルを有するｎ型にドープされた半導体基板で構
    成されている電界効果トランジスタ。
  13. 【請求項１３】特許請求の範囲第１項記載の電界効果ト
    ランジスタにおいて、前記絶縁層がシリコン酸化物より
    なる電界効果トランジスタ。
  14. 【請求項１４】特許請求の範囲第１項記載の電界効果ト
    ランジスタにおいて、前記導電性ゲート電極が金属およ
    びドープされた多結晶シリコンからなるグループから選
    択された材料で形成されている電界効果トランジスタ。
  15. 【請求項１５】特許請求の範囲第１項記載の電界効果ト
    ランジスタにおいて、前記高濃度にドープされた領域が
    １平方センチメートル当り約８×１０15個のドーパント
    原子の注入量で形成されている電界効果トランジスタ。
  16. 【請求項１６】特許請求の範囲第１項記載の電界効果ト
    ランジスタにおいて、前記低濃度にドープされた第１の
    延長部の各々が１平方センチメートル当り約１０12乃至
    １０14個のドーパント原子の注入量で形成されている電
    界効果トランジスタ。
  17. 【請求項１７】特許請求の範囲第１項記載の電界効果ト
    ランジスタにおいて、前記低濃度にドープされた第２の
    延長部の各々が１平方センチメートル当り約１０12乃至
    １０14個のドーパント原子の注入量で形成されている電
    界効果トランジスタ。
  18. 【請求項１８】金属−酸化物−半導体型の電界効果トラ
    ンジスタを製造する方法において、ソースおよびドレイ
    ン領域構造を形成するために、 （ａ）半導体本体の表面から下方に一定の距離の所に低
    濃度の第１の極性のドーパントを注入し、 （ｂ）前記半導体本体の表面に隣接し、且つ前記半導体
    表面から下方に前記一定の距離の所に注入されたドーパ
    ントの領域から離隔するように前記第１の極性の低濃度
    の第２のドーパントを注入し、 （ｃ）前記半導体本体にソースおよびドレイン領域を形
    成し、該ソースおよびドレイン領域は高濃度の前記第１
    の極性のドーパントを有していて、前記低濃度にドープ
    された領域を含むように前記半導体本体の表面から下向
    きに延在すると共に、水平方向に延在して、この高濃度
    にドープ処理されたソースおよびドレイン領域から互い
    に向い合う方向に延在する低濃度にドープされた延長部
    を形成する工程を含むことを特徴とする方法。
  19. 【請求項１９】特許請求の範囲第１８項記載の方法にお
    いて、前記ドーパントがヒ素である方法。
  20. 【請求項２０】特許請求の範囲第１８項記載の方法にお
    いて、前記工程（ａ）が工程（ｂ）の前に行なわれる方
    法。
  21. 【請求項２１】特許請求の範囲第１８項記載の方法にお
    いて、前記工程（ａ）が前記工程（ｂ）の前に行なわれ
    る方法。
  22. 【請求項２２】特許請求の範囲第１８項記載の方法にお
    いて、前記工程（ａ）が１平方センチメートル当り約１
    ０12乃至１０14個のドーパント原子の注入量で行われる
    方法。
  23. 【請求項２３】特許請求の範囲第２２項記載の方法にお
    いて、前記工程（ｂ）が１平方センチメートル当り約１
    ０12乃至１０14個のドーパント原子の注入量で行われる
    方法。
  24. 【請求項２４】特許請求の範囲第２２項記載の方法にお
    いて、前記工程（ｃ）が前記ソースおよびドレイン領域
    を１平方センチメートル当り約８×１０15個のドーパン
    ト原子の濃度で形成する方法。
JP61078414A 1985-04-12 1986-04-07 電界効果トランジスタとその製造方法 Expired - Lifetime JPH0620131B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/722,642 US4613882A (en) 1985-04-12 1985-04-12 Hybrid extended drain concept for reduced hot electron effect
US722642 1985-04-12

Publications (2)

Publication Number Publication Date
JPS61259575A JPS61259575A (ja) 1986-11-17
JPH0620131B2 true JPH0620131B2 (ja) 1994-03-16

Family

ID=24902735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61078414A Expired - Lifetime JPH0620131B2 (ja) 1985-04-12 1986-04-07 電界効果トランジスタとその製造方法

Country Status (5)

Country Link
US (1) US4613882A (ja)
EP (1) EP0198336B1 (ja)
JP (1) JPH0620131B2 (ja)
KR (1) KR910000279B1 (ja)
DE (1) DE3672175D1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727038A (en) * 1984-08-22 1988-02-23 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device
US4680603A (en) * 1985-04-12 1987-07-14 General Electric Company Graded extended drain concept for reduced hot electron effect
US4859620A (en) * 1985-04-12 1989-08-22 General Electric Company Graded extended drain concept for reduced hot electron effect
US4843023A (en) * 1985-09-25 1989-06-27 Hewlett-Packard Company Process for forming lightly-doped-drain (LDD) without extra masking steps
US4722909A (en) * 1985-09-26 1988-02-02 Motorola, Inc. Removable sidewall spacer for lightly doped drain formation using two mask levels
JPS62128175A (ja) * 1985-11-29 1987-06-10 Hitachi Ltd 半導体装置
JPS62229976A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置およびその製造方法
US4746624A (en) * 1986-10-31 1988-05-24 Hewlett-Packard Company Method for making an LDD MOSFET with a shifted buried layer and a blocking region
US4753898A (en) * 1987-07-09 1988-06-28 Motorola, Inc. LDD CMOS process
JPH0666329B2 (ja) * 1988-06-30 1994-08-24 株式会社東芝 半導体装置の製造方法
US5134447A (en) * 1989-09-22 1992-07-28 At&T Bell Laboratories Neutral impurities to increase lifetime of operation of semiconductor devices
US5296401A (en) * 1990-01-11 1994-03-22 Mitsubishi Denki Kabushiki Kaisha MIS device having p channel MOS device and n channel MOS device with LDD structure and manufacturing method thereof
US5409848A (en) * 1994-03-31 1995-04-25 Vlsi Technology, Inc. Angled lateral pocket implants on p-type semiconductor devices
US5994210A (en) * 1997-08-12 1999-11-30 National Semiconductor Corporation Method of improving silicide sheet resistance by implanting fluorine
TW548850B (en) * 2002-05-29 2003-08-21 Toppoly Optoelectronics Corp Low-temperature polysilicon TFT of LDD structure and process for producing same
US7208383B1 (en) * 2002-10-30 2007-04-24 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor component
US7923925B2 (en) * 2007-11-20 2011-04-12 Group Iv Semiconductor, Inc. Light emitting device with a stopper layer structure
DE102015118616B3 (de) 2015-10-30 2017-04-13 Infineon Technologies Austria Ag Latchup-fester Transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636585B2 (ja) * 1973-07-02 1981-08-25
DE2706623A1 (de) * 1977-02-16 1978-08-17 Siemens Ag Mis-fet fuer hohe source-drain-spannungen
DE2834724A1 (de) * 1978-08-08 1980-02-14 Siemens Ag Mos-feldeffekttransistoren fuer hoehere spannungen
US4366613A (en) * 1980-12-17 1983-01-04 Ibm Corporation Method of fabricating an MOS dynamic RAM with lightly doped drain

Also Published As

Publication number Publication date
KR910000279B1 (ko) 1991-01-23
EP0198336A2 (en) 1986-10-22
JPS61259575A (ja) 1986-11-17
EP0198336A3 (en) 1986-12-17
EP0198336B1 (en) 1990-06-20
US4613882A (en) 1986-09-23
KR860008624A (ko) 1986-11-17
DE3672175D1 (de) 1990-07-26

Similar Documents

Publication Publication Date Title
KR910000929B1 (ko) 금속 산화물 반도체 전계 효과 트랜지스터
US6297104B1 (en) Methods to produce asymmetric MOSFET devices
EP0181091B1 (en) Schottky gate field effect transistor and manufacturing method thereof
JP3049492B2 (ja) Ｍｏｓｆｅｔ及びその製造方法
US4859620A (en) Graded extended drain concept for reduced hot electron effect
JPH0620131B2 (ja) 電界効果トランジスタとその製造方法
US5093275A (en) Method for forming hot-carrier suppressed sub-micron MISFET device
JP3915180B2 (ja) トレンチ型ｍｏｓ半導体装置およびその製造方法
GB2124428A (en) Schottky-barrier mos devices
EP0493520B1 (en) Hot-carrier suppressed sub-micron misfet device
US6358783B1 (en) Semiconductor device and method of manufacturing the same
JPH09181307A (ja) 半導体装置及びその製造方法
EP0368444B1 (en) Semiconductor device, e.g. field-effect transistor, and method of producing the same
US20040041170A1 (en) Low dose super deep source/drain implant
US4691433A (en) Hybrid extended drain concept for reduced hot electron effect
KR900008153B1 (ko) 고신뢰성 반도체 장치와 그 제조 방법
JPH1187704A (ja) 半導体装置およびその製造方法
KR20050029564A (ko) 고내압 전계효과 트랜지스터 및 이를 형성하는 방법
JP3403312B2 (ja) 半導体装置およびその製造方法
EP0197501A2 (en) Extended drain concept for reduced hot electron effect
JPH0234936A (ja) 半導体装置およびその製造方法
US5215936A (en) Method of fabricating a semiconductor device having a lightly-doped drain structure
JP2537649B2 (ja) 半導体装置及び半導体装置の製造方法
JPS62112375A (ja) 半導体装置の製造方法
JP2713122B2 (ja) 半導体装置の製造方法