JPH0620064B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPH0620064B2 JPH0620064B2 JP24985284A JP24985284A JPH0620064B2 JP H0620064 B2 JPH0620064 B2 JP H0620064B2 JP 24985284 A JP24985284 A JP 24985284A JP 24985284 A JP24985284 A JP 24985284A JP H0620064 B2 JPH0620064 B2 JP H0620064B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- polyimide film
- polyimide
- developing
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 50
- 238000005530 etching Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 4
- 239000000243 solution Substances 0.000 description 21
- 239000004642 Polyimide Substances 0.000 description 18
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 239000000203 mixture Substances 0.000 description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- 239000012895 dilution Substances 0.000 description 4
- 238000010790 dilution Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920005575 poly(amic acid) Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- ing And Chemical Polishing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層配線基板の製造方法に係り、特にポリイ
ミド膜のパターニング方法に関する。
ミド膜のパターニング方法に関する。
ポリイミド膜は、コーティングが容易であること、優れ
た機械的保護機能を具えていること等から、絶縁層とし
て、あるいは電子デバイスのパッシベーション膜とし
て、広範囲にわたる使用が期待されている。
た機械的保護機能を具えていること等から、絶縁層とし
て、あるいは電子デバイスのパッシベーション膜とし
て、広範囲にわたる使用が期待されている。
なかでも、このポリイミド膜の層間絶縁膜としての用途
は、ポリイミド膜の前駆体であるポリアック酸は粘調な
液体であるため凹凸部に流れ込んで、次工程であるメタ
ル配線のための比較的平坦な表面を形成することができ
るため、超大規模集積回路（VLSI）中においては、極め
て重要な役割を果すものである。
は、ポリイミド膜の前駆体であるポリアック酸は粘調な
液体であるため凹凸部に流れ込んで、次工程であるメタ
ル配線のための比較的平坦な表面を形成することができ
るため、超大規模集積回路（VLSI）中においては、極め
て重要な役割を果すものである。
層間絶縁膜として使用する場合、基板表面全体にポリイ
ミド膜を塗布した後、更にレジストを塗布し、露光、現
像、エッチングによるポリイミド膜のパターン形成工程
へと続くわけであるが、ポリイミド膜のパターン形成方
法としては、ポリイミド膜が完全に硬化した後に、ヒ
ドラジン系エッチャントを用いてエッチングする方法、
ドライエッチング法、レジストの現像工程で同時に
エッチングする方法があげられる。
ミド膜を塗布した後、更にレジストを塗布し、露光、現
像、エッチングによるポリイミド膜のパターン形成工程
へと続くわけであるが、ポリイミド膜のパターン形成方
法としては、ポリイミド膜が完全に硬化した後に、ヒ
ドラジン系エッチャントを用いてエッチングする方法、
ドライエッチング法、レジストの現像工程で同時に
エッチングする方法があげられる。
しかしながら、ヒドラジン系のエッチャントは、人体に
対して有害であり、使用に問題があった。また、ドライ
エッチング法は専用装置が必要であり、密着型イメージ
センサの如く大面積基板を用いる場合にはスループット
（処理能力）が低く、更には、レジストとの選択比が小
さいためレジスト厚を厚くしなければならない等の不都
合があった。一方レジストの現像工程で同時にエッチン
グする方法は、ポリイミドをＢステージと指称されてい
る（ポリアック酸塗布後約140℃で３０分間加熱した）
状態ではポリイミドはレジストの現像液やアルカリ溶液
に可溶であるため、このＢステージのポリイミド上にレ
ジストを塗布し、露光した後、現像すると、レジストの
パターニングと共に、レジストの現像溶解した部位の下
部のポリイミドも同時にエッチングされることを利用し
たものであるが、この場合、ポリイミドのエッチングが
進められていく際、レジストの現像も更に進み、寸法制
度が悪く、再現性が悪いという不都合があった。
対して有害であり、使用に問題があった。また、ドライ
エッチング法は専用装置が必要であり、密着型イメージ
センサの如く大面積基板を用いる場合にはスループット
（処理能力）が低く、更には、レジストとの選択比が小
さいためレジスト厚を厚くしなければならない等の不都
合があった。一方レジストの現像工程で同時にエッチン
グする方法は、ポリイミドをＢステージと指称されてい
る（ポリアック酸塗布後約140℃で３０分間加熱した）
状態ではポリイミドはレジストの現像液やアルカリ溶液
に可溶であるため、このＢステージのポリイミド上にレ
ジストを塗布し、露光した後、現像すると、レジストの
パターニングと共に、レジストの現像溶解した部位の下
部のポリイミドも同時にエッチングされることを利用し
たものであるが、この場合、ポリイミドのエッチングが
進められていく際、レジストの現像も更に進み、寸法制
度が悪く、再現性が悪いという不都合があった。
本発明は、前記実情に鑑みてなされたもので、簡単な方
法で精度良く、ポリイミドのパターン形成を行なうこと
を目的とする。
法で精度良く、ポリイミドのパターン形成を行なうこと
を目的とする。
そこで、本発明では、ポリイミド膜を層間絶縁膜として
用いた多層配線基板の製造方法において、ポリイミド膜
上にレジストを塗布し露光した後、該レジストのパター
ンの現像およびポリイミド膜のエッチングを行ないポリ
イミド膜のパターンを形成するにあたり、該レジストの
パターンの現像工程とポリイミド膜のエッチング工程が
同一の現像液を用いて行なわれ、現像液の組成比が２段
階となるようにし、後段ではレジストとポリイミドのエ
ッチレートに選択比をもたせるようにしている。
用いた多層配線基板の製造方法において、ポリイミド膜
上にレジストを塗布し露光した後、該レジストのパター
ンの現像およびポリイミド膜のエッチングを行ないポリ
イミド膜のパターンを形成するにあたり、該レジストの
パターンの現像工程とポリイミド膜のエッチング工程が
同一の現像液を用いて行なわれ、現像液の組成比が２段
階となるようにし、後段ではレジストとポリイミドのエ
ッチレートに選択比をもたせるようにしている。
すなわち、本発明はレジストの現像液を水で希釈する等
の方法によって組成比を変えることにより、レジストの
現像速度とポリイミドのエッチング速度に選択比をもた
せることができることに着目してなされたもので、工程
を前段と後段の２段階に分け、前段ではレジストの現像
液を用いてレジストの現像が行なわれ、不用部のレジス
トが除去されて下地のポリイミド膜が露呈した時点で、
例えば該現像液を水で希釈し、後段ではこの希釈液に代
えて、レジストの現像およびポリイミド膜のエッチング
が続行されるようにしている。
の方法によって組成比を変えることにより、レジストの
現像速度とポリイミドのエッチング速度に選択比をもた
せることができることに着目してなされたもので、工程
を前段と後段の２段階に分け、前段ではレジストの現像
液を用いてレジストの現像が行なわれ、不用部のレジス
トが除去されて下地のポリイミド膜が露呈した時点で、
例えば該現像液を水で希釈し、後段ではこの希釈液に代
えて、レジストの現像およびポリイミド膜のエッチング
が続行されるようにしている。
これにより、後段ではレジストの現像速度に比べポリイ
ミド膜のエッチング速度が速いため、レジストのパター
ンが過度にエッチングされて寸法変化を生じることな
く、ポリイミド膜のエッチングがなされるため、寸法精
度の良好なパターン形成が可能となる。
ミド膜のエッチング速度が速いため、レジストのパター
ンが過度にエッチングされて寸法変化を生じることな
く、ポリイミド膜のエッチングがなされるため、寸法精
度の良好なパターン形成が可能となる。
以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
に説明する。
まず、第１図(a)に示す如く、セラミック基板１上にポ
リアック酸を塗布し、140℃で３０分ベーキングするこ
とによりＢステージと指称されている半イミド状態のポ
リイミド膜２（膜厚約２μｍ）を形成する。
リアック酸を塗布し、140℃で３０分ベーキングするこ
とによりＢステージと指称されている半イミド状態のポ
リイミド膜２（膜厚約２μｍ）を形成する。
次いで、第１図(b)に示す如く、更にこの上層に東京応
化製のポジ型フォトレジスト(3)OFPR800を約２μ塗布
し、ベーキングした後、所定のフォトマスクを用いて露
光しパターン像Ｉを形成する。
化製のポジ型フォトレジスト(3)OFPR800を約２μ塗布
し、ベーキングした後、所定のフォトマスクを用いて露
光しパターン像Ｉを形成する。
この後、該ポジ型フォトレジスト３の現像液である東京
応化製のDEV−３をDEV−３：水＝１：１となるように希
釈した第１の溶液中に、該基板１を約１分間浸漬し、第
１図(c)に示す如くレジストパターンを形成する。
応化製のDEV−３をDEV−３：水＝１：１となるように希
釈した第１の溶液中に、該基板１を約１分間浸漬し、第
１図(c)に示す如くレジストパターンを形成する。
続いて、レジストパターンの形成された該セラミック基
板を、DEV−３：水＝１：3.5となるように更に希釈した
第２の溶液中に移し、第１図(d)に示す如く、ポリイミ
ド膜２のエッチングを行なう。このとき、レジストの現
像もわずか（１．５μｍ以内）に進むが、この現像速度
は、ポリイミド膜のエッチング速度に比べてはるかに小
さい。
板を、DEV−３：水＝１：3.5となるように更に希釈した
第２の溶液中に移し、第１図(d)に示す如く、ポリイミ
ド膜２のエッチングを行なう。このとき、レジストの現
像もわずか（１．５μｍ以内）に進むが、この現像速度
は、ポリイミド膜のエッチング速度に比べてはるかに小
さい。
このようにして形成されたポリイミド膜のパターンは、
寸法精度が良好であり、従来は１５μｍ□以下のパター
ンの形成は不可能であったのに対し約７μｍ□のパター
ンが精度良く形成される。
寸法精度が良好であり、従来は１５μｍ□以下のパター
ンの形成は不可能であったのに対し約７μｍ□のパター
ンが精度良く形成される。
また、現像液の組成比（希釈度）を変化させ、レジスト
（露光部）の現像速度とポリイミド膜のエッチング速度
を測定した結果を第２図に示す。図中、たて軸は現像速
度およびエッチング速度、横軸は現像液DEV−３に対し
て加える水の割合を示す。レジストとしてはOFPR800を
２μ塗布したものを用い、夫々３sec５sec９sec露光し
たものを用いる。曲線ａは３sec露光した場合の現像速
度曲線を示し、曲線ｂおよびｃも夫々５sec、９sec露光
した場合の現像速度曲線を示す。また、曲線ＰＩはポリ
イミド膜ＰＩ−2550を膜厚２μとなるように塗布し、１
４０℃で３０分加熱したもの）のエッチング速度曲線を
示す。これらの比較からも明らかなように、DEV−３水
＝１：１となるように希釈された現像液ではレジストの
現像速度が数倍から１０倍程度大きいことがわかる。ま
た露光量（sec）は、現像時間（ここでは１分間）に対
し、レジスト寸法がマスク寸法と一致するような条件を
選択するようにすればよい。
（露光部）の現像速度とポリイミド膜のエッチング速度
を測定した結果を第２図に示す。図中、たて軸は現像速
度およびエッチング速度、横軸は現像液DEV−３に対し
て加える水の割合を示す。レジストとしてはOFPR800を
２μ塗布したものを用い、夫々３sec５sec９sec露光し
たものを用いる。曲線ａは３sec露光した場合の現像速
度曲線を示し、曲線ｂおよびｃも夫々５sec、９sec露光
した場合の現像速度曲線を示す。また、曲線ＰＩはポリ
イミド膜ＰＩ−2550を膜厚２μとなるように塗布し、１
４０℃で３０分加熱したもの）のエッチング速度曲線を
示す。これらの比較からも明らかなように、DEV−３水
＝１：１となるように希釈された現像液ではレジストの
現像速度が数倍から１０倍程度大きいことがわかる。ま
た露光量（sec）は、現像時間（ここでは１分間）に対
し、レジスト寸法がマスク寸法と一致するような条件を
選択するようにすればよい。
更に、現像液の組成比（希釈度）を変化させ、レジスト
（露光部）の現像速度とポリイミド膜のエッチング速度
を測定した結果を第３図に示す。図中、たて軸は、ポリ
イミドについてはエッチング速度（Å／sec）および２
μの膜厚のポリイミド膜のエッチングに要する時間（分
／２μ）、レジストについては寸法変化速度（Å／se
c）、４分後の寸法変化量（μ／４分）を示し、横軸
は、DEV−３を１としたとき加える水の割合を示す。な
おポリイミドおよびレジストは前記の例で説明した試料
と同様にして形成したものを用いる。また、同様に、曲
線ａ，ｂ，ｃは露光時間を夫々３sec，５sec，９secと
したもの、曲線ＰＩはポリイミドについての測定結果を
示すものである。この図から明らかなように、現像液に
対して加える水の割合が２．５を越えると、レジストの
現像速度は大幅に低下し、寸法変化速度も小さくなる一
方、ポリイミドのエッチング速度は、現像液（エッチン
グ液）の希釈度には強くは依存しない。従って、この範
囲の現像液によればレジストの寸法変化を抑制しつつ、
ポリイミドをエッチングし、寸法精度の良好なポリイミ
ドパターンを得ることが可能となる。
（露光部）の現像速度とポリイミド膜のエッチング速度
を測定した結果を第３図に示す。図中、たて軸は、ポリ
イミドについてはエッチング速度（Å／sec）および２
μの膜厚のポリイミド膜のエッチングに要する時間（分
／２μ）、レジストについては寸法変化速度（Å／se
c）、４分後の寸法変化量（μ／４分）を示し、横軸
は、DEV−３を１としたとき加える水の割合を示す。な
おポリイミドおよびレジストは前記の例で説明した試料
と同様にして形成したものを用いる。また、同様に、曲
線ａ，ｂ，ｃは露光時間を夫々３sec，５sec，９secと
したもの、曲線ＰＩはポリイミドについての測定結果を
示すものである。この図から明らかなように、現像液に
対して加える水の割合が２．５を越えると、レジストの
現像速度は大幅に低下し、寸法変化速度も小さくなる一
方、ポリイミドのエッチング速度は、現像液（エッチン
グ液）の希釈度には強くは依存しない。従って、この範
囲の現像液によればレジストの寸法変化を抑制しつつ、
ポリイミドをエッチングし、寸法精度の良好なポリイミ
ドパターンを得ることが可能となる。
なお、レジストおよび現像液については、必ずしも、実
施例で用いたOFPR-800およびDEV−３に限定されること
なく、適宜選択可能であり、夫々レジストに応じた現像
液を選択し、現像液の濃度を２段階に分け、主としてレ
ジスト現像のための前段の工程に比べ、主としてポリイ
ミドのエッチングのための後段の工程では、該現像液の
濃度を適宜低くし、レジストの現像速度とポリイミドの
エッチング速度に選択比をもたせるようにすればよい。
施例で用いたOFPR-800およびDEV−３に限定されること
なく、適宜選択可能であり、夫々レジストに応じた現像
液を選択し、現像液の濃度を２段階に分け、主としてレ
ジスト現像のための前段の工程に比べ、主としてポリイ
ミドのエッチングのための後段の工程では、該現像液の
濃度を適宜低くし、レジストの現像速度とポリイミドの
エッチング速度に選択比をもたせるようにすればよい。
また、本発明では、ポリイミド膜は、完全にイミド化さ
れることなく、Ｂステージと呼ばれている半イミド化段
階でパターニングし、その後、完全にイミド化させるよ
うにする。
れることなく、Ｂステージと呼ばれている半イミド化段
階でパターニングし、その後、完全にイミド化させるよ
うにする。
更に、この工程は、自動現像装置を用いた場合には使用
する溶液を途中で切り換えるのみでよく同一の現像装置
で、より作業性良く行なわれ得る。
する溶液を途中で切り換えるのみでよく同一の現像装置
で、より作業性良く行なわれ得る。
以上、説明してきたように、本発明によれば、ポリイミ
ド製のパターン形成に際し、レジストパターンの現像工
程とポリイミド膜のエッチング工程とを、同一の現像液
を用い、濃度を２段階に分け、後段では前段よりも濃度
を低くするようにしているため、後段では、レジストの
寸法変化を抑制しつつポリイミド膜のエッチングが行な
われ、寸法精度の良好なパターンが再現性良く形成され
製造工数も低減される。
ド製のパターン形成に際し、レジストパターンの現像工
程とポリイミド膜のエッチング工程とを、同一の現像液
を用い、濃度を２段階に分け、後段では前段よりも濃度
を低くするようにしているため、後段では、レジストの
寸法変化を抑制しつつポリイミド膜のエッチングが行な
われ、寸法精度の良好なパターンが再現性良く形成され
製造工数も低減される。
第１図(a)乃至(d)は、本発明実施例のポリイミドパター
ンの形成工程を示す図、第２図および第３図は現像液の
組成比（希釈度）と、レジストおよびポリイミドの現像
およびエッチング速度との関係を示し、第３図は第２図
の場合よりも更に現像液を希釈した場合を示すものであ
る。 １……セラミック基板、２……ポリイミド膜、３……ポ
ジ型フォトレジスト、４……フォトマスク、Ｉ……パタ
ーン像。
ンの形成工程を示す図、第２図および第３図は現像液の
組成比（希釈度）と、レジストおよびポリイミドの現像
およびエッチング速度との関係を示し、第３図は第２図
の場合よりも更に現像液を希釈した場合を示すものであ
る。 １……セラミック基板、２……ポリイミド膜、３……ポ
ジ型フォトレジスト、４……フォトマスク、Ｉ……パタ
ーン像。
Claims (1)
- 【請求項１】層間絶縁膜としてポリイミド膜を用いた多
層配線基板の製造方法において、基板表面に形成された
ポリイミド膜上にポジ型のレジストを塗布し、露光した
後、該レジストのパターン現像工程、ポリイミド膜のエ
ッチング工程を経てポリイミド膜パターンを形成するに
際し、 該レジストの現像工程とポリイミド膜のエッチング工程
が、濃度の異なる同一の現像液を用いた２段階の工程で
行われ、後段の工程では前段の工程で用いた現像液より
も低濃度の現像液を用いるようにしたことを特徴とする
多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24985284A JPH0620064B2 (ja) | 1984-11-27 | 1984-11-27 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24985284A JPH0620064B2 (ja) | 1984-11-27 | 1984-11-27 | 多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61128531A JPS61128531A (ja) | 1986-06-16 |
| JPH0620064B2 true JPH0620064B2 (ja) | 1994-03-16 |
Family
ID=17199143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24985284A Expired - Lifetime JPH0620064B2 (ja) | 1984-11-27 | 1984-11-27 | 多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620064B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4942492B2 (ja) * | 2007-01-23 | 2012-05-30 | 中国電力株式会社 | 燃焼灰等の灰輸送管詰り防止装置 |
-
1984
- 1984-11-27 JP JP24985284A patent/JPH0620064B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61128531A (ja) | 1986-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2919004B2 (ja) | パターン形成方法 | |
| JPH06326222A (ja) | 光学的画像形成可能材料、フォトレジスト材料等に高い高アスペクト比のｖｉａ及び溝を形成する方法 | |
| US5017459A (en) | Lift-off process | |
| JPH0729846A (ja) | 半導体装置の電極形成方法 | |
| JPS6211068B2 (ja) | ||
| JPH0620064B2 (ja) | 多層配線基板の製造方法 | |
| JPH0513372B2 (ja) | ||
| JPS62138843A (ja) | 複合レジスト構造体 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPH03203390A (ja) | プリント基板の製造方法 | |
| JPH0319540B2 (ja) | ||
| US5891749A (en) | Process for forming photoresist pattern in semiconductor device | |
| JPH01105538A (ja) | フォトレジストパターン形成方法 | |
| JPS61231182A (ja) | エツチング方法 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JP3149601B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0272361A (ja) | 二層構造電子線レジスト | |
| JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
| JPS62125630A (ja) | パタ−ン形成方法 | |
| JPH03188447A (ja) | レジストパターンの形成方法 | |
| JPH01297648A (ja) | 半導体装置の製造方法 | |
| JPS6247125A (ja) | 半導体装置の製造方法 | |
| JPS5852639A (ja) | レジストパタ−ン形成方法 | |
| JPH01128528A (ja) | 配線パターンの形成方法 |