JPH06197026A - データ消失訂正方法とその回路 - Google Patents

Abstract

(57)【要約】 【目的】 リード・ソロモン符号を用いたデータ消失訂
正を、簡単な回路構成で正確に迅速に行う。 【構成】 データ消訂正回路は、ユークリッド互助法に
基づく割り算を行う１つの割り算ユニットＤＩＶと、４
ｔ（ｔは誤り訂正可能なシンボル数、２ｔはパリティシ
ンボル数）個の演算ユニットＰＥおよび（８ｔ＋２）個
の並列に設けられたレジスタＡ、Ｂを有する乗算ユニッ
トＭＬＴを有する。この回路において、第１段階として
エラーフラグから消失位置Ｕを算出し、受信コードから
シンドロームＳを算出した後、第２段階としてε（εは
消失シンボル数）ステップ内に消失位置多項式ｕと修正
シンドロームＴを同時的に算出し、第３段階として（２
ｔ−ε）ステップ内に誤り評価多項式ω、誤り位置多項
式σとその修正誤り位置多項式σを算出し、第４段階と
してこれらの積多項式Ｕ・Ｘを算出し、第５段階として
エラー位置を算出する。つまり、このデータ消失訂正回
路においては、２ステップ的に総合的な誤り位置多項式
と誤り評価多項式を算出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ消失訂正方法とそ
の回路に関するものであり、特に、リードソロモン符号
などを用いて符号化したデータのデータ消失訂正方法と
そのデータ消失訂正回路に関する。

【０００２】

【従来の技術】誤り訂正技術は各種ディジタルシステム
のデータ信頼性向上の重要な要素技術であり種々の誤り
訂正符号が提案されている。その中でＢＣＨ符号は実用
上極めて重要な符号であり、主に衛星通信・磁気記録・
光磁気記録等の分野で使用されている。

【０００３】ＢＣＨ符号の中でもリードソロモン（ Ree
d-Solomon ）符号に代表される非二元ＢＣＨ符号を用い
ると、復号化する際に誤りの位置が既知の場合には、よ
り多くの誤りを訂正することが可能であることが知られ
ている。これを消失訂正と呼ぶ。これらの符号を用いて
通常の誤り訂正を行うような復号化システムをＬＳＩ等
で装置化する場合には、復号化におけるシンドローム多
項式から誤り位置多項式を求める手法がもっとも重要に
なる。この解法としてユークリッドの互除法の過程を用
いる手法が有力であり、具体的な構成方法が、たとえ
ば、（１）Howard M. Shao et.al. "A VLSI Design of
a Pipeline Reed-Solomon Decoder" IEEE Trans. on Co
mputers Vol.C-34 May 1985 、（２）本願発明者による
特開平３−１９５２１６号公報、本願発明者による特開
平３−１９５２１７号公報、本願発明者による特願平３
−２５４１８３号などに記載されている。

【０００４】

【発明が解決しようとする課題】しかし、消失訂正を行
なう場合には通常訂正の場合と比べて演算量自体は変わ
らないが、演算過程が複雑になり演算途中で記憶すべき
数値が多くなるため回路構成が難しくなる。過去に消失
訂正回路の構成法が論じられており（たとえば、「岩村
・今井・土肥 "シストリックアレーによる小型回路構成
法とそのリードソロモン符号化・復号器への応用"信学
誌 A Vol. J72-A No.3 pp.577-584 1989年 3月」）、消
失訂正を用いた光ディスク用 LSI開発も行なわれている
が（たとえば、「吉田・山岸・井上・石田・田中 "光デ
ィスク用誤り訂正 LSI" 信学誌 A Vol. J73-A No.2 pp.
261-268 1990年 2月」）、処理速度・回路規模等の点で
課題を残している。なお、これらの詳細を具体的に後述
する。

【０００５】本発明はかかる状況に鑑み、消失訂正の復
号化器を構成する際に問題となるこれら多項式の計算過
程を単純化して、演算途中で保持すべき多項式係数が不
要となるような演算方法を提供する。また、この演算方
法を実現するシステムとその演算器の構成を提供するこ
とを目的とする。

【０００６】ところで、誤り訂正復号器の用途として
は、異なるパリティシンボル数・符号長の複数の符号を
一つの復号器で訂正を実行する必要があることが多い。
しかし、通常の誤り訂正符号を用いたシステムでは符号
化器の構成上の都合から、各符号シンボルが逆転された
順に入力される。従って消失訂正を行う場合には、逆順
に入力するシンボルに付加された消失フラグ等の付加情
報から正順に数えた消失位置を求める方法が課題とな
る。そこで本発明はさらに、異なるパリティシンボル数
・符号長の複数の符号を１つの複号器で訂正可能なデー
タ消失訂正方法と、この方法を実施する簡単な回路構成
の回路を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記問題を解決する本発
明のデータ消失訂正方法は、所定の符号化方式によって
符号化された符号を用いてデータの消失データの訂正を
行うデータ消失訂正方法であって、符号全体の誤りを消
失位置及びその消失位置の消失パターン、ならびに、消
失シンボル以外の誤り位置およびその誤り位置の消失パ
ターンで表すとき、受信信号ｒとパリテイ検査行列Ｈと
の積として、（２ｔ−１）次のシンドローム多項式Ｓ
（Ｘ）およびその係数Ｓｉを計算するステツプと、少な
くともエラーフラグにより既知である消失位置Ｕi およ
び上記シンドローム多項式の係数Ｓi とにより、消失位
置多項式ｕ（Ｘ）の係数ｕi および修正シンドローム多
項式Ｔ（Ｘ）の係数Ｔi を同時に計算するステツプと、
上記消失位置多項式ｕ（Ｘ）の係数ｕi および上記修正
シンドローム多項式Ｔ（Ｘ）の係数Ｔi とより、誤り位
置多項式σ（Ｘ）と消失位置多項式ｕ（Ｘ）との積多項
式の係数σｉを導出するステツプと、上記積多項式と上
記シンドローム多項式Ｓ（Ｘ）とより求まる総合的な誤
り位置多項式ω（Ｘ）と上記積多項式とより、受信信号
を訂正するステツプとを有する。

【０００８】また、本発明のデータ消失訂正回路は、所
定の符号化方式で符号化されたデータの消失訂正を行う
データ消失訂正回路であって、１つの割り算ユニット
と、該割り算ユニットに作動的に接続される複数の演算
ユニットとを有し、消失位置の記憶領域として複数のレ
ジスタを持ち、この中に格納された消失位置を１ステッ
プに１個づつシフトすることにより、（乗算係数とな
る）消失位置を第１の切替器Ｓを経由して各演算ユニッ
トに供給することを特徴とする。

【０００９】上記符号化方式は、好適には、二元ＢＣＨ
符号であり、特に好ましくは、リードソロモン符号であ
る。

【００１０】本発明はさらにパリティシンボル数・符号
長が異なる複数の符号を１つの符号で訂正可能とするた
め、逆順に入力する符号をそのまま数えることにより得
られる逆順消失位置と、全ての符号語が入力された際に
得られる情報との割り算により正順の消失位置を得る方
法を提供する。

【００１１】本発明はまた、ユークリッド互除法におけ
る割り算を消失訂正に必要な多項式演算を行う際に使用
されていない割算器を利用して実行することにより、実
質的な回路規模の増大無しに可変符号長の複号が可能な
復号器を提供する。

【００１２】

【作用】本発明における構成法は、４ｔ個の演算器と
（８ｔ＋２）個の記憶素子（レジスタ）を用いて全部で
わずか２ｔステップ的な演算で総合的な誤り位置多項式
と誤り評価多項式を得ることができる。したがって、回
路規模の単純化（削減）・高速動作が可能になる。

【００１３】パリティシンボル数・符号長が異なる複数
の符号を１つの符号でデータ消失訂正可能とすることは
実用上便利である。パリティシンボル数・符号長が固定
の場合は、通常、符号長が判っているから、ＬＳＢ（Le
ast Significant Bit)からＭＳＢ（Most Significant B
it) に向けてデータ消失訂正を行うことが喪失訂正を行
い易く回路構成も簡単になる。しかしながら、符号長が
異なる複数の符号を１つの符号器で消失訂正を行う場
合、符号長が不明であるから、到来する（入力される）
データをＭＳＢからＬＳＢに向けて消失訂正を行うよう
になる。

【００１４】

【実施例】本発明の好適な実施例を詳述する前に、デー
タ消失訂正方法についての基本的事項、および、背景技
術を述べる。 １．１ 消失訂正の説明 消失訂正について述べる。たとえば、リードソロモン符
号のような非二元ＢＣＨ符号を用いた場合には、付加す
る冗長度、即ち、パリティシンボル数を２ｔ（ｔは正の
整数 )とした場合に、ｔシンボルの誤り訂正が可能であ
る事が知られている。この２ｔ個のパリティシンボルが
付加された場合において、何らかの情報から一部又は全
部の誤りシンボルの位置が予め判明している場合が想定
される。実は、このような場合にはｔシンボル以上の誤
りが訂正できることが知られており、消失訂正と呼ばれ
ている。

【００１５】１．２ 消失訂正の原理の説明 次に消失訂正の原理について説明する。ガロア体ＧＦ
（２^m ）上で定義される有限体を用いて２ｔ個のパリテ
ィシンボルが付加された符号長ｎのリードソロモン符号
を例として消失訂正を考える。この場合、通常の誤り訂
正では、ｔシンボル誤り訂正が可能である。誤り位置お
よび消失位置を、符号の先頭を０番目と数えてｊ番目に
あるときにα^j で表すとする。符号全体にε個の消失シ
ンボルが存在し、消失位置以外にν個の誤りシンボルが
存在すると仮定する。尚、消失位置はフラグ等の情報で
指示されるものとする。符号全体の誤りは、消失位置Ｕ
_i ( ０≦ｉ≦ε）およびその消失位置の消失パターンＶ
_i ( ０≦ｉ≦ε）と、消失シンボル以外の誤り位置Ｘ_i
( ０≦ｉ≦ν）およびその誤り位置の消失パターンＹ_i
( ０≦ｉ≦ν）で記述できる。つまり、全部でε組の
（Ｕ_i,Ｖ_i ）とν組の（Ｘ_i,Ｙ_i ）とで記述されること
になる。この時、εとνとの間に式 (1)が成立する時に
は全ての消失シンボルと消失以外の誤りシンボルを訂正
することができる（たとえば、「吉田・山岸・井上・石
田・田中 "光ディスク用誤り訂正 LSI" 信学誌 A Vol.
J73-A No.2 pp.261-268 1990年 2月」）。

【００１６】

【数１】

【００１７】尚、ε＝０となる消失シンボルが無い場合
には通常訂正と同じになるから、ここではε＞０の場合
を想定する。

【００１８】式 (1)から、予めε個の消失位置がエラー
フラグなどにより既知の場合には、消失以外の誤りシン
ボルは最大で、下記式で表される個数まで訂正できるこ
とになる。

【００１９】

【数２】

【００２０】従って、消失訂正の場合消失シンボルと消
失以外の誤りシンボルが合計で

【００２１】

【数３】

【００２２】個まで訂正できることになる。

【００２３】次に、消失位置Ｕ_i ( １≦ｉ≦ε）を用い
て、消失位置多項式と呼ばれる多項式ｕ（Ｘ）を定義す
る。消失位置多項式ｕ（Ｘ）は、消失位置Ｕ_i を用いて
Ｘ＝Ｕ_i ^-1( １≦ｉ≦ε）で０になるε次の多項式とし
て式 (2)で定義される。

【００２４】

【数４】

【００２５】ｕ（Ｘ）の係数をｕ_i ( ０≦ｉ≦ε）とし
て式 (3)のように表す。

【数５】

【００２６】消失位置多項式ｕ（Ｘ）と同様に、消失シ
ンボル以外の誤り位置Ｘ_i ( １≦ｉ≦ν）を用いて、誤
り位置多項式と呼ばれる多項式σ（Ｘ）を定義する。誤
り位置多項式σ（Ｘ）は、誤り位置Ｘ_i を用いてＸ＝Ｘ
_i ^-1( １≦ｉ≦ν）で０になるν次の多項式として式
(4)で定義される。

【００２７】

【数６】

【００２８】誤り位置多項式σ（Ｘ）の係数をσ_i ( ０
≦ｉ≦ν）として式 (5) のように表す。

【００２９】

【数７】

【００３０】一方、受信信号ｒとパリティ検査行列Ｈと
の積として２ｔ個の要素を持つベクトルが得られる。こ
のベクトルの各要素をＳ_j ( １≦ｊ≦２ｔ）で表し、シ
ンドロームと呼ぶ。シンドロームＳ_j は式 (6)で与えら
れる。

【００３１】

【数８】

【００３２】受信信号ｒを送信信号ｐと誤り信号ｅとの
和として式 (8)の様に表す。

【００３３】

【数９】

【００３４】送信信号ｐとパリティ検査行列Ｈとの積は
０であるから、下記式で表される。

【００３５】

【数１０】

【００３６】誤り信号ｅは消失シンボル（Ｕ_i ，Ｖ_i ）
( １≦ｉ≦ε）及び誤りシンボル（Ｘ_i ，Ｙ_i ）( １≦
ｉ≦ν）に対応する位置のみ値を持つベクトルであるか
らシンドロームＳ_j はこれらを用いて式 (10) で表され
る。

【００３７】

【数１１】

【００３８】次に、２ｔ個のシンドロームＳ_j を係数に
持つ（２ｔ−１）多項式としてシンドローム多項式Ｓ
（Ｘ）を定義する。

【００３９】

【数１２】

【００４０】式 (10) を式 (11) に代入すると次式が得
られる。

【００４１】

【数１３】

【００４２】このシンドローム多項式Ｓ（Ｘ）と消失位
置多項式ｕ（Ｘ）との積多項式のＸ^2tに対する剰余とな
る（２ｔ−１）次の多項式を修正シンドローム多項式Ｔ
（Ｘ）として定義する。修正シンドローム多項式Ｔ
（Ｘ）の０次から（２ｔ−１）次迄の係数を修正シンド
ローム多項式と呼びＴ_1,Ｔ_2,…，Ｔ_2tと書くことにす
る。

【００４３】

【数１４】

【００４４】消失位置多項式ｕ（Ｘ）とシンドローム多
項式Ｓ（Ｘ）の係数は各々式 (3)と式 (11) で表される
から、修正シンドローム多項式Ｔ（Ｘ）の係数は式 (1
5) で表される。

【００４５】

【数１５】

【００４６】式 (15) を式 (10) に代入して

【００４７】

【数１６】

【００４８】ここで、消失位置多項式ｕ（Ｘ）はＵ_i ^-1
( １≦ｉ≦ε）を根とする多項式であるから、式 (3)に
おいてＸ＝Ｕ_i ^-1( １≦ｉ≦ε）を代入すると０にな
る。

【００４９】

【数１７】

【００５０】式 (17) を式 (16) に代入すると第２項が
０になり次式を得る。

【００５１】

【数１８】

【００５２】式 (18) の第２項は消失位置多項式ｕ
（Ｘ）にＸ＝Ｘ_i ^-1を代入したものにほかならない。従
って、式 (19) を得る。

【００５３】

【数１９】

【００５４】更に、

【００５５】

【数２０】

【００５６】とおくと、式 (19) から式 (21) を得る。

【００５７】

【数２１】

【００５８】従って、修正シンドローム多項式Ｔ（Ｘ）
は次式で表される。

【００５９】

【数２２】

【００６０】ここで修正シンドロームＴ_i を通常のシン
ドロームＳ_i と考えて式 (20) で定義したＥ_i を誤りパ
ターンＹ_i と見なすと、消失訂正の場合においても修正
シンドロームをシンドロームの代わりに用いれば通常訂
正の場合と全く同様に扱えることを式 (21) は示してい
る。

【００６１】従って、修正シンドロームＴ_i を係数に持
つ修正シンドローム多項式Ｔ（Ｘ）とＸ^2tのユークリッ
ド互除法により誤り位置多項式σ（Ｘ）を求めることが
可能になる。通常訂正の場合と同様に、誤り位置多項式
σ（Ｘ）と修正シンドローム多項式Ｔ（Ｘ）との積のＸ
^2tに対する剰余として誤り評価多項式ω（Ｘ）を式 (2
3) で定義する。

【００６２】

【数２３】

【００６３】式 (23) に式 (2) 及び式 (22) を代入す
る。

【００６４】

【数２４】

【００６５】ここで、第２項は明らかに次数が２ｔ以上
の多項式であるから、必要なのは第１項のみになる。

【００６６】

【数２５】

【００６７】誤り評価多項式ω（Ｘ）が求められると、
通常訂正の場合と同様に誤りパターンを Forney のアル
ゴリズムにより求めることができる。先ず、式 (4)から
σ（Ｘ）の一階微分σ′（Ｘ）を求めると次式が得られ
る。

【００６８】

【数２６】

【００６９】式 (26) にＸ＝Ｘ_j ^-1を代入すると式 (2
7) を得る。

【００７０】

【数２７】

【００７１】一方、式 (25) のω（Ｘ）にＸ＝Ｘ_j ^-1
を代入すると式 (28) が得られる。

【００７２】

【数２８】

【００７３】式 (27) と式 (28) から式 (29) が得られ
る。

【００７４】

【数２９】

【００７５】誤りパターンＥ_j は式 (20) で定義されて
いるから、式 (29) は次のように書き換えることができ
る。

【００７６】

【数３０】

【００７７】従って、誤りパターンＹ_j は次のように求
められる。

【００７８】

【数３１】

【００７９】ここで、全ての誤り位置Ｘ_i ( １≦ｉ≦
ν）が既知になっていると考えればσ（Ｘ）とｕ（Ｘ）
を入れ替えても全く同様の議論が成立する。従って、消
失パターンも誤りパターンと同様に次式で求めることが
できる。

【００８０】

【数３２】

【００８１】１．３ 消失訂正の手順 消失訂正の過程を順に説明する。前節で述べた消失訂正
の原理から次に示すアルゴリズムで消失訂正を行うこと
ができる。 〔消失訂正アルゴリズム〕ステップ１：シンドロームの
計算 受信信号ｒとパリティ検査行列Ｈとの積として２ｔ個の
シンドロームＳ_j ( １≦ｊ≦２ｔ）を求める。

【００８２】

【数３３】

【００８３】求められたシンドロームＳ_j を係数に持つ
（２ｔ−１）次の多項式をシンドローム多項式Ｓ（Ｘ）
と呼び、次式で定義する。

【００８４】

【数３４】

【００８５】ステップ２：消失位置多項式の係数計算 エラーフラグ等の情報により既知のε個の消失位置Ｕ_i
( １≦ｉ≦ε）からε次の消失位置多項式ｕ（Ｘ）を定
義し、その係数Ｕ_i ( ０≦ｉ≦ε）を求める。

【００８６】

【数３５】

【００８７】ステップ３：修正シンドローム多項式の係
数計算 消失位置多項式ｕ（Ｘ）とシンドローム多項式Ｓ（Ｘ）
の積のＸ^2tに対する剰余として修正シンドローム多項式
Ｔ（Ｘ）を求める。

【００８８】

【数３６】

【００８９】修正シンドローム多項式Ｔ（Ｘ）の０次か
ら（２ｔ−１）次迄の係数Ｔ_i ( １≦ｉ≦２ｔ）は次式
で得られる。

【００９０】

【数３７】

【００９１】ステップ４：誤り位置多項式の導出 修正シンドローム多項式Ｔ（Ｘ）から誤り位置多項式σ
（Ｘ）及び誤り評価多項式ω（Ｘ）を求める。この過程
を実現する様々な手法が提案されているが、ユークリッ
ド互除法による解法が最も有力である。詳細については
後述する。

【００９２】ステップ５：誤り位置の検出 誤り位置多項式σ（Ｘ）の解である誤り位置Ｘ_i を全数
探査により探す。ステップ４で得られた誤り位置多項式
σ（Ｘ）の係数を用いて、σ（Ｘ）に有限体ＧＦ
（２^m ）に含まれる全ての要素αⁱ ( ０≦ｉ≦ｎ−１）
を代入してσ（Ｘ^-1）＝０となる位置が誤り位置Ｘ_i (
１≦ｉ≦ν）であることが判る。通常、この代入過程は
Chien search と呼ばれる手法を用いて行われる。

【００９３】ステップ６：誤りパターン・消失パターン
の計算 誤り位置多項式σ（Ｘ）、誤り評価多項式ω（Ｘ）及び
全ての誤り位置Ｘ_i (１≦ｉ≦ν）が求められると、誤
りパターンＹ_i ( １≦ｉ≦ν）及びＶ_i ( １≦ｉ≦ε）
は次式で求められる ( Forney algorithm ) 。

【００９４】

【数３８】

【００９５】

【数３９】

【００９６】ステップ７：訂正の実行 求められた誤り位置とパターン（Ｘ_i,Ｙ_i ）( １≦ｉ≦
ν）及び消失位置とパターン（Ｕ_i,Ｖ_i ）( １≦ｉ≦
ε）を用いて受信信号に対して訂正を行う。以上で、
「消失訂正アルゴリズム」の処理が終了する。

【００９７】１．４ 誤り位置多項式導出方法 ここでは、前節で述べた消失訂正の手順で問題となるス
テップ４の修正シンドローム多項式Ｔ（Ｘ）から誤り位
置多項式σ（Ｘ）及び誤り評価多項式ω（Ｘ）を求める
過程について説明する。消失訂正における誤り位置多項
式の導出過程は、通常訂正における誤り位置多項式の導
出過程と停止条件以外は同一である。通常の誤り訂正に
おける誤り位置多項式の導出過程については、すでに本
願発明者が提案している（たとえば、特願平３−２５４
１８３号）。一般にユークリッドの互除法とは２つの多
項式の最大公約多項式 ( GreatestCommon Devisor、以
下 GCD )を求めるアルゴリズムとして知られている。こ
の演算過程を用いて修正シンドローム多項式Ｔ（Ｘ）か
ら誤り位置多項式σ（Ｘ）を求めることができる。

【００９８】〔ユークリッド互除法を用いた解法〕今、
ｒ_-1（Ｘ）＝Ｘ^2t，ｒ₀ （Ｘ）＝Ｔ（Ｘ）とおく。ま
た、多項式ｆ（ｘ）の次数をdeg(ｆ（ｘ））と表すとす
る。Ｔ（Ｘ）次数は（２ｔ−１）次であるから、deg(ｒ
₀ （Ｘ））＜deg(ｒ_-1（Ｘ））である。このｒ
_-1（Ｘ）, ｒ₀ ( Ｘ）を用いて多項式ｑ_i ( Ｘ）を商と
する割算を繰り返し行なってゆく。これはユークリッド
の互除法と同じ演算である。この演算を繰り返すと順に
次式が得られる。

【００９９】

【数４０】

【０１００】但し、通常の GCDを求める演算では多項式
が割り切れるまで演算を続けるのに対して、誤り位置多
項式を求める過程では次式の条件を満たしたら停止す
る。

【０１０１】

【数４１】

【０１０２】この時に、ｒ_j （Ｘ）は、割算の過程で得
られたｒ₁(Ｘ），ｒ₂(Ｘ），…，ｒ_j-1(Ｘ）の式に下か
ら順次代入計算することにより、最初に定義されたｒ_-1
( Ｘ）＝Ｘ^2t, ｒ₀(Ｘ）＝Ｔ（Ｘ）を用いて次式のよう
に表現することが出来る。

【０１０３】

【数４２】

【０１０４】この時に得られるｒ_j ( Ｘ）, Ａ（Ｘ）が
各々ω（Ｘ），σ（Ｘ）になる。以上で、「ユークリッ
ド互除法を用いた解法」の説明を終了する。

【０１０５】この手順を効率良くハードウェアやソフト
ウェア等で具体的に実現するためには、割り算を如何に
効率良く実行してｑ_j ( Ｘ），ｒ_j ( Ｘ）を求めるかが
問題となる。それと共に、得られたｒ₁(Ｘ），ｒ
₂(Ｘ），…，ｒ_j ( Ｘ）_, から、逆順代入計算してσ
（Ｘ）を求める手順を如何に効率良く実現するかも大き
な課題である。また、ユークリッドの互除法の過程では
１回の割り算の結果として剰余多項式の次数が２次以上
低下する場合があることに注意する必要がある。ユーク
リッド互除法を実現するハードウェアやソフトウェア等
ではこのような場合にも破綻無く動作する構成でなくて
はならない。

【０１０６】通常訂正におけるユークリッド互除法に関
する事項は、本願発明者が、種々提案している（たとえ
ば、特開平３−１９５，２１６号公報、特開平３−１９
５，２１７号公報、特願平３−２５４，１８３号な
ど）。これらの提案と同様に、実は上述したユークリッ
ド互除法を用いた解法は、次数が１次づつ減少してゆく
解法に書き直すことにより、次に示す系統的なアルゴリ
ズムを用いて実現できる。これは、文献：「Howard M.
Shao et.al. "A VLSIDesign of a Pipeline Reed-Solom
on Decoder" IEEE Trans. on Computers Vol.C-34 May
1985 」に提示されているアルゴリズムを本願発明者が
改訂したものである。

【０１０７】〔改訂版ユークリッド互除法〕初期設定

【０１０８】

【数４３】

【０１０９】繰り返し演算 第ｉ回目の繰り返しにおいてＲ_i-1(Ｘ），Ｑ_i-1(Ｘ）の
最上位係数を各々ａ_i-1 ，ｂ_i-1 としてｌ_i-1 を次式で
定義する。

【０１１０】

【数４４】

【０１１１】（１）ｌ_i-1 ≧０の場合（ノーマルモー
ド）

【０１１２】

【数４５】

【０１１３】（２）ｌ_i-1 ＜０，ａ_i-1 ≠０の場合（ク
ロスモード）

【０１１４】

【数４６】

【０１１５】（３）ｌ_i-1 ＜０，ａ_i-1 ＝０の場合（シ
フトモード）

【０１１６】

【数４７】

【０１１７】結果 ｉ＝（２ｔ−ε）回の繰り返し演算でσ（Ｘ），ω
（Ｘ）が次式のように得られる。

【０１１８】

【数４８】

【０１１９】以上で、「改訂版ユークリッド互除法」の
説明を終了する。

【０１２０】このアルゴリズムにおける停止条件は、演
算ステップを必ず（２ｔ−ε）回行うように設定されて
いることに注意されたい。消失シンボルの数εと消失以
外の誤りシンボルの数νが訂正可能な条件（２ν＋ε）
≦２ｔ（ν，ε≧０）を満たしている場合には、この
（２ｔ−ε）回の繰り返し演算の結果正しい誤り位置多
項式と誤り評価多項式の係数が得られる。最終的に得ら
れるｄＲ_(2t-ε₎ はω（Ｘ）の次数を示しσ（Ｘ）の次
数は〔ｄＲ_(2t-ε₎ −ε＋１〕次となる。ｄＲ_(2t-ε₎
は最終的にはｄＲ_(2t-ε₎ （Ｘ）つまりω（Ｘ）の次数
を表している。また、通常の演算が行われるノーマルモ
ード及びクロスモードの演算の場合にも、演算の途中過
程におけるｄＲ_i,ｄＱ_i は各々Ｒ_i ( Ｘ），Ｑ_i ( Ｘ）
の次数数を表しているが、Ｒ_i ( Ｘ）の最上位係数が０
になるシフトモードの時には次数を表さないことに注意
する必要がある。これは、ユークリッドの互除法の過程
で１回の割り算で剰余多項式の次数が２次以上低下する
場合でも、本アルゴリズムではｄＲ_i が１しか減らない
ことに起因する。

【０１２１】１．５ 消失訂正の例 ここでは、前節までで述べた消失訂正を誤り位置多項式
を求めるまで過程の中で最も重要なステップ２〜ステッ
プ４までの具体的な例を説明する。この例は、規約多項
式ｇ（Ｘ）＝Ｘ⁴ ＋Ｘ＋１を用いて定義される有限体Ｇ
Ｆ（２⁴)を用いて２ｔ＝４パリティが付加された符号を
用いている。通常訂正の場合には最大２シンボル誤り訂
正が可能であるが、消失訂正の場合には（ε＋２ν）≦
２ｔを満たす範囲で訂正が可能である。ここでは、ε＝
２，ν＝１の例を説明する。２個の消失位置は、

【０１２２】

【数４９】

【０１２３】今、シンドローム多項式Ｓ（Ｘ）が、

【０１２４】

【数５０】

【０１２５】と求められたとする。このシンドローム多
項式Ｓ（Ｘ）から改訂ユークリッドの互除法 (2)を用い
て誤り位置多項式σ（Ｘ）を導出すると次のようにな
る。ステップ２：消失位置多項式係数の計算 消失位置Ｕ_i から消失位置多項式ｕ（Ｘ）の係数を求め
る。

【０１２６】

【数５１】

【０１２７】ステップ３：修正シンドローム多項式の係
数計算 修正シンドローム多項式Ｔ（Ｘ）との係数を求める。

【０１２８】

【数５２】

【０１２９】ステップ４：誤り位置多項式の導出 ステップ３で求められたＴ（Ｘ）を用いて、Ｔ（Ｘ）と
Ｘ^2tとの間で改訂版ユークリッド互除法の演算を行う。
但し、剰余多項式ｒ_i ( Ｘ）の次数が

【０１３０】

【数５３】

【０１３１】如何になったら停止する。

【０１３２】

【数５４】

【０１３３】この結果、剰余多項式ｒ₁ ( Ｘ）の次数が
２次となったので停止する。この時σ（Ｘ），ω（Ｘ）
は、

【０１３４】

【数５５】

【０１３５】と書き直せることから次式のように得られ
る。

【０１３６】

【数５６】

【０１３７】

【数５７】

【０１３８】１．６ 従来のユークリッド互除アルゴリ
ズムのハードウェア化 Shaoらによりユークリッドの互除法のアルゴリズムをシ
ストリックアレイアーキテクチャを用いてハードウェア
で実現する例が文献：「Howard M. Shao et.al. "A VLS
I Design of a Pipeline Reed-Solomon Decoder" IEEE
Trans. on Computers Vol.C-34 May 1985 」に示されて
いる（構成方法Ａ）が、この構成方法では各演算ユニッ
トに２つの有限体乗算器が必要で、その上各演算ユニッ
ト毎に制御用回路が必要になる欠点がある。この改良方
法として、本願発明者は、特開平３−１９５２１６号公
報、特開平３−１９５２１７号公報に２つの方法（構成
方法Ｂ）を提案した。構成方法Ｂでは、構成方法Ａで示
されている演算ユニット中の２つの有限体乗算器を１つ
の有限体乗算器と１つの有限体割算器に置き換える。次
に、縦続接続されている複数の演算ユニット中の有限体
割算器を１つの有限体割算器で共有することにより回路
規模の削減を実現している。

【０１３９】更に、構成方法Ｂとは全く異なる構成で実
現する構成方法として、本願発明者は、制御用回路や付
加回路が構成中ただ１つで済む構成方法（構成方法Ｃ）
を提案した（たとえば、特願平３−２５４１８３号）。
構成方法Ｃは、従来の手法と異なり、割算をすべきデー
タが常に同じ場所から取り出せるため、割算器を共有す
るための回路やその制御回路が不要になる。更に、多項
式の次数から動作を判定する回路や制御回路がただ１つ
で実現されるため回路規模が削減される。ここで、改訂
ユークリッドの互除法の１回の繰り返し演算において、
１個の演算ユニットがただ１回の演算を行なう場合につ
いて考えてみる。つまり、時分割多重等の多重化を行な
って１個の演算ユニットで２回以上の演算を行なわせる
場合を除いて本質的に必要な演算ユニットの数を考え
る。すると、構成方法Ａ ,Ｂ ,Ｃでは、必要な乗算ユニ
ットの数は、各々、８ｔ，４ｔ，（４ｔ−１）個であ
る。ここでｔは訂正可能なシンボル数であり、２ｔはパ
リティシンボル数である。構成方法Ｂ ,Ｃは構成方法Ａ
に比べて演算ユニットの数が約半分で済んでいる。これ
は乗算器２つを用いる代わりに割算器１個と乗算器１個
を使用した構成に改め、各演算ユニットで必要な割算器
を共有してただ１つ使用することにより、各演算ユニッ
トに必要な乗算器を１つに減らしているためである。

【０１４０】しかし、改訂ユークリッドの互除法のアル
ゴリズム自体で必要な各ステップにおける全乗算回数は
常に２ｔ回以下であるのに対し、この３つの構成法は２
倍以上の演算ユニット数を必要としており極めて無駄な
構成であるといえる。また、各多項式係数を記憶するた
めの記憶用レジスタの個数についても本来必要な（４ｔ
＋３）個に比べて２倍以上の記憶領域を必要としてい
る。

【０１４１】そこで本願発明者は、改訂ユークリッド互
除法のアルゴリズムにおいてレジスタの格納方法と演算
器の構成方法に２つの画期的な工夫を施すことにより、
改訂ユークリッド互除法における１回の繰り返し当たり
最小の演算回数２ｔより１つ多いだけの（２ｔ＋１）個
の演算ユニット数で、かつ、最小の記憶領域である（４
ｔ＋３）個のレジスタ数でアルゴリズムを実現する構成
方法（構成法Ｄ）をさらに提案した。この構成方法Ｄに
より、従来提案されている構成方法Ａ ,Ｂ ,Ｃより遥か
に少ない演算ユニット数によりユークリッドの互除アル
ゴリズムが実現できる事になった。

【０１４２】しかし、最も高速処理が要求される連続的
に入力するデータに対する処理を行う場合においても、
シンドロームから誤り位置多項式を求めるプロセスは、
１符号長のデータが入力する時間中に処理を行えば良い
ことになる。通常、符号長ｎは、２ｔに対して十分に大
きい。従って、符号長ｎが十分に長い仕様の誤り訂正シ
ステムに対して構成方法Ｄの回路をそのまま使用する
と、（ｎ−２ｔ）クロックサイクルの間は、ユークリッ
ドの互除法を行う回路が遊んでしまうことになり冗長な
回路構成になる。また、連続的に入力しないデータに対
する処理に対しては、ある定められた時間内に終了すれ
ば良いにも拘らず、構成方法Ｄのような回路構成で２ｔ
クロックサイクルで答を得る必要がなく極めて無駄であ
る。

【０１４３】本願発明者は、更にこれを解決する構成方
法を提案した（構成方法Ｅ）。構成方法Ｅでは改訂ユー
クリッド互除法の構成方法Ｄで実現した場合に必要な１
ステップ当たり（２ｔ＋１）回の演算を演算ユニット時
分割多重化して使用することにより、（２ｔ＋１）個よ
り少ない演算ユニット数で構成する方法を与えている。
構成方法Ｅを用いることにより、１ステップ当たりの演
算回数が（２ｔ＋１）回のままで、構成する誤り訂正シ
ステムが要求する速度・スループット等の仕様に応じて
自由に多重度を設定することが可能になる。従って、設
計仕様を満たし、かつ、演算ユニット数が最小の回路構
成を系統的に得ることができる。

【０１４４】１．７ 消失訂正に必要な演算回数 消失訂正に必要な演算回数について述べる。消失訂正の
手順の節で述べたように消失訂正アルゴリズムの各ステ
ップ中で演算回数が問題となるのはステップ２〜ステッ
プ４までの３つの過程である。これらの過程で必要な演
算回数を各々簡単にまとめておく。

【０１４５】２．１ 消失位置多項式の係数計算に必要
な演算回数（ステップ２） 今、消失位置Ｕ_i ( １≦ｉ≦ε）が既知であるとする
と、消失位置からε次の消失位置多項式ｕ（Ｘ）の係数
ｕ_i ( ０≦ｉ≦ε，ｕ₀ ＝１）を求める過程は式(2)を
式 (3)に展開することにより実現される。

【０１４６】

【数５８】

【０１４７】この演算を逐次的に実行するにはｕ^(k) (
Ｘ）なる多項式を準備して

【０１４８】

【数５９】

【０１４９】なる初期設定後に

【０１５０】

【数６０】

【０１５１】なる繰り返しをｉ＝εまで実行することに
より次式でｕ（Ｘ）が得られる。

【０１５２】

【数６１】

【０１５３】この繰り返し演算と同時に、同じ逐次演算
を式 (16) に示すように初期値を１からＳ（Ｘ）に変更
して演算を行うとＴ（Ｘ）を求めることができる。式
(34)からｕ⁽¹⁾ （Ｘ）を求める乗算・加算は各々０回、
ｕ⁽²⁾ （Ｘ）に対して１回となり、第ｉ回目の繰り返し
に対して、（ｉ−１）回の乗算・加算が必要になる。従
って、合計ε個の消失シンボルに対して演算を行う場合
の合計演算回数Ｎ_u （ε）は次式で得られる。

【０１５４】

【数６２】

【０１５５】従って、Ｎ_u （ε）はε＝２ｔの時に最大
となり、最大値は次式で得られる。

【０１５６】

【数６３】

【０１５７】２．２ 修正シンドローム多項式の係数計
算に必要な演算回数（ステップ３） 消失位置多項式ｕ（Ｘ）とシンドローム多項式Ｓ（Ｘ）
の積多項式Ｘ^2tに対する剰余である修正シンドローム多
項式Ｔ（Ｘ）を求める。必要な修正シンドローム多項式
の係数Ｔ_i （１≦ｉ≦２ｔ）は下位の２ｔ個のみ必要
で、係数は２つの多項式の単なる乗算により式 (15) で
得られる。

【０１５８】

【数６４】

【０１５９】実際の演算は次式のように表される。

【０１６０】

【数６５】

【０１６１】必要な係数は２ｔ個であるが、Ｓ（Ｘ）は
（２ｔ−１）次であるのに対してｕ（Ｘ）は高々ε次で
あることに注意すると、実際に行われる乗算・加算の回
数は式 (38) の右辺の第（ε＋１）項までで良いことに
なる。ｕ（Ｘ）の最下位係数はｕ₀ ＝１であることに注
意すると実際に必要な乗算・加算の回数は各々ε＝０の
時０回、ε＝１の時（２ｔ−１）回、ε＝２の時｛（２
ｔ−１）＋（２ｔ−２）｝回という具合になる。

【０１６２】一般に、ε個の消失シンボルが存在すると
きの修正シンドローム多項式Ｔ（Ｘ）を求めるための乗
算・加算の回数Ｎ_T ( ε）は次式で与えられる。

【０１６３】

【数６６】

【０１６４】Ｎ_T （ε）はＮ_u （ε）と同様にε＝２ｔ
の時に最大となり最大値は式 (40)で表される。

【０１６５】

【数６７】

【０１６６】２．３ 誤り位置多項式の導出に必要な係
数計算（ステップ４） 修正シンドローム多項式Ｔ（Ｘ）から誤り位置多項式σ
（Ｘ）及び誤り評価多項式ω（Ｘ）を求める過程は、通
常訂正の場合とほぼ同様のユークリッド互除法によるア
ルゴリズムを用いることができる。本願発明者による特
願平３−２５４１８３号明細書で述べたように「改訂版
ユークリッド互除法」における１回の繰り返しに必要な
演算回数は、除算が１回、乗算・加算は各々２ｔ回であ
る。従って、通常訂正の場合には合計２ｔ回の繰り返し
が行われるため合計で２ｔ回の除算と４ｔ² 回の乗算・
加算が必要であった。消失訂正の場合には、停止条件が
『２ｔ−ε回の繰り返しの後停止する。』となっている
ため繰り返し回数が変わる以外は通常訂正の場合と同じ
演算量が必要である。従って、合計の除算回数Ｎσ_Div
（ε) 及び乗算・加算の回数Ｎσ（ε）は各々式 (41)
、式 (42) で表される。

【０１６７】

【数６８】

【０１６８】

【数６９】

【０１６９】演算回数はε＝０の時に最大となり最大値
は式 (43) 及び式 (44) で表される。

【０１７０】

【数７０】

【０１７１】

【数７１】

【０１７２】２．４ 合計の演算回数 ２．３項で述べたように、消失訂正を実現するアルゴリ
ズムの各段階における演算回数は、消失シンボル数εの
関数となることが判る。εが増加するとＮ_u （ε），Ｎ
_T （ε）が増加するがＮσ（ε）が減少する。 3つの演
算過程で必要な乗算・加算の回数の合計は、式 (45) で
表される。

【０１７３】

【数７２】

【０１７４】この結果から、実は消失訂正の合計の乗算
・加算の回数は通常訂正の場合と同様に最大でも４ｔ²
であることが判る。

【０１７５】３．１ 消失訂正を実現する上での問題点 既に説明したように、消失訂正で必要な演算回数自体は
通常訂正の場合と同様に高々４ｔ² 回である。通常訂正
の場合には、シンドロームＳ_i から直接誤り位置多項式
σ（Ｘ）を求めることができるので、ユークリッド互除
法のアルゴリズムを如何に効率良く実現するかが主な課
題であった。これに対して消失訂正の場合には、

【０１７６】

【数７３】

【０１７７】という手順を経て初めて誤り位置多項式σ
（Ｘ）の係数が求められ、訂正が行われる。この過程を
最小の演算ユニット数で効率良く実現するハードウェア
構成法が大きな課題になってくる。

【０１７８】既に通常訂正を実現するハードウェア構成
法については様々な構成法が提案されている（たとえ
ば、Howard M. Shao et.al. "A VLSI Design of a Pipe
line Reed-SolomonDeco der" IEEE Trans. on Computer
s Vol.C-34 May 1985 、本願発明者による特開平３−１
９５２１６号公報、本願発明者による特開平３−１９５
２１７号公報、本願発明者による特願平３−２５４１８
３号など）が、消失訂正に関するハードウェア構成法は
余り論じられていない。僅かに、「岩村・今井・土肥 "
シストリックアレーによる小型回路構成法とそのリード
ソロモン符号化・復号器への応用" 信学誌 A Vol. J72-
A No.3 pp.577-584 1989年 3月」において同一の処理単
位を用いて消失訂正に必要な全ての演算を実現する試み
が論じられているが、冗長で実現性に乏しい。また、光
ディスク用の誤り訂正ＬＳＩとして消失訂正回路が実現
されているが（たとえば、「吉田・山岸・井上・石田・
田中"光ディスク用誤り訂正 LSI" 信学誌 A Vol. J73-A
No.2 pp.261-268 1990年 2月」）、構成自体が実時間
処理を目的としていない。

【０１７９】以上述べた消失訂正の手順における問題点
を整理する。 （問題点１）消失位置多項式の計算法 通常の場合、消失位置に関する情報はエラーフラグなど
によって受信信号と共に与えられる。符号長が既知の場
合にはエラーフラグから消失位置Ｕ_i は容易に求められ
る。しかし、既知のＵ_i から式 (2)を展開して消失位置
多項式ｕ（Ｘ）の係数ｕ_i ( ０≦ｉ≦ε）を求めるには
有限体上の乗加算演算が必要になる。消失位置の数は最
大２ｔであるから、この最大２ｔ次になる多項式の根か
ら係数を求める演算を如何に効率良く行うかが問題とな
る。

【０１８０】（問題点２）修正シンドローム多項式の計
算法 消失訂正では、ユークリッド互除法の演算を行う前に修
正シンドローム多項式Ｔ（Ｘ）の係数を求める必要があ
る。この演算はシンドローム多項式Ｓ（Ｘ）と消失位置
多項式ｕ（Ｘ）の積多項式の（２ｔ−１）次までの係数
を計算することにより得られるが、如何に効率良く求め
るかが問題となる。

【０１８１】（問題点 3）消失位置と消失位置多項式係
数の記憶法 消失パターンＶ_i を計算するためには、消失位置Ｕ_i を
Ｕ′（Ｘ），σ（Ｘ），ω（Ｘ）に代入した数値が必要
である。この代入は、ユークリッド互除法によりσ
（Ｘ），ω（Ｘ）が求められた後、初めて行うことがで
きる。これらの多項式係数が求められるまでの間、消失
位置Ｕ_i と消失位置多項式ｕ（Ｘ）の係数ｕ_i を記憶し
ておく手段を提供する必要がある。

【０１８２】（問題点 4）誤りパターンの計算法 消失以外の誤りパターンが式 (31) で算出されるのに対
して消失パターンは式 (32) で算出される。この２式が
異なるため誤り位置と消失位置とで訂正処理が異なるこ
とになるため、効率良く実現する方法が課題となる。

【０１８３】以下、本発明の第１実施例を述べる。本発
明は上述した従来の消失訂正の手順を改良し、ユークリ
ッド互除法を行う演算ユニットを用いて消失多項式ｕ
（Ｘ）及び修正シンドローム多項式Ｔ（Ｘ）を得ること
ができる効率の良い消失訂正回路の構成法を提供する。

【０１８４】4-1.ｕ（Ｘ），Ｔ（Ｘ）の計算法の改良 ｕ（Ｘ），Ｔ（Ｘ）の係数計算を通常の、Ｕ_i 、ｕ
（Ｘ）、Ｔ（Ｘ）の順に行う場合の計算手順については
既に述べた。しかし、この手順で訂正を行う場合、消失
位置Ｕ_i と消失位置多項式の係数ｕ_i を保持するための
機構（回路）が必要になる。そこで、本発明において
は、先ず最初に修正シンドローム多項式Ｔ（Ｘ）を消失
位置多項式σ（Ｘ）と同時に求めるように変更する。既
に述べたように、消失位置多項式ｕ（Ｘ）の係数を逐次
的に求める過程は、次に示すｕ^(k) （Ｘ）なる多項式を
準備し、式 (33) の初期設定後、式 (34) で与えられる
漸化式をｉ＝εまで繰り返すことにより実現される。

【０１８５】

【数７４】

【０１８６】既に述べたように、ｕ（Ｘ）を求める式
(34) の１回の繰り返しで必要な乗加算は、ｕ
⁽⁰⁾ （Ｘ）に対して０回でｕ（Ｘ）の次数が増加するに
従って１回づつ増加するので合計で〔ε（ε−１）／
２〕回必要になる。このｕ（Ｘ）を求める繰り返し演算
と同時に、同じ逐次演算を式 (46) に示すように初期値
を１からＳ（Ｘ）に変更して演算を行うとＴ（Ｘ）を求
めることができる。

【０１８７】

【数７５】

【０１８８】Ｓ（Ｘ）は最初から（２ｔ−１）次の多項
式で式 (47) の繰り返しで求められるＴ（Ｘ）も（２ｔ
−１）次であるから、式 (47) の１回の繰り返しで（２
ｔ−１）回の乗加算が行われることになる。従って、Ｔ
（Ｘ）を求めるための乗加算回数Ｎ_T ( ε）（アンダー
ラインはＴにハットが付くことを示す、以下、同様）は
次式で表される。

【０１８９】

【数７６】

【０１９０】式 (49) と式 (39) との比較から明らかな
ように、この計算方法を用いるとＳ（Ｘ）からＴ（Ｘ）
の順に計算する場合に比べて演算回数が増加するが、ｕ
（Ｘ）とＴ（Ｘ）を求める計算を同時に計算することが
できる。

【０１９１】4-2. ユークリッド互除法の改良 誤り位置多項式σ（Ｘ）と消失位置多項式ｕ（Ｘ）の積
多項式σ（Ｘ）（アンダーラインはσにハットが付くこ
とを示す、以下、同様）を式 (50) で定義する。

【０１９２】

【数７７】

【０１９３】σ（Ｘ）は符号中に含まれる誤りの発生し
ている全ての位置で０となる（ε＋ν）次の総合的な誤
り位置多項式となる。式 (50) と式 (23) から次式が得
られる。

【０１９４】

【数７８】

【０１９５】σ（Ｘ）を用いると、消失パターンＶ_i と
誤りパターンＹ_i は式 (52) および式 (53) で表され
る。

【０１９６】

【数７９】

【０１９７】

【数８０】

【０１９８】これは、式 (50) の両辺を 1 階微分し
て、式 (52) 及び式 (53) に代入すれば、消失位置に対
してｕ（Ｕ_i ^-1）＝０，誤り位置に対してσ（Ｘ_i ^-1）
＝０となることから式 (11) 及び式 (12) に一致するた
め明らかであろう。式 (52) と式 (53) は同一の式であ
るから、σ（Ｘ）を何等かの方法で求めることができれ
ば、総合的な誤り位置多項式としてσ（Ｘ）を用いるこ
とにより、全ての誤りパターンと消失パターンは同一の
式で計算することができる。次に、σ（Ｘ）を求める方
法が問題となる。単純に式 (19) を用いてσ（Ｘ）とｕ
（Ｘ）が求められた後に、更に２つの多項式の乗算を行
ってσ（Ｘ）を得るのは手順が増えるだけで計算が繁雑
になる。

【０１９９】しかし、σ（Ｘ）とω（Ｘ）だけを用いて
訂正を行う場合には、消失訂正手順のステップ６におい
てｕ（Ｘ），σ（Ｘ）が不要になる。従って、σ（Ｘ）
を求めずに直接σ（Ｘ）を求めることができれば良いこ
とになる。そこで、消失訂正手順のステップ４のユーク
リッド互除法を改良して直接σ（Ｘ）を得る方法が必要
になる。実は、ユークリッド互除法のアルゴリズムにお
けるλ₀(Ｘ）の初期値設定を式 (54) のように変更すれ
ばステップ４のアルゴリズムを全く変更することなくｕ
（Ｘ），Ｔ（Ｘ）から直接σ（Ｘ）を求めることができ
る。

【０２００】

【数８１】

【０２０１】但し、このような初期値設定にした場合に
は、改訂版ユークリッド互除法の演算ステップにおける
各多項式の次数を示す変数ｄＲ_i,ｄＱ_i,ｄλ_i,ｄμ_i の
間に成り立つ関係は式 (55) で表される。

【０２０２】

【数８２】

【０２０３】式 (55) から明らかなように、通常訂正の
場合には改訂版ユークリッド互除法の１ステップ当たり
の乗加算回数が２ｔ回で２ｔ回の繰り返しを行ったのに
対して、消失訂正のために初期値を変更した改訂版ユー
クリッド互除法では１ステップ当たり（２ｔ＋ε）回の
乗加算が（２ｔ−ε）ステップ繰り返されることにな
る。従って、消失訂正の場合１ステップ当たりの最大で
４ｔ回の乗加算を行うことのできる演算器の構成が必要
になる。

【０２０４】図１は上述した通常の消失訂正手順におけ
る、各多項式の係数と消失位置のデータフローである。
図２に本発明の各多項式の係数と消失位置のデータフロ
ーを示す。図１の図解からから明らかなように、通常の
手順ではステップ６の処理を行う際に、消失位置Ｕ_i 消
失位置多項式ｕ（Ｘ）の係数が必要になるため、ステッ
プ２の処理までに消失位置と係数をステップ６まで保持
する機構が必要になる。更に、誤りパターンと消失パタ
ーンの計算が異なる式で定義されているためステップ６
の処理が複雑になる。それに対して、図２に示す本発明
における計算法による場合には、

【０２０５】

【数８３】

【０２０６】という手順を取ることになる。この手順で
は、最初のεステップの演算でｕ（Ｘ），Ｔ（Ｘ）が同
時に求められ、次の（２ｔ−ε）ステップの演算でω
（Ｘ），σ（Ｘ）が求められる。この手順では、誤りパ
ターンを求める際に消失位置多項式の係数や消失位置を
使用しないためユークリッド互除法の演算中に係数など
を保持する回路機構が不要になり手順が簡単になってい
る。

【０２０７】4-3. 提案する消失訂正回路の構成法 本実施例は、従来の消失訂正アルゴリズムにおける計算
手順を上述したように変更して、消失訂正特有の繁雑な
多項式係数の処理や保持機構を簡略化することができる
構成法を提供する。

【０２０８】まず、本構成法の原理を説明する。本構成
法は、既知のＵ_i から式 (34) 及び式 (47) で示される
εステップの１次多項式の乗算の繰り返しを同時に実行
してｕ（Ｘ），Ｔ（Ｘ）を求め、次に、初期値をλ
₀(Ｘ）＝ｕ（Ｘ）に置き換えてステップ４のユークリッ
ド互除法のアルゴリズムを（２ｔ−ε）ステップ繰り返
すことによりω（Ｘ），σ（Ｘ）を得るものである。最
初のεステップでは、Ｔ（Ｘ）とｕ（Ｘ）の計算を１次
多項式の乗算を繰り返して同時に行なうため、最大で各
々の多項式に対して１ステップ当たり２ｔ回の乗加算を
行う演算能力と各々２ｔ個の係数を格納する領域が必要
になる。次の（２ｔ−ε）ステップのユークリッドの互
除法ではλ₀(Ｘ）の初期値の次数が０次からε次まで増
えるためλ_i ( Ｘ）に対しても最大（２ｔ−１）の多項
式に対する乗加算を行う演算能力が必要になり、係数の
記憶領域も各々の多項式に対してほぼ２ｔ次分の領域が
必要である。これらは、構成法Ｄ，Ｅで通常訂正を実現
した場合の約２倍である。

【０２０９】つまり、本構成法は、消失訂正において本
来必要な全部で４ｔ² 回の乗加算を、（８ｔ＋２）個の
レジスタを用いて、１ステップ当たり４ｔ回の乗加算を
２ｔステップ繰り返すことにより実現する。従って、演
算回数は約２倍程度まで増加するが、それを補って余り
ある数々の利点がある。

【０２１０】図３〜図５は本発明の構成方法の概念的な
構成図である。本構成は、割り算ユニットＤＩＶと乗算
加算演算ユニットＭＬＴとの２種のブロックから成る。
割り算ユニットＤＩＶは構成中ただ１つ存在する。割り
算ユニットＤＩＶ内の除算ユニット１４８（Ｇ）はユー
クリッド互除法における２多項式の最上位係数間でＥ／
Ｆなる除算を行う。この割算の結果は、切替器１４８
（Ｓ）で消失位置の記憶レジスタＵＤ₁ 〜ＵＤ₂ からな
るレジスタ部１３２の保持データと切り替えられて乗算
ユニットＭＬＴ内の各演算ユニット（Processing Eleme
nt) ＰＥに供給される。切替器１４４（Ｒ）はユークリ
ッド互除法の演算のための初期化を行う切替器である。
レジスタ１２２（ＤＲ）、１２４（ＤＱ）は、改訂版ユ
ークリッド互除法の演算を行う際にレジスタ１３４（Ａ
₀ ）、１３６（Ｂ₀ ）に格納されている多項式Ｒ_i (
Ｘ），Ｑ_i ( Ｘ）の最上位係数の次数ｄＲ_i,ｄＱ_i を格
納する。実際に演算が行われる時には、Ｒ_i ( Ｘ），Ｑ
_i ( Ｘ）の次数を表すことになる。割り算ユニットＤＩ
Ｖ内の制御信号発生部 (ＣＮＴ）１２０は、レジスタ１
２２（ＤＲ）、１２４（ＤＱ）の比較結果と、ゼロ検出
器１３８（Ｄ）におけるレジスタ１３４（Ａ₀ ）の０検
出結果、および、現在の演算ステップ数など情報から乗
算加算演算ユニットＭＬＴ内の各演算ユニットＰＥで行
うべき演算の動作を判定し、各演算ユニットＰＥを独立
に制御する。

【０２１１】乗算加算演算ユニットＭＬＴは、最初のε
ステップの演算においても次の（２ｔ−ε）ステップの
演算においても、本構成では２ｔ個のパリティが付加さ
れたシステムに対して４ｔ個の演算ユニットが必要であ
る。但し、これは演算器を多重化して使用せず、１ステ
ップの繰り返しに対して各演算ユニットが 1回の乗加算
しか行わない場合を想定している。乗算加算演算ユニッ
トＭＬＴは、演算ユニットＰＥ＃１〜ＰＥ＃４ｔを有す
る。図６に示すように、各演算ユニットＰＥ（１００）
は通常、乗算器１０４（Ｌ）、加算器１０３（Ｋ）、切
替器１０１、１０２（Ｎ）、および切替器１０５（Ｐ）
で構成され、特に、リードソロモン符号を用いた場合に
は有限体上の演算を行う。演算ユニットＰＥは、

【０２１２】

【数８４】

【０２１３】なる４種類の演算が行えるような構成であ
れば良い。

【０２１４】演算ユニットＰＥの構成法自体は上記４種
類の演算を行うことができる構成であればどのような構
成でも良い。図３〜図５とは異なる構成法で実現した場
合には演算ユニットＰＥの構成は変わる。図３〜図５中
のレジスタの内、図中の左側にあるレジスタ群Ａ_0,Ａ_1,
…_, Ａ_4tをＡ側のレジスタと呼び、右側のレジスタ群Ｂ
_0,Ｂ_1,…_, Ｂ_4tをＢ側のレジスタと呼ぶことにする。

【０２１５】割り算ユニットＤＩＶと乗算加算演算ユニ
ットＭＬＴを合わせるとＡ側のレジスタは、全部で（４
ｔ＋１）個、Ｂ側のレジスタは全部で（４ｔ＋１）個の
合計（８ｔ＋２）個が設けられている。演算ユニットＰ
Ｅは４ｔ個設けられている。尚、乗算加算演算ユニット
ＭＬＴの最終段のＡ側レジスタの入力は切替器１１９
（Ｊ）により０又は１が入力される。また、動作中は最
後段の演算ユニットＰＥ＃４ｔは実際には演算を行わな
い。従って、若干の制御の変更でレジスタＡ_4tおよび演
算ユニットＰＥ＃４は削減され、更に回路が簡略化が可
能である。しかし、本構成の原理説明の為にそれらの回
路も設けている。

【０２１６】4-4. 提案する消失訂正回路の動作例 次に、演算を行なう各多項式の係数の格納方法、初期値
設定及び演算方法について説明する。手順は消失シンボ
ルが存在する場合（ε＞０）と消失シンボルが存在しな
い場合（ε＝０）とで動作が異なる。後者の場合には、
通常の誤り訂正の場合と同じ動作を、本願発明者が先に
提案した方法（たとえば、特願平３年２５４１８３号に
記載の動作例）に基づいて行う。

【０２１７】動作１：消失シンボルが存在する場合（ε
＞０） 消失シンボルが存在する場合には、先ず最初のεステッ
プでｕ（Ｘ），Ｔ（Ｘ）の計算を同時に行い、この結果
求められたｕ（Ｘ），Ｔ（Ｘ）を初期値として、次の
（２ｔ−ε）ステップで初期値を変更した改訂版ユーク
リッドの互除法の演算を行う。本構成では、これら２つ
の独立した演算を連続的に行うことができる。最初のε
ステップの演算は、式 (34) 及び式 (47) に従って行わ
れる。式 (34) 及び式 (47) の漸化式で与えられる演算
は式 (56) 及び式 (57) のように書き直すことができ
る。

【０２１８】

【数８５】

【０２１９】

【数８６】

【０２２０】これは、ｕ^(i-1) （Ｘ），Ｔ^(i-1) （Ｘ）
に対して、その多項式自体と係数を上位に１次分シフト
した多項式に消失位置Ｕ_i を乗じた多項式を加算するこ
とを意味している。

【０２２１】そこで、図３〜図６に示した概念構成図に
おいて、ｕ⁽ⁱ⁾ ( Ｘ）とＴ⁽ⁱ⁾ ( Ｘ）の係数はＡ側のレ
ジスタに格納し、Ｂ側のレジスタにはＡ側のレジスタに
格納されている係数を１次分下位にシフトした係数を格
納することにする。最終的に必要なＴ（Ｘ）は（２ｔ−
１）次の多項式であるから、演算途中において保持すべ
きＴ⁽ⁱ⁾ ( Ｘ）の係数も、（２ｔ−１）次分の係数で良
いことになる。従って、Ｔ⁽ⁱ⁾ ( Ｘ）の各係数は最上位
の２ｔ−１次の係数から順に降冪の順にレジスタＡ_0,Ａ
_1,…_, Ａ_2t-1に格納される。Ａ側のレジスタにはＴ⁽ⁱ⁾
( Ｘ）に続いてｕ⁽ⁱ⁾ ( Ｘ）の係数がレジスタＡ_2tから
レジスタＡ_4t迄に同じく降冪の順に格納される。ｕ⁽ⁱ⁾
( Ｘ）の最大次数は２ｔ次であるから係数の数は（２ｔ
＋１）個となり、レジスタＡ_2tからレジスタＡ_4tまでの
（２ｔ＋１）個のレジスタにＴ（Ｘ）に対して降冪の順
に格納する。

【０２２２】一方、Ｂ側のレジスタ群はＡ側のレジスタ
に格納されている係数を１次分下位にシフトして格納す
る。即ち、レジスタＡ₀ に格納されている係数は、レジ
スタＢ₁ にも格納され、以下、レジスタＡ_i に格納され
ている全ての係数がレジスタＢ_i+1 に格納される。尚、
レジスタＢ₀ には０を入れることにする。

【０２２３】まず初期値設定を述べる。Ｔ₍₀₎ ( Ｘ）＝
Ｓ（Ｘ）であるから、レジスタＡ₀ にＳ_2tが初期値とし
て格納され以下Ｓ_2t-1がレジスタＡ_2t-1に格納される
迄、全てのシンドロームが格納される。一方、ｕ⁽⁰⁾ (
Ｘ）＝１であるから、実際の初期設定としては、レジス
タＡ_2tからレジスタＡ_4t-1でのレジスタには全て０に初
期値設定を行い、レジスタＡ_4tのみ１を初期設定値とし
て与える。Ｂ側のレジスタ群にはＡ側のレジスタ群の係
数を１次分下位にシフトして格納することにする。尚、
細かな初期設定用の回路は本質的でないため省いてあ
る。

【０２２４】つぎに動作を述べる。上で述べたような係
数格納方法および初期値設定の後、最初のεステップの
演算でＴ⁽ⁱ⁾ ( Ｘ）及びｕ⁽ⁱ⁾ ( Ｘ）の多項式演算を行
う。今、レジスタにＴ^(i-1) ( Ｘ）と ｕ^(i-1) ( Ｘ）
の係数が格納されているとする。最初のεステップの多
項式演算では、切替器１４８（Ｓ）は接点位置一２側に
切り替えられ１ステップに１つづつの消失位置Ｕ_i がレ
ジスタＵＤ₁ から供給される。各演算ユニットの切替器
Ｎは接点位置１−１′側に、切替器１０５（Ｐ）は接点
位置１側に切り替えられる。以上の設定から、各演算ユ
ニットＰＥでは、

【０２２５】

【数８７】

【０２２６】なる演算を行うことになる。従って、第ｊ
番目のレジスタに格納されている係数に対して、

【０２２７】

【数８８】

【０２２８】なる演算が行われることになる。実際には
レジスタＢ_j にはレジスタＡ_j-1 と同じ値が入っている
から、

【０２２９】

【数８９】

【０２３０】なる演算が行われることになる。この出力
がレジスタＡ_j-1 とレジスタＢ_j の2つのレジスタに同
時に格納される。この演算の結果、Ｔ⁽ⁱ⁾ (X）とｕ⁽ⁱ⁾
(X)の係数が、Ａ側のレジスタに格納され、Ｂ側にもそ
の１次下位にシフトされた係数が格納されることにな
る。これで１ステップの多項式演算が終了する。

【０２３１】この繰り返しをε回繰り返した後には、Ａ
側レジスタ群には

【０２３２】

【数９０】

【０２３３】が得られることになる。つまり、レジスタ
Ａ₀ にＴ_2tが格納され、以下レジスタＡ_2t-1までＡ側の
レジスタには修正シンドローム多項式Ｔ（Ｘ）の係数が
降冪の順に格納される。また、消失位置多項式ｕ（Ｘ）
の係数は、レジスタＡ_2tに２ｔ次の係数が格納され、以
下レジスタＡ_4tに０次の係数が格納されるまで（２ｔ＋
１）個の係数が降冪の順に格納される。以上述べた最初
のεステップの多項式演算が終わると、次にこの格納さ
れた係数を初期値として改訂版ユークリッド互除法の繰
り返しを行うことになる。この演算は、本願発明者の特
願平３年２５４１８３号、「ユークリッドの互除回路」
において提案した演算と基本的には同じ方法で行う。

【０２３４】本構成ではＡ側のレジスタ群には改訂版ユ
ークリッド互除法の演算におけるＲ_i （Ｘ），λ
_i （Ｘ）の係数を格納し、Ｂ側のレジスタ群にはＱ
_i （Ｘ），μ_i（Ｘ）の係数を降冪の順に格納する。こ
の時、Ｒ_i （Ｘ），Ｑ_i （Ｘ）の係数はｄＲ_i 次の係数
が最上位にくるように格納される。このユークリッド互
除法の演算における初期設定は、Ａ側のレジスタ群に降
冪の順にＲ_i （Ｘ）の初期値Ｒ₀ （Ｘ）＝Ｔ（Ｘ）の係
数を格納する。レジスタＡ₀ にＴ_2tを格納し、以下２ｔ
個の係数をレジスタＡ_2t-1まで格納する。Ｒ₀(Ｘ）に続
いてＡ側のレジスタには、λ_i （Ｘ）の係数を格納す
る。通常訂正の場合には、特願平３年２５４１８３号
（「ユークリッドの互除回路」）において提案したよう
にλ_i （Ｘ）の初期値λ₀(Ｘ）＝１であるから、レジス
タＡ_2tからレジスタＡ_4t-1までの初期値を０とし、レジ
スタＡ_4tのみ１とすれば良かった。

【０２３５】変更した消失訂正アルゴリズムにおいて
は、λ₀(Ｘ）＝ｕ（Ｘ）であるから、レジスタＡ_2tから
レジスタＡ_4tまでの初期値をｕ（Ｘ）の係数に置き換え
れば良いことになる。レジスタＡ_2tにはｕ（Ｘ）の２ｔ
次の係数が格納され、以下レジスタＡ_4tにｕ（Ｘ）の０
次の係数である１が格納されるまで、降冪の順にｕ
（Ｘ）の係数を格納する。一方、Ｂ側のレジスタの初期
設定は、Ａ側のレジスタ群と同様に降冪の順にＱ
_i （Ｘ）の初期値Ｑ₀(Ｘ）＝Ｘ^2tの係数を格納する。こ
れは、レジスタＢ₀ に１を格納し、それ以外のレジスタ
１からレジスタ２ｔの係数を０とすれば実現できる。Ｑ
₀(Ｘ）に続いてＢ側のレジスタには、μ_i （Ｘ）の係数
を格納する。μ₀(Ｘ）＝０であるから、Ｂ側のレジスタ
はＢ₀ を１とし、それ以外のレジスタを全て０とするこ
とでよいことになる。

【０２３６】以上述べたことから、実は最初のεステッ
プの演算を終えた後に、Ａ側のレジスタに残った係数を
そのまま用いて、ユークリッド互除法の演算を続けるこ
とができることが判る。しかし、第εステップ目の多項
式演算をそのまま行うとＢ側のレジスタ群にはＡ側のレ
ジスタに格納されている係数が１次分シフトされて格納
されてしまうことになる。そこで、多項式演算の最後に
なるεステップ目の繰り返しの時には、同時に次の改訂
ユークリッド互除法の演算を行う為のＱ₀(Ｘ）μ₀(Ｘ）
の初期値であるＸ^2t，０の係数をＢ側のレジスタに用意
する動作を行う必要がある。これはεステップ目の繰り
返しの演算において、Ｂ側のレジスタには演算結果のＴ
（Ｘ）の係数を格納せず、Ｂ₀ ＝１とし、Ｂ₁ 以降のレ
ジスタを全て０に初期化することで実現できる。

【０２３７】実際には、切替器１０５（Ｐ）を接点３側
に切り替えることにより演算ユニットＰＥに対して、

【０２３８】

【数９１】

【０２３９】なる演算を行わせることにより簡単に実現
できる。この時、切替器１４４（Ｒ）を接点２側に切り
替えてレジスタＢ₀ には１を格納し、ｄＲ_i,ｄＱ_i を格
納するためのレジスタ１２２、１２４（ＤＲ，ＤＱ）も
同時に各々（２ｔ−１）、２ｔで初期化する。このよう
に第εステップで改訂版ユークリッド互除法のための初
期値が設定された後に、改訂版ユークリッド互除法の演
算が１ステップずつ（２ｔ−ε）ステップにわたって順
に行なわれる。

【０２４０】ユークリッド互除法の演算を行う第ｉステ
ップの演算の動作を説明する。消失シンボルの数εが２
ｔ個ある場合は、２ｔ回の多項式演算だけでω（Ｘ），
σ（Ｘ）が求められることになるからこれ以上のユーク
リッド互除法の演算は不要になる。そこで、ここでは１
個以上２ｔ個未満の消失シンボルがある場合を想定す
る。このような場合には少なくとも１回のユークリッド
互除法が多項式演算後に行われることになる。先ず、０
検出器１３８（Ｄ）でＲ_i-1(Ｘ）のｄＲ_i-1 次係数が０
か否かを検出する。この結果とレジスタＤＲ_i-1,ＤＱ
_i-1 の大小関係とから動作モードが決定される。

【０２４１】ＤＲ_i-1 ＜ＤＱ_i-1 で、かつ、Ａ₀ ≠０の
状態が知らされた場合にはクロスモード、その他の場合
にはノーマルモードとなる。これは、前述の本出願人に
よる出願の明細書で述べたように改訂版ユークリッド互
除法におけるシフトモードは実は割算器１４６（Ｇ）か
らの商が０の場合のノーマルモードとして扱うことが出
来るためである。モードが決定すると、割り算ユニット
ＤＩＶ内の２つの切換器１４０：１４２（Ｃ）と１２
６：１２８（Ｈ）が動作モードに応じてクロス（１−
１′）接点またはノーマル（２−２′）接点に切り替わ
る。レジスタＡ₀ の値、即ち、Ｒ_i-1(Ｘ）のｄＲ_i-1 次
の係数とレジスタＢ₀ の値、即ち、Ｑ_i-1(Ｘ）のｄＱ
_i-1 次の係数が切換器１４０：１４２（Ｃ）を通って割
算器１４６（Ｇ）に入力される。この割算器では、図中
のデータＥ，Ｆの入力に対してＥ／Ｆの割算を行い、そ
の結果を切替器１４８（Ｓ）に出力する。ユークリッド
互除法の演算中は切替器Ｓは割算器Ｇ側の接点１が選択
される。

【０２４２】一方、乗算加算演算ユニットＭＬＴ内のの
各演算ユニットＰＥでは割り算ユニットＤＩＶで判定さ
れた動作モードに応じて演算が行なわれる。ユークリッ
ド互除法の演算中は、切替器１０５（Ｐ）は接点２側が
選択される。クロスモードの場合には、切替器１０１：
１０２（Ｎ）はクロス側接点（１−１′）が選択され、
図６に示す演算ユニットＰＥにおいて割算器１４６
（Ｇ）の出力をＳで表すと

【０２４３】

【数９２】

【０２４４】なる演算が行われる。一方のノーマルモー
ドの場合には、演算ユニットＰＥ内の切替器１０１：１
０２（Ｎ）はノーマル側接点（２−２′）が選択され、

【０２４５】

【数９３】 なる演算が行われる。

【０２４６】各々の演算ユニットＰＥで演算された係数
はレジスタに格納され１ステップの演算が終了する。第
ｊ番のレジスタにおいて係数の格納は、Ａ側のレジスタ
には第（ｊ＋１）番目の演算ユニットＰＥ＃ｊ＋１のの
Ｘ′出力を格納し、Ｂ側のレジスタは第ｊ番目の演算ユ
ニットＰＥ＃ｊの出力を格納する。即ち、次式のように
表される。

【０２４７】

【数９４】

【０２４８】この手順を（２ｔ−ε）回繰り返すことに
より、

【０２４９】

【数９５】

【０２５０】として求めることが出来る。多項式の次数
は各々ｄＲ_i,ｄＲ_i ＋１である。ω（Ｘ）の係数はｄＲ
_i,次の係数がレジスタＡ₀ に格納され以下降冪の順に下
位係数が格納される。σ（Ｘ）の係数も同様にレジスタ
Ａ_2tに（ｄＲ_i ＋１）次の係数が格納され、以下降冪の
順に下位係数が格納される。

【０２５１】消失訂正を行う場合の動作例を具体例を参
照して述べる。この例は、規約多項式ｇ（Ｘ）＝Ｘ⁴ ＋
Ｘ＋１を用いて定義される有限体ＧＦ（２⁴ ）を用いて
２ｔ＝４パリティが付加された符号を用いている。通常
訂正の場合には最大シンボル誤り訂正が可能であるが、
消失訂正の場合には（ε＋２ν≦２ｔ）を満たす範囲で
訂正が可能である。ここでは、ε＝２，ν＝１の例を説
明する。２個の消失位置は、

【０２５２】

【数９６】

【０２５３】今、シンドローム多項式Ｓ（Ｘ）が、

【０２５４】

【数９７】

【０２５５】と求められたとする。このシンドローム多
項式Ｓ（Ｘ）から改訂版ユークリッド互除法を用いて誤
り位置多項式σ（Ｘ）を導出すると次のようになる。

【０２５６】ステップ 1 : 多項式演算 消失位置Ｕ_i から消失位置多項式ｕ（Ｘ）と修正シンド
ローム多項式Ｔ（Ｘ）との係数を求める。初期設定を

【０２５７】

【数９８】

【０２５８】として、次の演算を行う。

【０２５９】

【数９９】

【０２６０】

【数１００】

【０２６１】ステップ 2 : 多項式演算

【０２６２】

【数１０１】

【０２６３】

【数１０２】

【０２６４】ステップ 3 : ユークリッドの互除法・ク
ロスモード演算 ステップ 1 , 2 で求められたＴ（Ｘ），ｕ（Ｘ）を用
いて改訂版ユークリッド互除法の演算を行う。初期値設
定を次のように行う。

【０２６５】

【数１０３】

【０２６６】繰り返しの演算は演算モードの判定の後、
次のように行われる。

【０２６７】

【数１０４】

【０２６８】

【数１０５】

【０２６９】

【数１０６】

【０２７０】

【数１０７】

【０２７１】

【数１０８】

【０２７２】

【数１０９】

【０２７３】

【数１１０】

【０２７４】ステップ 4 : ユークリッドの互除法・ノ
ーマルモード演算

【０２７５】

【数１１１】

【０２７６】

【数１１２】

【０２７７】

【数１１３】

【０２７８】

【数１１４】

【０２７９】

【数１１５】

【０２８０】

【数１１６】

【０２８１】

【数１１７】

【０２８２】以上、４ステップの繰り返し演算で、σ
（Ｘ） ,ω（Ｘ）は、次式のように求められる。

【０２８３】

【数１１８】

【０２８４】

【数１１９】

【０２８５】以上述べた４ステップの演算で求めるσ
（Ｘ）とω（Ｘ）が求められる。この演算過程を順に図
７〜図１６に示す。第１ステップの動作状態を示す、図
７および図８において、レジスタは既に初期設定されて
いる。この例では、ε＝２であるから多項式演算用の初
期化がされている。レジスタＵＤ_i には消失位置Ｕ₁ ＝
α⁰,Ｕ₂ ＝α¹ が順に格納されている。レジスタＡ₀ 〜
Ａ₃ にはＴ⁽⁰⁾ ( Ｘ）の係数であるシンドロームＳ₁ 〜
Ｓ₄が格納されており、Ｂ側のレジスタ群にはこれら係
数を１次下位にシフトして格納されている。Ａ₄ 〜Ａ₇
及びＢ₅ 〜Ｂ₈ は全て０でＡ₈ に１が格納されている。

【０２８６】図７、図８に示す第 1ステップの動作は、
切替器Ｎがクロス側接点１−１′に切り替えられる。レ
ジスタＵＤから供給される消失位置Ｕ₁ ＝α⁺⁰を用いて

【０２８７】

【数１２０】

【０２８８】の演算が行われる。右辺第２項目でＸが掛
けられているため、Ｔ⁽⁰⁾ （Ｘ）のＸ³ の項の係数は計
算する必要がない。従って、実際に演算されるのは、

【０２８９】

【数１２１】

【０２９０】の４個の演算が演算ユニットＰＥ＃１〜Ｐ
Ｅ＃４で行われ、結果がレジスタＡ₀ 〜Ａ₃ とレジスタ
Ｂ₁ 〜Ｂ₄ に同時に格納される。ｕ⁽¹⁾ （Ｘ）に関する
演算も同様である。

【０２９１】

【数１２２】

【０２９２】の演算に対して、ｕ⁽⁰⁾ （Ｘ）＝１である
から

【０２９３】

【数１２３】

【０２９４】の演算が演算ユニットＰＥ＃８において行
われ、レジスタＡ₇ とレジスタＢ₈に同時に格納され
る。多項式演算時には最終段の演算ユニットＰＥ内の切
替器１１９（Ｊ）から１がレジスタＡ₈ に供給される。

【０２９５】第１ステップの演算が終了した時に図９、
図１０に示すように係数が格納される。図９および図１
０に示す第２ステップも第１ステップと同様に多項式演
算が行われるが、ε＝２であるから多項式演算の最終ス
テップとなるため同時にＢ側のレジスタをユークリッド
互除法の演算用に初期化する。第２ステップが終了した
時点で多項式演算が終了し、Ｔ（Ｘ），ｕ（Ｘ）が求め
られる。

【０２９６】図１１、図１２では第２ステップ終了時点
の係数が各レジスタに格納されている。レジスタＡ₀ 〜
Ａ₃ にはＲ₀(Ｘ）＝Ｔ（Ｘ）の係数が格納されレジスタ
Ａ₄〜Ａ₈ にはλ₀(Ｘ）＝ｕ（Ｘ）の係数が格納されて
いる。一方、Ｂ側のレジスタはＱ₀(Ｘ）＝Ｘ^2t, μ
₀(Ｘ）＝０となるよう初期化されている。割り算ユニッ
トＤＩＶ内のレジスタ１２２（ＤＲ）、１２４（ＤＱ）
にはｄＲ₀ およびｄＱ₀ の値を格納する。改訂版ユーク
リッド互除法のアルゴリズムにおいて実際に演算が行わ
れる演算ステップではｄＲ_0,ｄＱ₀ は各々Ｒ₀(Ｘ）_, Ｑ
₀(Ｘ）の次数を表している。ユークリッド互除法の演算
の初期化の際には、レジスタＤＲ、ＤＱの初期値は（２
ｔ−１）、２ｔとする。

【０２９７】図１１および図１２に示した第３ステップ
の演算は、通常訂正の場合の改訂版ユークリッド互除法
の演算と同一である。レジスタ１２２（ＤＲ）の値（ｄ
Ｒ₀)が３でレジスタ１２４（ＤＱ）の値（ｄＱ₀) が４
であるからＤＲ＜ＤＱの条件を満たしており、また、Ｒ
₀(Ｘ）のｄＲ₀ 次の係数がα⁹ と零でないから、動作モ
ードがクロスモードになる。そこで、切替器１４０：１
４２（Ｃ）、１２６：１２８（Ｈ）、１０１：１０２
（Ｎ）がクロス側接点２−２′に切替えられ、割り算ユ
ニットＤＩＶ内の割算器１４６（Ｇ）において１／α⁹
なる演算が行なわれ、割算結果α⁶ が切替器１４８
（Ｓ）を経由して各演算ユニットＰＥに対して出力され
る。

【０２９８】乗算加算演算ユニットＭＬＴではクロスモ
ードの演算が行われる。Ｒ₁ （Ｘ）を求めるための演算
は

【０２９９】

【数１２４】

【０３００】で表される。これら３つの係数は次に示す
演算が演算ユニットＰＥ＃１〜ＰＥ＃３において行われ
ることにより実現される。

【０３０１】

【数１２５】

【０３０２】同様に、λ₁(Ｘ）を求めるための

【０３０３】

【数１２６】

【０３０４】なる計算は、演算ユニットＰＥ＃６〜ＰＥ
＃８で次に示す３つの係数演算が行われることにより実
現される。

【０３０５】

【数１２７】

【０３０６】この演算されたＲ₁(Ｘ）_, λ₁(Ｘ）の係数
は図１３、図１４に示すようにＡ側のレジスタに格納さ
れ、Ｂ側のレジスタ群にはＱ₁(Ｘ）＝Ｒ₀(Ｘ）及びμ
₁(Ｘ）＝λ₀(Ｘ）の係数が格納される。

【０３０７】続いて、図１３、図１４に示す第４ステッ
プの演算では、レジスタＤＲの値（ｄＲ₁)が３でレジス
タＤＱの値（ｄＲ_i ) が３であるからＤＲ≧ＤＱとな
り、ノーマルモードの演算を行う。そこで、切替器Ｃ、
Ｈ、Ｎがノーマル側接点１−１′に切替えられ割り算ユ
ニットＤＩＶ内の割算器Ｇにおいてα¹³／α⁹ なる演算
が行なわれ、割算結果α⁴ が切替器Ｓを経由して各演算
ユニットＰＥに対して出力される。乗算加算演算ユニッ
トＭＬＴはノーマルモードの演算を行う。Ｒ₂ ( Ｘ）を
求めるための計算は

【０３０８】

【数１２８】

【０３０９】である。これらの係数を求めるために演算
ユニットＰＥ＃１〜ＰＥ＃３において、次に示す３つの
係数演算が行われることになる。

【０３１０】

【数１２９】

【０３１１】同様に、λ₁(Ｘ）は

【０３１２】

【数１３０】

【０３１３】なる演算で求められるため、次に示す４つ
の係数演算が演算ユニットＰＥ＃５〜ＰＥ＃８で行われ
ることにより実現されている。

【０３１４】

【数１３１】

【０３１５】４ステップの演算が終了した時点でレジス
タに格納されている係数は図１５、図１６に示すように
なる。ω（Ｘ）の係数α⁹,０，α³ がレジスタＡ₀ 〜Ａ
₂ に求められ、σ（Ｘ）の係数α⁷ ，α⁰ ，α¹⁴，α⁴
がレジスタＡ₄ 〜Ａ₇ に求められている事が判る。

【０３１６】動作２ 消失シンボルが存在しない場合
（ε＝０） 既に述べたように消失シンボルが存在しない場合には本
願発明者による特願平３−２５４１８３号の明細書で述
べた通常の誤り訂正の場合と同様の動作を行う。初期設
定を説明する。レジスタＡ₀ 〜Ａ_2t-1に順にＲ₀(Ｘ）＝
Ｓ（Ｘ）の係数が降冪の順に代入される。同様に、レジ
スタＢ₀ 〜Ｂ_2tに順にＱ₀(Ｘ）＝Ｘ^2tの上位の係数から
降冪の順に代入される。つまり最上位のレジスタＡ₀ が
１で残りの全てのレジスタが０となる。λ₀(Ｘ）＝１の
係数を格納するレジスタＡ_2t〜Ａ_4tは、最下位レジスタ
Ａ_4tが１でその他は全て０とする。また、μ₀(Ｘ）＝０
の係数を格納するレジスタＢ_2t+1〜Ｂ_4tは、全て０とす
る。割り算ユニットＤＩＶ内のレジスタＤＲ，ＤＱは、
各々ｄＲ_i,ｄＱ_i が格納される。初期値は、各々２ｔ−
１，２ｔである。Ｂ側レジスタの最下位レジスタの入力
側の切替器１１９（Ｊ）はユークリッド互除法の演算中
は 1側が選択され常に入力端子には常に０が入力され
る。尚、初期値を設定する回路は構成図の他に別途必要
である。しかし、これは本質的なものではなく簡単な回
路であるのでここでは省略する。

【０３１７】次に動作を説明する。レジスタに格納され
ているＲ_i ( Ｘ）のｄＲ_i 次の係数は０検出器Ｄで０検
出が行なわれる。改訂版ユークリッド互除法に従って、
レジスタの値を比較しＤＲ＜ＤＱでかつ０検出器１３８
（Ｄ）からレジスタＡ₀ ≠０の状態が知らされた場合に
は切替器Ｃ、Ｈ、Ｎを接点１−１′のクロス側に切り替
えてクロスモードの演算を行う。この条件が満たされな
い場合には、接点２−２′のノーマル側に切り替えてノ
ーマルモードの演算を行う。割り算ユニットＤＩＶでは
切替器Ｃが切替えられた後に、Ｒ_i-1(Ｘ）のｄＲ_i-1 次
の係数とＱ_i-1(Ｘ）のｄＱ_i-1 次の係数が切換器Ｃを通
って割算器Ｇに入力される。割算器Ｇでは、図中のＥ、
Ｆの入力に対してＥ／Ｆの割算を行いその結果を切替器
Ｓを通して各演算ユニットＰＥに対して供給する。この
割算器Ｇの結果を用いて各演算ユニットＰＥで演算が行
なわれる。この手順によると、多項式Ｒ_i （Ｘ）は、ｄ
Ｒ_i 次の係数から０次の係数がレジスタＲＲ_2t-1からレ
ジスタＲＲ₀ まで上位の係数から順に格納される。ま
た、多項式Ｑ_i （Ｘ）も同様に、ｄＱ_i 次の係数から０
次の係数がレジスタＲＱ_2tからレジスタＲＱ₀ まで順に
格納される。λ_i （Ｘ），μ_i （Ｘ）の各多項式につい
ても同様に各係数がレジスタに格納される。以上述べた
手順により、改訂ユークリッドの互除法 (2)の１ステッ
プの演算が行われる。従って、この手順を２ｔ回繰り返
すことにより構成方法Ｂと同様にσ（Ｘ），ω（Ｘ）が
求められる。

【０３１８】例題を用いて消失シンボルが無い場合の動
作を説明する。この例は、規約多項式ｇ（Ｘ）＝Ｘ⁴ ＋
Ｘ＋１を用いて定義される有限体ＧＦ（２⁴ ) を用いて
ｔ＝２のシンボル誤り訂正を行なったもので、本願発明
者による特願平３−２５４１８３号の明細書に開示した
例と同一である。今、シンドローム多項式Ｓ（Ｘ）が、

【０３１９】

【数１３２】 と求められている。このシンドローム多項式Ｓ（Ｘ）か
ら改訂版ユークリッドの互除法を用いて誤り位置多項式
σ（Ｘ）を導出すると次のようになる。

【０３２０】初期設定

【０３２１】

【数１３３】

【０３２２】ステップ 1 ｄＲ₀ −ｄＱ₀ ＝３−４＝−１＜０，Ｒ₀(Ｘ）のｄＲ₀
次の係数α⁸ ≠０、ゆえに、クロスモード

【０３２３】

【数１３４】

【０３２４】

【数１３５】

【０３２５】

【数１３６】

【０３２６】

【数１３７】

【０３２７】

【数１３８】

【０３２８】ステップ２ ｄＲ₁ −ｄＱ₁ ＝３−３＝０≧０、ゆえに、ノーマルモ
ード

【０３２９】

【数１３９】

【０３３０】

【数１４０】

【０３３１】

【数１４１】

【０３３２】

【数１４２】

【０３３３】

【数１４３】

【０３３４】ステップ３ ｄＲ₂ −ｄＱ₂ ＝２−３＝−１＜０，Ｒ₂(Ｘ）のｄＲ₂
次の係数α⁶ ≠０、ゆえに、クロスモード

【０３３５】

【数１４４】

【０３３６】

【数１４５】

【０３３７】

【数１４６】

【０３３８】

【数１４７】

【０３３９】

【数１４８】

【０３４０】ステップ４ ｄＲ₃ −ｄＱ₃ ＝２−２＝０≧０、ゆえに、ノーマルモ
ード

【０３４１】

【数１４９】

【０３４２】

【数１５０】

【０３４３】

【数１５１】

【０３４４】

【数１５２】

【０３４５】

【数１５３】

【０３４６】以上述べた４ステップの演算は図１７〜図
２６に示される。図１７、図１８に示すレジスタは全て
初期設定が行なわれている。ｄＲ₀ ＝３，ｄＱ₀ ＝４，
Ｒ₀(Ｘ）のｄＲ₀ 次の係数がα⁸ とクロスする条件が満
たされているので全ての切替器はクロス側に切替えられ
ている。割算器Ｇでは、１／α⁸ なる演算が行なわれ割
算結果のα⁷ が各演算ユニットの入力される。各々の演
算ユニットＰＥで行なわれた演算結果は次のステップで
レジスタに格納され、図１９、図２０に示す結果とな
る。結局、図１０以降の図面において、第１、３ステッ
プがクロスモード第２、４ステップがノーマルモードで
演算が行なわれ最終的に図２５、図２６においてω
（Ｘ）がレジスタＡ₀ に最上位のｄＲ₄ ＝１次の係数が
格納され、下位の係数が降冪の順に格納される。σ
（Ｘ）も同様にＡ₄ に（ｄＲ₄ ＋１）次の係数が格納さ
れ、下位の係数が降冪の順に格納されていることが判
る。既に述べたように, このσ（Ｘ）は消失シンボルが
存在する場合のσ（Ｘ）と同様に扱われる。

【０３４７】以上の動作をまとめて述べる。以上述べた
演算処理をまとめると次表のように表される。ここで
は、消失シンボルが存在する場合の特殊な例として説明
したε＝０の場合を分けておく。

【０３４８】

【表１】

【０３４９】

【表２】

【０３５０】

【表３】

【０３５１】以上述べたように何れの場合においても合
計２ｔステップの演算を繰り返した結果としてω
（Ｘ），σ（Ｘ）を得ることが出来る。

【０３５２】次に、図３〜図５に示す構成例における各
演算処理での切替器の動作をまとめておく。尚、本構成
例は一例に過ぎず他にも様々な構成例が考えられる。

【０３５３】

【表４】

【０３５４】この例では、各レジスタ群に対して初期値
となるシンドロームＳ_i と消失位置Ｕ_i およびユークリ
ッド互除法の演算を行う際のレジスタＤＲ，ＤＱの初期
値である（２ｔ−１）と２ｔ等の値をレジスタに格納す
るための回路が省略されている。シンドロームＳ_i を初
期化する回路としては、全てのレジスタに対して一斉に
係数を格納する方法や最後尾のレジスタから徐々に係数
を格納する方法など様々な方法が考えられる。前者の場
合では、各レジスタに入力用切替器を付加する必要があ
るが全てのレジスタを一斉に初期化できる。しかし、こ
れらの回路は極めて簡単な回路で構成可能であり、演算
の本質でないためここでは省略している。

【０３５５】例えば、全てのレジスタに対してシンドロ
ームＳ_i を一斉に格納する方法の例としては、図２７〜
図２９に示す構成法が考えられる。この構成法では多項
式演算の初期化を行う動作モード (ＰＩ) では切替器Ｑ
を接点１側に切替器Ｐを接点１側に切り替えることによ
りレジスタＡ_j とレジスタＢ_j+1 に同一の係数を初期値
として格納することが出来る。一方、ユークリッド互除
法の演算を行う場合の初期化動作モード (ＥＩ) では、
切替器Ｑを接点１側に切替器Ｐを３側に切り替えること
により、Ａ側のレジスタにシンドロームを格納しＢ側の
レジスタに０を格納することが出来る。

【０３５６】本構成法では、消失訂正に伴って必要にな
る消失位置多項式ｕ（Ｘ）及び修正シンドローム多項式
Ｔ（Ｘ）の多項式演算１ステップ当り４ｔ回の乗加算で
εステップで同時に行う。次にλ₀(Ｘ）の初期値をｕ
（Ｘ）に変更した改定ユークリッド互除法の演算を（２
ｔ−ε）ステップ行うことにより、誤り位置多項式σ
（Ｘ）と消失位置多項式ｕ（Ｘ）の積多項式となる総合
的な誤り位置多項式σ（Ｘ）を直接求めている。演算方
法を変更した結果として、演算過程は図２に示されるよ
うに簡略化される。即ちｕ（Ｘ），Ｔ（Ｘ）を最初のε
ステップの演算で同時に求め、次の（２ｔ−ε）ステッ
プでσ（Ｘ）とω（Ｘ）が求められている。このように
図１に示された従来の演算過程に比べて、図２に示され
る演算過程は初期の演算過程で得られるＵ_i やｕ（Ｘ）
の係数を後続の演算過程で使用することなく演算ができ
ることが判る。この最初の多項式演算と続く改定ユーク
リッド互除法の演算は途切れなく連続して実行できるた
め、消失シンボルの数に拘らず常に全部で２ｔステップ
の演算でσ（Ｘ）とω（Ｘ）を求めることが出来る。ま
た消失シンボルが無く通常訂正を行う場合のσ（Ｘ）
は、消失訂正を行う場合のσ（Ｘ）と全く同様に扱うこ
とができる。

【０３５７】本構成においては、消失シンボルの有無に
より２種類の動作を行うが、何れの場合にも得られるｄ
Ｒ_2t次の多項式ω（Ｘ）は最上位係数がＡ₀ に格納され
以下順に降冪の順に係数が格納されて格納される。ま
た、ε＞０なる消失シンボルが存在する場合に得られる
σ（Ｘ）とε＝０の消失シンボルが存在しない場合に得
られるσ（Ｘ）は共に（ｄＲ_2t＋１）次の多項式となり
最上位係数から順にＡ_2t〜Ａ_4tに降冪の順に係数が格納
されて得られる。また、消失訂正において誤りパターン
を計算する際には、σ（Ｘ）とω（Ｘ）を用いて訂正を
行うことにより消失位置Ｕ_i と誤り位置Ｘ_i に対する誤
りパターンの算出式として共通の式を用いることが出来
るようになる。また、ω（Ｘ），σ（Ｘ）の係数は、各
々レジスタＡ₀ 及びＡ_2tに最上位係数が格納されること
等から、誤りパターン計算が極めて容易になる特徴があ
る。

【０３５８】このように、本構成では消失訂正の演算を
１ステップ当たり４ｔ回の乗加算を２ｔステップ繰り返
すことにより実現できることになる。本構成法で必要な
乗加算回数は、本来消失訂正において必要な演算回数よ
り多いが、演算の過程が単純化されると共に消失位置Ｕ
_i や消失位置多項式ｕ（Ｘ）の係数等を格納するための
領域が不用になる等の多くの特徴がある。

【０３５９】以上述べた特徴から、本構成法を用いれば
より少ない回路規模で消失訂正を実現する復号器が構成
できる。また、演算器そのものの構成が簡単であるため
高速動作が可能になる。更に、演算が連続的に行えるこ
とから演算に必要なスループットタイムが少なくでき
る。尚、本構成においては最終段の演算器は実際には演
算を行っていないため、図３〜図５中の演算ユニットＰ
Ｅ＃４ｔとレジスタＡ_4tは簡単な制御回路の変更により
簡略化することが出来ることを付け加えておく。

【０３６０】本発明のデータ消失訂正方法の第２実施例
を述べる。第１実施例としての構成法Ｆでは、消失訂正
の復号化器を構成する際に問題となるこれら多項式の計
算過程を単純化して、演算途中で保持すべき多項式係数
が不要となるような演算方法である。また、この演算方
法を実現するシステム例として図３〜図５に示すような
システム構成とその演算器の構成例として図６に示す演
算器構成を述べた。

【０３６１】構成法Ｆでは、４ｔ個の演算器と（８ｔ＋
２）個の記憶素子（レジスタ）を用いて全部で僅か２ｔ
ステップの連続的な演算で総合的な誤り位置多項式と誤
り評価多項式を得ることができる。従って、回路規模の
削減・高速動作が可能になる。構成法Ｆでは、消失訂正
に伴って必要になる消失位置多項式ｕ（Ｘ）及び修正シ
ンドローム多項式Ｔ（Ｘ）の多項式演算１ステップ当た
り４ｔ回の乗加算でεステップで同時に行う。次にλ₀
（Ｘ）の初期値をｕ（Ｘ）に変更した改訂ユークリッド
互除法の演算を（２ｔ−ε）ステップ行うことにより、
誤り位置多項式σ（Ｘ）と消失位置多項式ｕ（Ｘ）の積
多項式となる総合的な誤り位置多項式σ（Ｘ）を直接求
めている。

【０３６２】演算方法を変更した結果として、演算過程
は図２に示されるように簡略化される。即ちｕ（Ｘ），
Ｔ（Ｘ）を最初のεステップの演算で同時に求め、次の
（２ｔ−ε）ステップでσ（Ｘ）とω（Ｘ）が求められ
ている。このように図１に示された従来の演算過程に比
べて、図２に示される演算過程は初期の演算過程で得ら
れるＵ_i やｕ（Ｘ）の係数を後続の演算過程で使用する
ことなく演算ができる。この最初の多項式演算と続く改
訂ユークリッド互除法の演算は途切れなく連続して実行
できるため、消失シンボルの数に拘らず常に全部で２ｔ
ステップの演算でσ（Ｘ）とω（Ｘ）を求めることが出
来る。また消失シンボルが無く通常訂正を行う場合のσ
（Ｘ）は、消失訂正を行う場合のσ（Ｘ）は全く同等に
扱うことができる。

【０３６３】本構成法においては、消失シンボルの有無
により２種類の動作を行うが、何れの場合にも得られる
ｄＲ_2t次の多項式ω（Ｘ）は最上位係数がＡ₀ に格納さ
れ以下順に降冪の順に係数が格納されて格納される。ま
た、ε＞０なる消失シンボルが存在する場合に得られる
σ（Ｘ）とε＝０の消失シンボルが存在しない場合に得
られるσ（Ｘ）は共に（ｄＲ_2t＋１）次の多項式となり
最上位係数から順に図３〜図５に示すレジスタＡ_2t〜Ａ
_4tに降冪の順に係数が格納されて得られる。また、消失
訂正において誤りパターンを計算する際には、σ（Ｘ）
とω（Ｘ）を用いて訂正を行うことにより消失位置Ｕ_i
と誤り位置Ｘ_i に対する誤りパターンの算出式として共
通の式を用いることが出来るようになる。また、ω
（Ｘ），σ（Ｘ）の係数は、各々レジスタＡ₀ 及びＡ_2t
に最上位係数が格納されること等から、誤りパターン計
算が極めて容易になる特徴がある。このように、構成法
Ｆでは消失訂正の演算を１ステップ当たり４ｔ回の乗加
算を２ｔステップ繰り返すことにより実現できることに
なる。本構成法で必要な乗加算回数は、本来消失訂正に
おいて必要な演算回数より多いが、演算の過程が単純化
されると共に消失位置Ｕ_i や消失位置多項式ｕ（Ｘ）の
係数等を格納するための領域が不要になる等の多くの特
徴がある。

【０３６４】以上述べたような特徴から、本構成法を用
いればより少ない回路規模で消失訂正を実現する復号器
が構成できる。また、演算器そのものの構成が簡単であ
るため高速動作が可能になる。更に、演算が連続的に行
えることから演算に必要なスループットタイムが少なく
できる。しかしながら、構成法Ｆにおいては図３〜図５
に示す例におけるレジスタＵＤ₁ 〜ＵＤ_2tという消失位
置を格納するためのレジスタが別途必要になり回路規模
を増大させる欠点があった。

【０３６５】第２実施例は上記第１実施例の消失訂正回
路の構成法Ｆを改良して、消失位置多項式ｕ（Ｘ）と修
正シンドローム多項式Ｔ（Ｘ）の係数計算を行う時に必
要となる消失位置を格納するための領域として、消失位
置多項式ｕ（Ｘ）の係数を格納するレジスタを使用する
ことにより、構成法Ｆで必要であった消失位置格納用の
レジスタＵＤ₁ 〜ＵＤ_2tを省略できる構成を提供する。

【０３６６】５．１ 消失位置多項式ｕ（Ｘ）の計算手
順の考察 第１実施例で示した消失訂正回路の構成法Ｆでは、消失
位置多項式ｕ（Ｘ）及び修正シンドローム多項式Ｔ
（Ｘ）の係数を逐次的に求める過程は、次に示すような
ｕ^(k) （Ｘ）及びＴ^(k) （Ｘ）なる多項式を準備し、上
記式 (33) 及び式 (46) の初期設定後、式 (34) 及び式
(47) で与えられる漸化式をｉ＝εまで繰り返すことに
より実現されている。Ｔ（Ｘ）を求める演算の初期値Ｔ
⁽⁰⁾ （Ｘ）となるシンドローム多項式Ｓ（Ｘ）は最初か
ら（２ｔ−１）次の多項式である。最終的に求められる
Ｔ（Ｘ）はＸ^2tに対する剰余多項式で良いことから、式
(47) の繰り返しの途中で必要な多項式Ｔ⁽ⁱ⁾ （Ｘ）の
記憶すべき係数は（２ｔ−１）次分の係数で良いことに
なる。また、式 (47) から明らかにＴ⁽ⁱ⁾ （Ｘ）の最下
位の係数に対する演算が必要ないことから、式 (47) で
示される１回繰り返し演算においては、常に（２ｔ−
１）個の係数に対する（２ｔ−１）回の乗加算が行われ
ることになる。

【０３６７】一方、式 (33) に示されるように消失位置
多項式ｕ（Ｘ）を求めるための初期値ｕ⁽⁰⁾ （Ｘ）は０
次の多項式であり、式 (34) の第ｉ回目の繰り返しで得
られるｕ⁽ⁱ⁾ （Ｘ）がｉ次の多項式となる。Ｔ
⁽ⁱ⁾ （Ｘ）に対する繰り返し演算の場合と同様に、ｕ
⁽ⁱ⁾ （Ｘ）の最下位の係数に対する演算が必要ない。従
って、式 (34) で示される第ｉ回目の演算においては、
高々ｉ個の係数に対するｉ回の乗加算が行われれば良い
ことになる。また、ｕ⁽ⁱ⁾ （Ｘ）を格納するレジスタの
数は、式 (34) で示される第ｉ回目の演算により得られ
るｕ⁽ⁱ⁾ （Ｘ）の次数はｉ次であるから、高々（ｉ＋
１）個の係数格納領域があれば良い。

【０３６８】構成法Ｆでは、修正シンドローム多項式Ｔ
（Ｘ）の計算と消失位置多項式ｕ（Ｘ）の計算とは同時
に行われる。第ｉ回目の繰り返しを行う際には、ｕ⁽ⁱ⁾
（Ｘ）及びＴ⁽ⁱ⁾ （Ｘ）を計算するために式 (34) 及び
式 (47) の演算に消失位置Ｕ_i は使用されるが、使用さ
れるのはε回の繰り返し中でこのただ１回である。従っ
て、今Ｕ_1,Ｕ_2,…_, Ｕεの順に演算されるとすれば、演
算が進につれてＵ₁ から順に消失位置の情報が不用にな
るため１ステップの演算が終了する毎に演算が終了した
消失位置を順次捨てて良いことになる。実際、図３〜図
５の構成法Ｆではレジスタに格納された消失位置は、多
項式乗算の過程で１ステップ当たり１個づつシフトされ
て切替器Ｓを通して全演算ユニットに供給されている
が、一度計算された消失位置は記憶されていないことが
判る。以上述べたように、多項式ｕ⁽ⁱ⁾ （Ｘ）は最大で
２ｔ次の多項式となるため（２ｔ＋１）個の係数を格納
できるレジスタが必要であるが、ｕ⁽ⁱ⁾ （Ｘ）の次数は
演算が進につれ増加するが、逆に記憶すべき消失位置Ｕ
_i は演算が進につれ減少する。従って、消失位置多項式
を求める多項式ｕ⁽ⁱ⁾ （Ｘ）と消失位置Ｕ_i とは記憶領
域を兼用できる可能性がある。

【０３６９】５．２ 提案する消失訂正回路の構成法 第２実施例では第１実施例として示した構成法Ｆに対し
て、回路構造と演算器の構成法を改良することにより、
消失位置多項式を求める多項式ｕ⁽ⁱ⁾ （Ｘ）と消失位置
Ｕ_i の記憶領域を兼用する構成法を提案する。本構成法
によれば、図３〜図５の構成法Ｆにおいて必要であった
消失位置記憶用レジスタＵＤ_i が不要になる。

【０３７０】第２実施例の構成方法の概念的な構成図を
図２７〜図２９に示す。本構成法の基本構造は、図３〜
図５に示した構成法Ｆの構造に基づいている。構成法Ｆ
では消失位置の記憶領域としてレジスタＵＤ₁ 〜ＵＤ_2t
を持ち、この中に格納された消失位置Ｕ_i を１ステップ
に１個づつシフトすることにより、乗算係数となる消失
位置を切替器Ｓを経由して各演算ユニットに供給してい
た。これに対して本構成では、構成法Ｆからこの消失位
置記憶用のレジスタを削除しその代わりに消失位置多項
式ｕ（Ｘ）計算用の多項式ｕ⁽ⁱ⁾ （Ｘ）の２ｔ次〜１次
までの係数を格納するためのレジスタＡ_2t〜Ａ_4t-1を消
失位置格納用のレジスタとして兼用する。

【０３７１】構成法Ｆでは消失シンボルの有無により次
の２つに演算の過程を分けて考えた。ε＝０の場合

【０３７２】

【表５】

【０３７３】

【表６】

【０３７４】尚、ε＝２ｔの場合は、消失シンボルが存
在する場合においてユークリッド互除法の演算が１回も
実行されない特殊な場合と考えられるので、この表では
まとめてある。

【０３７５】第２実施例として提案する本構成法の動作
においても、ユークリッド互除法演算用初期化 (ＥＩ)
・ユークリッド互除演算 (ＥＣ, ＥＮ )・多項式演算用
初期化 (ＰＩ) の 4つの動作モードは構成法Ｆと全く同
一の処理を行う。一方、レジスタＡ_2t〜Ａ_4t-1が消失位
置の記憶領域を兼ねているため、消失シンボルが存在す
るε＞０の場合における最初のεステップで行われる多
項式演算を実行する過程 (ＰＭ，ＰＥ) の動作が異なる
ことになる。これに伴って、演算ユニットでは構成法Ｆ
必要であった式 (66) 〜式 (69) で示される４種類の演
算に加えて式 (70) 〜式 (72) で示される３種類の演算
が必要になる。

【０３７６】

【数１５４】

【０３７７】従って演算ユニットの構成に関しては、こ
の７種類の演算が可能な構成が必要になるが、これは例
えば図２７〜図２９、図３０〜図３１の構成において用
いられている図３２に示されるような簡単な演算ユニッ
トＰＥの構成で実現可能である。図３２の演算ユニット
ＰＥは、３つの切替器１０１：１０２（Ｎ）、１０５
（Ｐ）：１０７（Ｔ）を次表に示されように切り換える
ことにより、上で述べたステップ 1) 〜 7) の演算を実
現できる。

【０３７８】

【表７】

【０３７９】尚、図２９〜図３２では図３２に示すよう
な乗算器１０４（Ｌ）、加算器１０３（Ｋ）、上記切替
器Ｎ, Ｐ, Ｔから成る演算器の構成により実現されてい
るが、演算器の構成法自体は上の７種類の演算を行うこ
とができる構成であればどのような構成でも良い。

【０３８０】図２９〜図３１の構成図を簡単に説明す
る。割り算ユニットＤＩＶは構成中ただ１つ存在する。
図中のＧは除算ユニットであり、ユークリッド互除法に
おける２多項式の最上位係数間でＥ／Ｆなる除算が行わ
れる。この割算の結果は、切替器Ｓで多項式演算時に消
失位置を記憶しているレジスタＡ_2tから供給される値と
切り替えられて、各演算ユニットＰＥ＃１〜ＰＥ＃２ｔ
に供給される。切替器Ｒはユークリッド互除法の演算の
ための初期化を行う切替器である。割り算ユニットＤＩ
ＶにおけるレジスタＤＲ，ＤＱは、改訂版ユークリッド
互除法の演算を行う際にレジスタＡ_0,Ｂ₀ に格納されて
いる多項式Ｒ_i （Ｘ）_, Ｑ_i （Ｘ）の最上位係数の次数
ｄＲ_i,ｄＱ_i を格納する。実際に演算が行われる時に
は、Ｒ_i （Ｘ）_, Ｑ_i （Ｘ）の次数を表すことになる。
割り算ユニットＤＩＶの制御信号発生部 ( controller
) １２０は、レジスタＤＲ，ＤＱの比較結果と、レジ
スタＡ₀ の０検出結果及び現在の演算ステップ数等の情
報から各演算ユニットで行うべき演算の動作を判定し、
乗算加算演算ユニットＭＬＴの各演算ユニットＰＥを独
立に制御する。

【０３８１】乗算加算演算ユニットＭＬＴは最初のεス
テップの演算においても次の（２ｔ−ε）ステップの演
算においても、本構成では２ｔ個のパリティが付加され
たシステムに対して４ｔ個の演算ユニットが必要であ
る。但し、これは演算器を多重化して使用せず、１ステ
ップの繰り返しに対して各演算ユニットが１回の乗加算
しか行わない場合を想定している。図２９〜図３１中の
レジスタの内、図中の左側にあるレジスタ群Ａ_0,Ａ_1,…
_,Ａ_4tをＡ側のレジスタと呼び、右側のレジスタ群Ｂ_0,
Ｂ_1,…_, Ｂ_4tをＢ側のレジスタと呼ぶことにする。割り
算ユニットＤＩＶと乗算加算演算ユニットＭＬＴを合わ
せるとＡ側のレジスタは、全部で（４ｔ＋１）個、Ｂ側
のレジスタは全部で（４ｔ＋１）個の合計（８ｔ＋２）
個が使用されている。同時に演算ユニットの数が４ｔ個
使用されている。演算中においては、各レジスタに種々
の多項式の係数が格納される。重要な係数の格納法につ
いては次節で消失シンボルが存在する場合と存在しない
場合とに分けて説明する。

【０３８２】なお、乗算加算演算ユニットＭＬＴの最後
段のＡ側レジスタの入力は切替え器１１９（Ｊ）により
０又は 1が入力されるため、動作中は最後段の演算ユニ
ットＰＥ＃４ｔは実際には演算を行わないことになる。
また演算ユニットＰＥ＃２ｔもレジスタＡ_2tから供給さ
れる係数は常に０であるから実際には演算を行っていな
い。従って、若干の制御の変更でレジスタＡ_4tおよび演
算ユニットＰＥ＃２ｔ、演算ユニットＰＥ＃４ｔは削減
でき、更に回路が簡略化が可能である。しかし、本構成
の原理説明の為に入れてある。

【０３８３】５．３ 提案する消失訂正回路の動作例 次に、演算を行なう各多項式の係数の格納方法、初期値
設定及び演算方法について説明する。手順は消失シンボ
ルが存在する場合（ε＞０）と消失シンボルが存在しな
い場合（ε＝０）とで動作が異なるが、後者の場合に
は、既に報告した構成法Ｆの場合と同じ動作を行うので
ここでは詳細の説明を省略する。なお、消失シンボルが
存在するとき、式３４、式４７は下記式に書き直すこと
ができる。

【０３８４】

【数１５５】

【０３８５】

【数１５６】

【０３８６】図２９〜図３１の概念構成図においても構
成法Ｆの場合と同様に、ｕ⁽ⁱ⁾ （Ｘ）とＴ⁽ⁱ⁾ （Ｘ）の
係数はＡ側のレジスタに格納し、Ｂ側のレジスタにはＡ
側のレジスタに格納されている係数を１次分下位にシフ
トした係数を格納することにする。最終的に必要なＴ
（Ｘ）は（２ｔ−１）次の多項式であるから、演算途中
において保持すべきＴ⁽ⁱ⁾ （Ｘ）の係数も、２ｔ−１次
分の係数で良いことになる。従って、Ｔ⁽ⁱ⁾ （Ｘ）の各
係数は最上位の２ｔ−１次の係数から順に降冪の順にレ
ジスタＡ_0,Ａ_1,…_, Ａ_2t-1に格納される。Ａ側のレジス
タにはＴ⁽ⁱ⁾ （Ｘ）に続いてｕ⁽ⁱ⁾ （Ｘ）の係数がレジ
スタＡ_2tからレジスタＡ_4t迄に同じく降冪の順に格納さ
れる。ｕ⁽ⁱ⁾ （Ｘ）の最大次数は２ｔ次であるから係数
の数は最大で（２ｔ＋１）個となり、レジスタＡ_2tから
レジスタＡ_4t迄の（２ｔ＋１）個のレジスタに降冪の順
に格納する。

【０３８７】確かに、最終的に求められる消失位置多項
式ｕ（Ｘ）はε次であるから最大２ｔ次の多項式とな
り、ｕ（Ｘ）を格納するためのレジスタは最大（２ｔ＋
１）個必要である。しかし、消失位置多項式ｕ（Ｘ）を
求める過程において格納すべき多項式ｕ⁽ⁱ⁾ （Ｘ）の次
数は第ｉステップの演算後にｉ次となるため高々（ｉ＋
１）個の係数を格納するレジスタがあれば良い。そこ
で、多項式演算時には初期値としてε個 (最大２ｔ個 )
の消失位置Ｕ₁ 〜ＵεをレジスタＡ_2t〜Ａ_4t-1までの２
ｔ個のレジスタに格納しておく。そして、１回の多項式
演算毎にレジスタＡ_2tから順次シフトされて出力され、
切替器Ｓを通して各演算ユニットに供給される。

【０３８８】今、第ｉステップの多項式演算を考える。
第ｉステップの多項式演算ではｉ−１次の多項式ｕ
^(i-1) （Ｘ）に対して１次多項式１−ＸＵ_i を乗算する
演算が行われる。多項式ｕ^(i-1) （Ｘ）のｉ個の係数は
レジスタＡ_4t-i+1〜Ａ_4tまでのｉ個のレジスタに格納さ
れている。この時、Ａ_2t〜Ａ_4t-1までの（２ｔ−ｉ＋
１）個のレジスタには消失位置Ｕ_i 〜Ｕ_2tが格納されて
いる。Ｕ₁ 〜Ｕ_i-1 までの（ｉ−１）個の消失位置は既
に実行された（ｉ−１）回の演算が終了した時点で不用
となるため格納される必要がない。一方、Ｂ側のレジス
タ群はＡ側のレジスタに格納されている係数を１次分下
位にシフトして格納する。即ち、レジスタＡ₀ に格納さ
れている係数は、レジスタＢ₁ にも格納され、以下、Ａ
_i に格納されている全ての係数がＢ_i+1 に格納される。
尚、Ｂ₀ は０を入れることにする。尚、第ｉステップの
演算において消失位置が格納されているレジスタＡ_2t〜
Ａ_4t-iに対応するＢ側のレジスタＢ_2t+1〜Ｂ_4t-i+1には
便宜的に０を入れておくことにする。

【０３８９】初期値設定を説明する。Ｔ₍₀₎ （Ｘ）＝Ｓ
（Ｘ）であるから、Ｓ_2tがレジスタＡ₀ に初期値として
格納され以下Ｓ₁ がレジスタＡ_2t-1に格納される迄、全
てのシンドロームが格納される。また、ｕ⁽⁰⁾ （Ｘ）＝
１であるから、レジスタＡ_4tに１を初期設定値として与
える。更に、最大２ｔ個の消失位置Ｕ₁ 〜Ｕ_2tは初期設
定値としてレジスタＡ_2t〜Ａ_4t-1に格納される。消失シ
ンボルの数εが２ｔよりも少ない場合には何が格納され
ても良いが便宜的に０を格納するものとする。一方、Ｂ
側のレジスタ群にはＡ側のレジスタ群の係数を１次分下
位にシフトして格納することにする。消失位置に対応す
るレジスタＢ_2t+1〜Ｂ_4t-i+1には０を格納する。尚、細
かな初期設定用の回路は本質的でないため省いてある。

【０３９０】動作を説明する。上で述べたような係数格
納方法及び初期値設定の後、最初のεステップの演算で
レジスタＡ_2t〜Ａ_4t-1に格納されている消失位置Ｕ₁ 〜
Ｕ_2tを用いてＴ⁽ⁱ⁾ （Ｘ）及びｕ⁽ⁱ⁾ （Ｘ）の多項式演
算を行う。今、第ｉステップ (ｉ≦ε ) における多項
式演算を考える。レジスタＡ₀ 〜Ａ_2t-1にはＴ
^(i-1) （Ｘ）の係数が格納されている。また、レジスタ
Ａ_4t-i+1〜Ａ_4tにはｕ^(i-1) （Ｘ）の係数が格納されて
いる。各多項式の係数に対する最初の第εステップまで
の多項式演算では、（２ｔ−１）次の多項式Ｔ
^(i-1) （Ｘ）及び（ｉ−１）次の多項式ｕ^(i-1) （Ｘ）
に対して１次多項式１−ＸＵ_i を乗算する演算が行われ
る。従って、これら多項式の係数が格納されているレジ
スタに対しては構成法Ｆと同様の演算が行われる。即
ち、切替器Ｓは２側に切り替えられ１ステップに１つづ
つの消失位置Ｕ_i がレジスタＡ_2tから順次供給される。
多項式を格納しているレジスタに対する演算を行うＰＥ
＃１〜ＰＥ＃２ｔ及びＰＥ＃４ｔ−ｉ＋１〜ＰＥ＃４ｔ
の各演算ユニットでは、切替器Ｎは 1-1' 側に、切替器
Ｐは１側に、切替器Ｔは１側に切り替えられる。以上の
設定から、各演算ユニットでは

【０３９１】

【数１５７】

【０３９２】なる演算を行うことになる。ここで

【０３９３】

【数１５８】

【０３９４】なる消失位置が供給されており、第ｊ番目
のレジスタに格納されている係数に対して、

【０３９５】

【数１５９】

【０３９６】なる演算が行われることになる。実際には
レジスタＢ_j にはレジスタＡ_j-1 と同じ値が入っている
から、

【０３９７】

【数１６０】

【０３９８】なる演算が行われることになる。この出力
がレジスタＡ_j-1 とレジスタＢ_j の 2つのレジスタに同
時に格納される。この演算の結果、Ｔ⁽ⁱ⁾ （Ｘ）とｕ
⁽ⁱ⁾ （Ｘ）の係数が、Ａ側のレジスタに格納され、Ｂ側
にもその１次下位にシフトされた係数が格納されること
になる。但し、構成法Ｆでは最初のεステップの多項式
演算時にはレジスタＡ_2tには０が格納されていたのに対
して、本構成法では消失位置が格納されている。このた
め、演算ユニットＰＥ＃２ｔにおける演算を通常通り行
うことが不可能になる。そこで、多項式演算時の演算ユ
ニットＰＥ＃２ｔにおける処理を次のように変更する。

【０３９９】

【数１６１】

【０４００】この変更により、演算ユニットＰＥ＃２ｔ
はレジスタＡ_2tから０が供給されたのと同じ動作を行う
ことになる。一方、消失位置を格納しているレジスタＡ
_2t〜Ａ_4t-iに対しては演算の必要がなく、単に格納され
ている係数をレジスタ番号の小さいレジスタにシフトし
て次の演算ステップにおいてレジスタＡ_2tからＵ_i+1 が
出力されるようにする。従って、演算ユニットＰＥ＃２
ｔ＋１〜演算ユニットＰＥ＃４ｔ−ｉの消失位置を格納
しているレジスタに対する処理を

【０４０１】

【数１６２】

【０４０２】とすればよいことになる。尚、多項式演算
時には最終段の切替器１１９（Ｊ）からは１が供給され
る。

【０４０３】以上述べたように、最初のεステップの多
項式演算においては、演算ユニットＰＥ＃２ｔ＋１〜演
算ユニットＰＥ＃４ｔ−ｉにおいて演算ステップ数に応
じた処理を行うことにより消失位置記憶用レジスタを消
失位置多項式を求めるための多項式ｕ⁽ⁱ⁾ （Ｘ）の係数
記憶領域と兼用することができる。この繰り返しをε回
繰り返した後には、Ａ側レジスタ群にはＴ⁽ ε
⁾ （Ｘ），ｕ⁽ ε⁾ （Ｘ）が得られることになる。つま
り、レジスタＡ₀ にＴ_2tが格納され、以下レジスタＡ
_2t-1までＡ側のレジスタには修正シンドローム多項式Ｔ
（Ｘ）の係数が降冪の順に格納される。また、消失位置
多項式ｕ（Ｘ）の係数は、レジスタＡ_2tに２ｔ次の係数
が格納され、以下レジスタＡ_4tに０次の係数が格納され
るまで（２ｔ＋１）個の係数が降冪の順に格納される。
この時点で、最初に記憶されていた全ての消失位置は後
段で使用することがないため全て捨てられている。この
ように最初のεステップの多項式演算が終わると、各レ
ジスタに格納されている係数は構成法Ｆの場合と全く同
じになる。そこで、次にこの格納された係数を初期値と
して改訂版ユークリッド互除法の繰り返しを行うことに
なるが、以降の処理は構成法Ｆと同一である。

【０４０４】本実施例の構成においてもＡ側のレジスタ
群には「改訂版ユークリッド互除法」の演算におけるＲ
_i （Ｘ），λ_i （Ｘ）の係数を格納し、Ｂ側のレジスタ
群にはＱ_i （Ｘ），μ_i （Ｘ）の係数を降冪の順に格納
する。この時、Ｒ_i （Ｘ），Ｑ_i （Ｘ）の係数はｄＲ_i
次の係数が最上位にくるように格納される。このユーク
リッド互除法の演算における初期設定は、Ａ側のレジス
タ群に降冪の順にＲ_i （Ｘ）の初期値Ｒ₀ （Ｘ）＝Ｔ
（Ｘ）の係数を格納する。レジスタＡ₀ にＴ_2tを格納
し、以下２ｔ個の係数をレジスタＡ_2t-1まで格納する。
Ｒ₀ （Ｘ）に続いてＡ側のレジスタには、λ_i （Ｘ）の
係数を格納する。Ｒ₀ （Ｘ）に続いてＡ側のレジスタに
は、λ_i （Ｘ）の係数を格納する。λ₀ （Ｘ）＝ｕ
（Ｘ）であるから、レジスタＡ_2tからＡ_4tまでの初期値
をｕ（Ｘ）の係数に置き換えれば良いことになる。レジ
スタＡ_2tにはｕ（Ｘ）の２ｔ次の係数が格納され、以下
レジスタＡ_4tにｕ（Ｘ）の０次の係数である１が格納さ
れるまで、降冪の順にｕ（Ｘ）の係数を格納する。

【０４０５】一方、Ｂ側のレジスタの初期設定は、Ａ側
のレジスタ群と同様に降冪の順にＱ_i （Ｘ）の初期値Ｑ
₀ （Ｘ）＝Ｘ^2tの係数を格納する。これは、レジスタＢ
₀ に１を格納し、それ以外のレジスタ１からレジスタ２
ｔの係数を０とすれば実現できる。Ｑ₀ （Ｘ）に続いて
Ｂ側のレジスタには、μ_i （Ｘ）の係数を格納する。μ
₀ （Ｘ）＝０であるから、Ｂ側のレジスタはＢ₀ を１と
し、それ以外のレジスタを全て０とすることでよいこと
になる。以上述べたことから、最初のεステップの演算
を終えた後に、Ａ側のレジスタに残った係数をそのまま
用いてユークリッド互除法の演算を続けるためには、構
成方法Ｆと同様に本構成法においても多項式演算の最後
になるεステップ目の繰り返しの時に、同時に次の改訂
ユークリッド互除法の演算を行う為のＱ₀ （Ｘ）μ
₀ （Ｘ）の初期値であるＸ^2t，０の係数をＢ側のレジス
タに用意する動作を行う必要がある。

【０４０６】これはεステップ目の繰り返しの演算にお
いて、Ｂ側のレジスタには演算結果のＴ（Ｘ）の係数を
格納せず、Ｂ₀ ＝１とし、Ｂ₁ 以降のレジスタを全て０
に初期化することで実現できる。例えば、図６の演算器
構成においては、多項式演算モードにおいてＢ側のレジ
スタの入力信号の切替器である切替器Ｐを３側に切り替
えることにより簡単に実現できる。このとき、演算ユニ
ット演算ユニットＰＥ＃１〜ＰＥ＃２ｔ−１、および、
演算ユニットＰＥ＃４ｔ−ｉ＋１〜ＰＥ＃４ｔに対し
て、

【０４０７】

【数１６３】

【０４０８】演算ユニットＰＥ＃２ｔに対しては、

【０４０９】

【数１６４】

【０４１０】演算ユニットＰＥ＃２ｔ＋１〜ＰＥ＃４ｔ
−ｉに対しては、

【０４１１】

【数１６５】

【０４１２】なる演算が各々を行われることになる。こ
の時、切替器Ｒを２側に切り替えてレジスタＢ₀ には 1
を格納し、ｄＲ_i,ｄＱ_i を格納するためのレジスタであ
るＤＲ，ＤＱも同時に各々（２ｔ−１），２ｔで初期化
する。

【０４１３】このように第εステップで改訂版ユークリ
ッド互除法のための初期値が設定された後に、改訂版ユ
ークリッド互除法の演算が１ステップずつ（２ｔ−ε）
ステップに渡って順に行なわる。この過程は構成法Ｆと
同一であるが繰り返し述べる。ユークリッド互除法の演
算を行う第ｉ（ε＜ｉ≦２ｔ）ステップの演算の動作を
説明する。消失シンボルの数εが２ｔ個ある場合は、２
ｔ回の多項式演算だけでω（Ｘ），σ（Ｘ）が求められ
ることになるからこれ以上のユークリッド互除法の演算
は不用になる。そこで、ここでは１個以上２ｔ個未満の
消失シンボルがある場合を想定する。このような場合に
は少なくとも１回のユークリッド互除法が多項式演算後
に行われることになる。

【０４１４】先ず、０検出器ＤでＲ_i-1 （Ｘ）のｄＲ
_i-1 次係数が０か否かが検出される。この結果とレジス
タＤＲ_i-1 ，ＤＱ_i-1 の大小関係とから動作モードが決
定される。ＤＲ_i-1 ＜ＤＱ_i-1 で、かつ、Ａ₀ ≠０の状
態が知らされた場合にはクロスモード、その他の場合に
はノーマルモードとなる。これは、本願発明者による特
願平３−２５４１８３号の明細書で述べたように改訂版
ユークリッド互除法におけるシフトモードは実は割算器
Ｇからの商が０の場合のノーマルモードとして扱うこと
が出来るためである。モードが決定すると、割り算ユニ
ットＤＩＶにある２つの切換器Ｃ及びＨが動作モードに
応じてクロス接点（１−１′）またはノーマル接点（２
−２′）に切り替わる。

【０４１５】レジスタＡ₀ の値、即ち、Ｒ_i-1 （Ｘ）の
ｄＲ_i-1 次の係数とレジスタＢ₀ の値、即ち、Ｑ
_i-1 （Ｘ）のｄＱ_i-1 次の係数が切換器Ｃを通って割算
器Ｇに入力される。割算器Ｄでは、図中のＥ，Ｆの入力
に対してＥ／Ｆの割算を行い、その結果Ｓを出力する。
ユークリッド互除法の演算中は切替器Ｓは割算器側接点
１が選択される。

【０４１６】一方、乗算加算演算ユニットＭＬＴの各演
算ユニットＰＥでは割り算ユニットＤＩＶで判定された
動作モードに応じて演算が行なわれる。ユークリッド互
除法の演算中は、切替器Ｐは２側、切替器Ｔは１側が選
択される。クロスモードの場合には、切替器Ｎはクロス
側接点（１−１′）が選択され、図３２に示す演算ユニ
ットＰＥにおいて割算器の出力をＺで表すと

【０４１７】

【数１６６】

【０４１８】なる演算が行われる。一方のノーマルモー
ドの場合には、切替器Ｎはノーマル側接点（２−２′）
が選択され、

【０４１９】

【数１６７】

【０４２０】なる演算が行われる。各々の演算ユニット
で演算された係数はレジスタに格納され１ステップの演
算が終了する。第ｊ番のレジスタにおいて係数の格納
は、Ａ側のレジスタには第（ｊ＋１）演算ユニットの
Ｘ′出力を格納し、Ｂ側のレジスタは第ｊ演算ユニット
のＹ′出力を格納する。即ち、次式のように表される。

【０４２１】

【数１６８】

【０４２２】この手順を（２ｔ−ε）回繰り返すことに
より、

【０４２３】

【数１６９】

【０４２４】として求めることが出来る。多項式の次数
は各々ｄＲ_i , （ｄＲ_i ＋１）である。ω（Ｘ）の係数
はｄＲ_i 次の係数がレジスタＡ₀ に格納され以下降冪の
順に下位係数が格納される。σ（Ｘ）の係数も同様にレ
ジスタＡ_2tに（ｄＲ_i ＋１）次の係数が格納され、以下
降冪の順に下位係数が格納される。

【０４２５】消失訂正を行う場合の動作例を例題を用い
て説明する。この例は、規約多項式ｇ（Ｘ）＝Ｘ⁴ ＋Ｘ
＋１を用いて定義される有限体ＧＦ（２⁴ ）を用いて２
ｔ＝４パリティが付加された符号を用いている。通常訂
正の場合には最大２シンボル誤り訂正が可能であるが、
消失訂正の場合には（ε＋２ν）≦２ｔを満たす範囲で
訂正が可能である。ここでは、構成法Ｆで示した例と同
じε＝２，ν＝１の例を説明する。２個の消失位置は、

【０４２６】

【数１７０】

【０４２７】今、シンドローム多項式Ｓ（Ｘ）が、

【０４２８】

【数１７１】

【０４２９】と求められたとする。このシンドローム多
項式Ｓ（Ｘ）から改訂版ユークリッド互除法を用いて誤
り位置多項式σ（Ｘ）を導出すると次のようになる。

【０４３０】ステップ 1 : 多項式演算 消失位置Ｕ_i から消失位置多項式ｕ（Ｘ）と修正シンド
ローム多項式Ｔ（Ｘ）との係数を求める。初期設定を

【０４３１】

【数１７２】

【０４３２】として、次の演算を行う。

【０４３３】

【数１７３】

【０４３４】

【数１７４】

【０４３５】ステップ 2 : 多項式演算

【０４３６】

【数１７５】

【０４３７】

【数１７６】

【０４３８】ステップ 3 : ユークリッドの互除法・ク
ロスモード演算 ステップ 1 , 2 で求められたＴ（Ｘ），ｕ（Ｘ）を用
いて改訂版ユークリッド互除法の演算を行う。初期値設
定を次のように行う。

【０４３９】

【数１７７】

【０４４０】繰り返しの演算は演算モードの判定の後、
次のように行われる。

【０４４１】

【数１７８】

【０４４２】ステップ 4 : ユークリッドの互除法・ノ
ーマルモード演算

【０４４３】

【数１７９】

【０４４４】以上、４ステップの繰り返し演算で、σ
（Ｘ），ω（Ｘ）は、次式のように求められる。

【０４４５】

【数１８０】

【０４４６】

【数１８１】

【０４４７】以上述べた４ステップの演算で求めるσ
（Ｘ）とω（Ｘ）が求められる。この演算過程を提案す
る構成法で実現した場合の演算過程を順に図３３〜図４
２に示す。図３３、図３４におけるレジスタは既に初期
設定されている。この例では、ε＝２であるから多項式
演算用の初期化がされている。レジスタＡ₄ 〜Ａ₅ は消
失位置Ｕ₁ ＝α⁰ , Ｕ₂ ＝α¹ が順に格納されている。
レジスタＡ₀ 〜Ａ₃ にはＴ⁽⁰⁾ ( Ｘ）の係数であるシン
ドロームＳ₁ 〜Ｓ₄ が格納されており、Ａ₈ にはｕ⁽⁰⁾
( Ｘ）の係数である１が格納されている。Ｂ側のレジス
タ群にはＴ⁽⁰⁾ ( Ｘ）の係数を１次下位にシフトしてレ
ジスタＢ₁ 〜Ｂ_2tに格納されている。レジスタＡ₆ 〜Ａ
₇ には本来Ｕ₃ ，Ｕ₄ が格納されるがここではε＝２な
ので０が格納される。レジスタＢ₅ 〜Ｂ₈ は全て０が格
納される。

【０４４８】図３３、図３４で示される第１ステップの
動作では、演算ユニットＰＥ＃１〜ＰＥ＃３においては
切替器Ｎがクロス側接点１−１′に切り替えられる。レ
ジスタＡ₄ から供給される消失位置Ｕ₁ ＝α⁺⁰を用いて

【０４４９】

【数１８２】

【０４５０】の演算が行われる。右辺第２項目でＸが掛
けられているため、Ｔ⁽⁰⁾ （Ｘ）のＸ³ の項の係数は計
算する必要がない。従って、実際に演算されるのは、

【０４５１】

【数１８３】

【０４５２】の３個の演算が演算ユニットＰＥ＃１〜Ｐ
Ｅ＃３で行われ、結果がレジスタＡ₀ 〜Ａ₂ とレジスタ
Ｂ₁ 〜Ｂ₃ に同時に格納される。演算ユニットＰＥ＃４
においても

【０４５３】

【数１８４】

【０４５４】なる演算が行われる。ところが、レジスタ
Ａ₄ からは消失位置が出力されているため演算ユニット
ＰＥ＃１〜ＰＥ＃３と同一の演算を行うことができな
い。しかし、これは単にレジスタＢ₄ の内容をレジスタ
Ａ₃ とレジスタＢ₄ に格納するだけであるから演算ユニ
ットＰＥ＃４では

【０４５５】

【数１８５】

【０４５６】なる演算を行えば良いことになり、図３２
に示す演算ユニットの構成では切替器Ｎを接点１−１′
側、切替器Ｐを接点１側のままで切替器Ｓを接点２側に
すれば実現できる。

【０４５７】ｕ⁽¹⁾ （Ｘ）に関する演算も同様である。

【０４５８】

【数１８６】

【０４５９】の演算に対して、ｕ⁽⁰⁾ （Ｘ）＝１である
から

【０４６０】

【数１８７】 の演算がＰＥ＃８において行われ、Ａ₇ とＡ₈ に同時に
格納される。多項式演算時には切替器Ｊから１がＡ₈ に
供給される。しかし、レジスタＡ₅ 〜Ａ₇ には消失位置
が格納されているためＰＥ＃５〜ＰＥ＃７では同一の演
算を行ってはならない。演算ユニットＰＥ＃５〜ＰＥ＃
７では単に消失位置を上位のレジスタにシフトする

【０４６１】

【数１８８】

【０４６２】なる動作を行えば良い。図３２の演算器構
成では、切替器Ｎを接点２−２′側、切替器Ｐを接点３
側、切替器Ｔを接点２側に切り替えることにより実現さ
れている。

【０４６３】第１ステップの演算が終了した時に、図３
５、図３６に示すように係数が格納される。次に演算さ
れるべき消失位置Ｕ₂ がレジスタＡ₄ に格納されている
ことに注意されたい。第２ステップも第１ステップと同
様に多項式演算が行われるが、ε＝２であるから多項式
演算の最終ステップとなるため同時にＢ側のレジスタを
ユークリッド互除法の演算用に初期化する。第２ステッ
プ目の演算において、Ｔ⁽¹⁾ （Ｘ）に対してはＰＥ＃１
〜ＰＥ＃４で第１ステップと同様の演算が行われる。こ
れに対して、ｕ⁽¹⁾ （Ｘ）に対する演算はｕ⁽¹⁾ （Ｘ）
が 1次の多項式であることから係数はＡ₇ とＡ₈ の２つ
のレジスタにのみ格納されているため、ＰＥ＃７〜ＰＥ
＃８では第１ステップと同じ演算が行われる。演算ユニ
ットＰＥ＃５〜ＰＥ＃６では第１ステップと同様にシフ
トの動作を行っている。但し、何れの演算においてもＢ
側レジスタを初期化するため切替器Ｐは３側が選択され
る。

【０４６４】第２ステップが終了した時点で多項式演算
が終了し、Ｔ（Ｘ），ｕ（Ｘ）が求められる。図３７、
図３８では第２ステップ終了時点の係数が各レジスタに
格納されている。レジスタＡ₀ 〜Ａ₃ のレジスタにはＲ
₀ （Ｘ）＝Ｔ（Ｘ）の係数が格納されレジスタＡ₄ 〜Ａ
₈ にはλ₀ （Ｘ）＝ｕ（Ｘ）の係数が格納されている。
一方、Ｂ側のレジスタはＱ₀ （Ｘ）＝Ｘ^2t ,μ₀ （Ｘ）
＝０となるよう初期化されている。レジスタＤＲ及びＤ
ＱにはｄＲ₀ 及びｄＱ₀ の値を格納する。改訂版ユーク
リッド互除法のアルゴリズムにおいて実際に演算が行わ
れる演算ステップではｄＲ₀ ，ｄＱ₀ は各々Ｒ
₀ （Ｘ），Ｑ₀ （Ｘ）の次数を表している。ユークリッ
ド互除法の演算の初期化の際には、ＤＲ，ＤＱの初期値
を（２ｔ−１），２ｔとする。これ以降の演算ステップ
で行われるユークリッド互除法の演算においては切替器
Ｔは常に 1側、切替器１１９（Ｊ）は常に１側を選択す
る。

【０４６５】図３７、図３８において行われる第３ステ
ップの演算は、通常訂正の場合の改訂版ユークリッド互
除法の演算と同一である。図９においてレジスタＤＲの
値（ｄＲ₀ ）が３でレジスタＤＱの値（ｄＱ₀ ）が４で
あるからＤＲ＜ＤＱの条件を満たしており、また、Ｒ₀
（Ｘ）のｄＲ₀ 次の係数がα⁹ と非零であるため、動作
モードがクロスモードになる。そこで、切替器Ｃ ,Ｈ ,
Ｎ がクロス側接点２−２′に切替えられ割算器Ｇにお
いて１／α⁹ なる演算が行なわれ、割算結果α⁶ が切替
器Ｓを経由して各演算ユニットに対して出力される。一
方の乗算加算演算ユニットＭＬＴではクロスモードの演
算が行われる。Ｒ₁（Ｘ）を求めるための演算は

【０４６６】

【数１８９】

【０４６７】で表される。これら３つの係数は次に示す
演算が演算ユニットＰＥ＃１〜ＰＥ＃３の各演算ユニッ
トにおいて行われることにより実現される。

【０４６８】

【数１９０】

【０４６９】同様に、λ₁ （Ｘ）を求めるための

【０４７０】

【数１９１】

【０４７１】なる計算は、演算ユニットＰＥ＃６〜ＰＥ
＃８で次に示す３つの係数演算が行われることにより実
現される。

【０４７２】

【数１９２】 この演算されたＲ₁ （Ｘ）_, λ₁ （Ｘ）の係数は図５
０、図５１に示すようにＡ側のレジスタに格納され、Ｂ
側のレジスタ群にはＱ₁ （Ｘ）＝Ｒ₀ （Ｘ）及びμ
₁ （Ｘ）＝λ₀ （Ｘ）の係数が格納される。

【０４７３】続いて図３９、図４０で行われる第４ステ
ップの演算では、レジスタＤＲの値（ｄＲ₁ ）が３でレ
ジスタＤＱの値（ｄＱ₁ ）が３であるからＤＲ≧ＤＱと
なり、ノーマルモードの演算を行う。そこで、切替器
Ｃ，Ｈ，Ｎがノーマル側１−１′に切替えられ割算器Ｇ
においてα¹³／α⁹ なる演算が行なわれ、割算結果α⁴
が切替器Ｓを経由して各演算ユニットに対して出力され
る。一方の乗算加算演算ユニットＭＬＴはノーマルモー
ドの演算を行う。Ｒ₂ ( Ｘ）を求めるための計算は

【０４７４】

【数１９３】

【０４７５】である。これらの係数を求めるためにＰＥ
＃1 〜ＰＥ＃3 の各演算ユニットにおいて、次に示す３
つの係数演算が行われることになる。

【０４７６】

【数１９４】

【０４７７】同様に、λ₁ （Ｘ）は

【０４７８】

【数１９５】

【０４７９】なる演算で求められるため、次に示す４つ
の係数演算が演算ユニットＰＥ＃５〜ＰＥ＃８で行われ
ることにより実現されている。

【０４８０】

【数１９６】

【０４８１】４ステップの演算が終了した時点でレジス
タに格納されている係数は、図４１、図４２に示すよう
になる。ω（Ｘ）の係数α⁹ ，０，α³ がレジスタＡ₀
〜Ａ ₂ に求められ、σ（Ｘ）の係数α⁷ ，α⁰ ，α¹⁴，
α⁴ がレジスタＡ₄ 〜Ａ₇ に求められている事が判る。

【０４８２】動作２：消失シンボルが存在しない場合 既に述べたように消失シンボルが存在しない場合の動作
は、構成法Ｆの場合と同一である。これは、切替器Ｔを
常に１側を選択して構成法Ｆと同一の演算を行うことに
より実現できる。全く同一なので説明は省略する。

【０４８３】以上述べた演算処理をまとめると次表のよ
うに表される。

【０４８４】

【表８】

【０４８５】

【表９】

【０４８６】このように提案する本構成法の動作におい
ても、ユークリッド互除法演算用初期化 (ＥＩ）・ユー
クリッド互除演算 (ＥＣ，ＥＮ )・多項式演算用初期化
(ＰＩ) の４つの動作モードは構成法Ｆと全く同一の処
理を行うが、多項式演算 (ＰＭ，ＰＥ )の場合の動作モ
ードでは演算ステップ数に応じて各演算ユニットで行わ
れる演算が変化する。尚、ε＝２ｔの場合は、消失シン
ボルが存在する場合においてユークリッド互除法の演算
が１回も実行されない特殊な場合と考えられるので、こ
の表ではまとめてある。従って演算ユニットの構成に関
しては、この７種類の演算が可能な構成が必要になる
が、これは例えば図２９、図３０の構成において用いら
れている図３２に示されるような簡単な演算ユニットの
構成で実現可能である。図３２の演算ユニットにおいて
は、３つの切替器Ｎ，Ｐ，Ｔを次表に示すように切り替
えることにより上で述べたステップ 1) 〜 7) の演算を
実現できる。

【０４８７】図３２に示す演算器の構成を用いて、図２
９、図３０のような構成で本案を実現した場合、演算ユ
ニットでは下記式で示される７種類の演算が必要にな
る。

【０４８８】

【数１９７】

【０４８９】図３２の構成による演算ユニットでは各々
の式で表される演算は前述の表に示すような切替器の操
作により簡単に実現される。各演算ステップにおける演
算を次表に示しておく、このように多項式演算が行われ
るＰＭおよびＰＥの動作においては演算ステップ数ｉに
よって演算ユニットＰＥ＃２ｔ＋１〜ＰＥ＃４ｔ−１の
演算ユニットの動作が変化することに注意されたい。

【０４９０】

【表１０】

【０４９１】また、ＰＥモードの動作はＰＭモードの動
作において単にＢ側のレジスタ群に格納される値がユー
クリッド互除法の初期値となる０になっているだけであ
る。

【０４９２】

【表１１】

【０４９３】なお、図２９〜図３１、図３２に示す本構
成例は一例に過ぎず他にも様々な構成例が考えられる。
また、それにつれて演算器の構成法も大きく異なる。例
えば、レジスタＡ_2tと演算ユニットＰＥ＃２ｔとの間は
本質的に接続されている必要がなく、分離することも可
能である。この場合、演算ユニットＰＥ＃２ｔのＡ側の
入力は 0でよく、また演算ユニットＰＥ＃２ｔの演算器
だけを特別に扱う必要がなくなる利点がある。従って、
この構成では多項式演算時においても演算ユニットＰＥ
＃１〜ＰＥ＃２ｔは同一の処理でよい。

【０４９４】また、演算ユニットＰＥの構成も、図３２
以外にも様々な構成が考えられるが、基本的には、図２
９〜図３１の構成では式 (85) 〜式 (91) で示される７
種類の演算が実現されればどのような構成でも良い。ま
た、上記変形形態で述べた構成では更に式 (62) 及び式
(64) で示される演算は不要になる。上の表から判るよ
うに、実際に全ての演算ユニットにおいて全種類の演算
が可能な構成である必要がない。例えば、演算ユニット
ＰＥ＃１〜ＰＥ＃２ｔ−１は図６の演算器構成で良いこ
とになる。同様に演算ユニットＰＥ＃２ｔ＋１〜ＰＥ＃
４ｔ−１では演算 5) 及び演算 7) は不要じなる。この
ように演算の種類を減らすことにより更に演算器の構成
が簡略化できる。

【０４９５】更に、既に述べたように演算ユニットＰＥ
＃２ｔと演算ユニットＰＥ＃４ｔでは実際には乗算の演
算が行われないため演算器自体を簡単な制御回路で置き
換えることにより更に簡略化することができる。ところ
で、図２９〜図３１においては、各レジスタ群に対して
初期値となるシンドロームＳ_i と消失位置Ｕ_i 及びユー
クリッド互除法の演算を行う際のＤＲ，ＤＱの初期値で
ある（２ｔ−１）と２ｔ等の値をレジスタに格納するた
めの回路が省略されている。シンドロームＳ_i を初期化
する回路としては、全てのレジスタに対して一斉に係数
を格納する方法や最後尾のレジスタから徐々に係数を格
納する方法など様々な方法が考えられる。前者の場合で
は、各レジスタに入力用切替器を付加する必要があるが
全てのレジスタを一斉に初期化できる。しかし、これら
の回路は極めて簡単な回路で構成可能であり、演算の本
質でないためここでは省略している。

【０４９６】第２実施例によれば、第１実施例より、消
失訂正をより効率良く行うためのデータ消失訂正方法と
データ消失訂正回路が提供できる。本構成法は、基本的
には構成法Ｆと同一の動作を行うが、構成法Ｆにおいて
冗長であった消失位置記憶用領域と消失位置多項式ｕ
（Ｘ）を算出するための多項式の係数格納用領域とを兼
用することにより、記憶領域の低減を可能にしている。
例えば、図２９〜図３１に示すような提案する構成法で
は、図３〜図５に示される構成図におけるレジスタＵＤ
₁ 〜ＵＤ_2tが削除され、レジスタＡ_2t〜Ａ_4t-1が兼用さ
れている。このように記憶領域を兼用することにより、
演算ユニットの構成に若干の変更を加えれば良く、各演
算ユニットにおける動作も多項式演算時に変更を加える
だけで良い。以上述べた特徴から、本構成法を用いれば
構成法Ｆの高速動作性を保ったまま、より少ない回路規
模で消失訂正を実現する復号器が構成できる。勿論、演
算が連続的に行える特徴もそのまま保持される。

【０４９７】本発明の第３実施例について述べる。上述
した実施例は、図４３に図解したように、固定長コード
（符号）の場合のデータ消失訂正について述べた。固定
長コードの場合には、そのコード長は判っているから、
ＬＳＢ（Least Significant Bit)、つまりα⁰ 側からＭ
ＳＢ（MostSignificant Bit) に向けてデータ消失訂正
処理を行う。これに対して、第３実施例は、図４４に示
したように、可変長コード、換言すれば、種々のシンボ
ル長のコードのデータ消失訂正を行う。可変長コードの
場合、到来するコード長が不明であるから、ＭＳＤから
ＬＳＤに向けてデータ消失訂正を行うこととなる。した
がって、第３実施例においては、固定長コードの場合の
消失位置Ｕ_i に対して順序が逆の逆順消失位置Ｕ′_i を
とり扱うこととなる。また第３実施例は、逆順消失位置
Ｕ′_i の処理を行う場合に好適な回路構成をその動作に
ついて述べる。以下、構成法Ｆとの関係において第３実
施例を述べる。

【０４９８】構成法Ｆでは、消失訂正の復号化器を構成
する際に問題となるこれら多項式の計算過程を単純化し
て、演算途中で保持すべき多項式係数が不用となるよう
な演算方法を提案している。また、この演算方法を実現
するシステム例として図３〜図５に示すような構成法と
その演算器の構成例として図４に示すような演算器構成
を提案している。構成法Ｆでは、４ｔ個の演算器と（８
ｔ＋２）個の記憶素子（レジスタ）を用いて全部で僅か
２ｔステップの連続的な演算で総合的な誤り位置多項式
と誤り評価多項式を得ることができる。従って、回路規
模の削減・高速動作が可能になる。

【０４９９】構成法Ｆでは、消失訂正に伴って必要にな
る消失位置多項式ｕ（Ｘ）及び修正シンドローム多項式
Ｔ（Ｘ）の多項式演算 1ステップ当たり４ｔ回の乗加算
でεステップで同時に行う。次にλ₀ （Ｘ）の初期値を
ｕ（Ｘ）に変更した改訂ユークリッド互除法の演算を
（２ｔ−ε）ステップ行うことにより、誤り位置多項式
σ（Ｘ）と消失位置多項式ｕ（Ｘ）の積多項式となる総
合的な誤り位置多項式σ（Ｘ）を直接求めている。演算
方法を変更した結果として、演算過程は図２に示される
ように簡略化される。即ちｕ（Ｘ），Ｔ（Ｘ）を最初の
εステップの演算で同時に求め、次の（２ｔ−ε）ステ
ップでσ（Ｘ）とω（Ｘ）が求められている。このよう
に図１に示された従来の演算過程に比べて、図２に示さ
れる演算過程は初期の演算過程で得られるＵ_i やｕ
（Ｘ）の係数を後続の演算過程で使用することなく演算
ができる。この最初の多項式演算と続く改訂ユークリッ
ド互除法の演算は途切れなく連続して実行できるため、
消失シンボルの数に拘らず常に全部で２ｔステップの演
算でσ（Ｘ）とω（Ｘ）を求めることが出来る。また消
失シンボルが無く通常訂正を行う場合のσ（Ｘ）は、消
失訂正を行う場合のσ（Ｘ）は全く同等に扱うことがで
きる。

【０５００】本構成法においては、消失シンボルの有無
により２種類の動作を行うが、何れの場合にも得られる
ｄＲ_p （ｐ＝２ｔ）次の多項式ω（Ｘ）は最上位係数が
Ａ₀に格納され以下順に降冪の順に係数が格納されて格
納される。また、ε＞０なる消失シンボルが存在する場
合に得られるσ（Ｘ）とε＝０の消失シンボルが存在し
ない場合に得られるσ（Ｘ）は共にｄＲ_p ＋１次の多項
式となり最上位係数から順に図３〜図５に示すレジスタ
Ａ_p 〜Ａ_2pに降冪の順に係数が格納されて得られる。ま
た、消失訂正において誤りパターンを計算する際には、
σ（Ｘ）とω（Ｘ）を用いて訂正を行うことにより消失
位置Ｕ_i と誤り位置Ｘ_i に対する誤りパターンの算出式
として共通の式を用いることが出来るようになる。ま
た、ω（Ｘ），σ（Ｘ）の係数は、各々レジスタＡ₀ 及
びＡ_p に最上位係数が格納されること等から、誤りパタ
ーン計算が極めて容易になる特徴がある。

【０５０１】このように、構成法Ｆでは消失訂正の演算
を 1ステップ当たり４ｔ回の乗加算を２ｔステップ繰り
返すことにより実現できることになる。本構成法で必要
な乗加算回数は、本来消失訂正において必要な演算回数
より多いが、演算の過程が単純化されると共に消失位置
Ｕ_i や消失位置多項式ｕ（Ｘ）の係数等を格納するため
の領域が不用になる等の多くの特徴がある画期的なもの
と言える。以上述べたような特徴から、本構成法を用い
ればより少ない回路規模で消失訂正を実現する復号器が
構成できる。また、演算器そのものの構成が簡単である
ため高速動作が可能になる。更に、演算が連続的に行え
ることから演算に必要なスループットタイムが少なくで
きる。

【０５０２】しかしながら、構成法Ｆにおいては図３〜
図５の例におけるレジスタＵＤ₁ 〜ＵＤ_p という消失位
置を格納するためのレジスタが別途必要になり回路規模
を増大させる欠点があった。

【０５０３】また、当然ながら、構成法Ｆの消失訂正回
路において入力となる消失位置Ｕ₁〜Ｕ_p は前節で述べ
た通りα^n-1 の位置に対応するシンボルから逆順に入力
するシンボル系列に対して、符号の先頭をα⁰ と数えた
消失位置を必要とする。しかしながら、構成法Ｆは符号
長が符号毎に変化する場合における消失位置Ｕ_i の抽出
法を与えていない。

【０５０４】符号長ｎの誤り訂正においては、誤り位置
及び消失位置に関しては通常の場合、符号の先頭を
α⁰ 、符号の最後尾をα^n-1 と考える。通常、情報シン
ボルに対して付加される符号中の２ｔ個のパリティシン
ボルはα⁰ 〜α^2t-1に対応する位置に存在する。従って
通常の符号化器（パリティ発生器）においては、（ｎ−
２ｔ）個の情報シンボルはα^n-1 の位置から逆順にα^2t
の位置まで入力されこれらの情報シンボルに対する演算
結果としてパリティシンボルがα^2t-1〜α⁰ の位置に対
応する順に出力される。このように、通常のパリティ発
生回路では符号中の各シンボルがα^n-1 の位置のシンボ
ルから逆順で出力されるため、受信側の誤り訂正回路で
はこの逆順で入力される符号をそのまま処理できること
が望ましい。これが不可能な場合には、逆順で入力する
シンボル系列及び消失フラグをメモリ等の記憶素子を用
いて反転する操作が前処理として必要になり回路規模が
増大することになる。

【０５０５】通常の消失訂正の場合、消失位置はデータ
と共に入力する１ビットの信号である消失フラグにより
与えられる。消失訂正では消失位置の情報として符号中
の位置を示すＵ_i が必要であり、この消失位置Ｕ_i を消
失フラグから求める必要がある。但し、この消失位置も
先頭をα^n-1 として数える必要がある。例として図４４
で示すように符号の先頭と末尾がスタート及びエンドの
信号で示されるとする。図４４のように符号長が固定で
予め決まっている場合には、符号の先頭は常に既知のα
^n-1 であるから例えば図４５〜図４６に示すような回路
を用いてα^n-1 からα^n-2 ，α^n-3 ，…，α⁰ の順にカ
ウントし、消失フラグで示される位置を抜き出すことで
簡単に消失位置Ｕ_i を得ることが出来る。

【０５０６】図４７に、図４５に示した逆順消失位置
Ｕ′_i データを保持し、順次シフトする回路（Ｕ′_i 用
レジスタ）の単位回路構成を示す。Ｕ′_i レジスタ用回
路２００は、加算器２０１、データ保持レジスタ２０
２、乗算器２０３およびＡＮＤゲート２０４で構成され
る。スタート信号が加算器２０１に印加されると、乗算
器２０３の出力データα^{n- 1} が加算され、データ保持レ
ジスタ２０２に加算結果が保持される。保持された加算
結果とデータα^-1が乗算器２０３で乗算が行われ、加算
器２０１に印加される。一方、加算器２０１における加
算結果は、ＡＮＤデート２０４に印加され消去信号でゲ
ートされてＵ_i として出力される。

【０５０７】しかし図４８に示すような異なる符号長の
符号が入力する符号長が可変の消失訂正システムにおい
ては、符号の最後尾を示すエンドの信号が入力するまで
符号長を知ることが出来ない。従って、何等かの方法で
符号長が既知で無い限り直接消失位置Ｕ_i を算出するこ
とが出来ないことになる。図４８の例では最初の符号の
符号長ｎ₁ がｎ₁ ＝８、次の符号の符号長ｎ₂ がｎ₂ ＝
１５である。この例では何れの符号においても、符号の
先頭から数えて３つめのシンボルが消失シンボルである
が最初の符号ではこの位置がα⁵ であるのに対して、次
の符号ではα¹²となり異なっていることが判る。

【０５０８】これを解決する方法としては、符号毎に符
号長を外部から入力する方法が考えられる。しかし、使
用方法によっては符号長をエンド信号が来るまで知るこ
とが出来ない場合があるため、スタート信号からエンド
信号までの間をカウントする必要が生じる。この為に
は、データ及び消失信号をカウントが終了するまで遅延
する必要が生じるため余計な記憶機構が必要になる。以
上述べたことから、余分な機構を追加することなく効率
良く符号毎に符号長を可変にできる消失訂正回路が望ま
れる。

【０５０９】第３実施例では、消失訂正回路の構成法Ｆ
を改良して、規模を増大することなく符号毎に符号長を
可変に出来る消失訂正回路の構成法を提案する。本構成
法は、構成自体は構成法Ｆとほぼ同一であるが、構成法
Ｆにおける最初のεステップの多項式演算の方法を改良
することにより可変符号長に容易に対応できる。

【０５１０】前章で述べたように、通常のパリティ発生
器から出力されるシンボルの順序は、α^n-1 の位置に対
応するシンボルからα^n-2 ，α^n-3 ，…α¹ ，α⁰ の順
に逆順に出力される。従って、受信側の消失訂正回路で
はこの逆順で入力するシンボル系列に対してそのまま訂
正できることが回路規模の観点から望ましい。しかし、
符号長が可変の場合には１符号中の全てのシンボルが受
信されるまで符号長ｎが判らないため最初のシンボルに
対応する位置α^n-1 を特定することができない。一方、
１符号中の全てのシンボル系列の入力が完了した時点で
は、その入力されたシンボル数（符号長）ｎが判るため
α^n-1 を容易に計算することができる。

【０５１１】そこで、本構成法では、消失訂正のために
記憶する消失位置を正しい順序で数えられた消失位置Ｕ
_i ではなく、入力するシンボル系列の先頭をα⁰ と数え
た逆順で数えた消失位置Ｕ′_i を記憶する。この逆順消
失位置Ｕ′_i と１符号の入力完了時に得られるα^n-1
(以降ＡＰＮと記す )から式(92)を用いて本来の消失位
置Ｕ_i を得るものである。

【０５１２】

【数１９８】

【０５１３】この様子を図４４を用いて説明する。図４
４における１符号目は符号長ｎ₁ ＝８の符号であり、こ
れに続いて符号長ｎ₂ ＝１５の２符号目が入力してい
る。入力データは位置α^n-1 から入力しているため１符
号目ではα⁷ ，α⁶ ，α⁵ ，…，α¹ ，α⁰ の順になっ
ている。２符号目も同様にα¹⁴からα⁰ の順に入力され
る。図４４の消去信号が消失位置を示すとすると１符号
目の消失位置はα⁵ とα² の２つであり、２符号目の消
失位置はα¹²，α⁷ とα³ の３つである。しかしなが
ら、符号長ｎ₁ ，ｎ₂ は共にデータの入力が始まる時点
では判らず、符号の終了を示すエンド信号が来て初めて
符号長が決定する。従って、符号長が変化する場合には
α^n-1 が最初から判っていない限りＵ_i を直接求めるこ
とができない。

【０５１４】そこで、便宜的に符号の先頭を常にα⁰ と
数えて逆順の消失位置Ｕ′_i を使うことにする。Ｕ′_i
は符号の先頭を常にα⁰ と数えるのだから消去信号から
直接求めることができる。即ち、スタート信号が入力し
た時点で位置α⁰ を認識できるからである。この順で数
える逆順消失位置Ｕ′_i は、１符号目ではα² ，α⁵ と
なり、２符号目ではα² ，α⁷ ，α¹¹となる。以降はエ
ンド信号が入力するまでα⁺¹を乗じて行けばＡＰＮ( Ａ
ＰＮ＝α^n-1 ) を簡単に求めることができる。すると本
来の正順消失位置Ｕ_i は式 (92) を用いて簡単な割算で
得ることができる。例えば１符号目では次式のように求
めることができる。

【０５１５】

【数１９９】

【０５１６】２符号目も同様に次式のように求められ
る。

【０５１７】

【数２００】

【０５１８】このようにε個の逆順消失位置Ｕ′_i から
本来の消失位置Ｕ_i を求める演算ではε回の割算が必要
になる。

【０５１９】構成法Ｆでは、消失訂正に必要なシンドロ
ーム多項式Ｓ（Ｘ）と消失位置Ｕ_iとから消失位置多項
式ｕ（Ｘ）と修正シンドローム多項式Ｔ（Ｘ）を求める
演算を最初のεステップで実行し、総合的な誤り位置多
項式σ（Ｘ）と誤り評価多項式ω（Ｘ）とをユークリッ
ド互除法の演算により求める演算を（２ｔ−ε）ステッ
プで実行する。ここで構成法Ｆにおける最初のεステッ
プに注目すると、このεステップの間の消失位置多項式
ｕ（Ｘ）及び修正シンドローム多項式Ｔ（Ｘ）を求める
多項式演算では割算ユニットが使用されていないことが
判る。

【０５２０】そこで本構成法では、逆順消失位置Ｕ′_i
から正順消失位置Ｕ_i を求めるε回の割算を、構成法Ｆ
における最初のεステップの演算で使用されていない割
算器を利用して１ステップに１個の消失位置の計算を行
ってＵ_i を求め、これを用いて多項式演算を行うことを
提案する。この改良により、可変符号長の消失訂正にお
いて消失シンボルが存在するε＞０の場合に問題とな
る、消失位置Ｕ_i を求める方法は、逆順で数えられた消
失位置Ｕ′_i とα^n-1 （ＡＰＮ) との割算を行うことに
より求められることになる。この割算は、構成法Ｆにお
いて最初のεステップで使用されていない割算器を用い
て行われるため、回路規模を全く増加することなく符号
長が可変の消失訂正を実現できることになる。

【０５２１】提案する構成方法の概念的な構成図を図４
５、図４６に示す。本構成法の基本構造は、構成法Ｆの
構成法に基づいている。具体的には図４３に示される構
造例と図４に示される演算器構成例を改良している。構
成法Ｆでは消失位置の記憶領域としてレジスタＵＤ₁ 〜
ＵＤ_p を持ち、この中には正順に数えられた消失位置Ｕ
_i を格納して１ステップに１個づつシフトして直接ＭＬ
Ｔの演算ユニットに供給することにより演算を行ってい
た。

【０５２２】図４５、図４６の構成図中で構成法Ｆと異
なる部分を中心に簡単に説明する。本構成例は、図４３
に示す構成法Ｆの構成例に基づいて、切替器Ｃ及び消失
位置記憶用レジスタＵＤ₁ の出力に変更を加えたもので
ある。ＤＩＶは構成中ただ１つ存在する。図中のＧは除
算ユニットであり、ユークリッド互除法における２多項
式の最上位係数間でＥ／Ｆなる除算が行われる。この割
算の結果は各演算ユニットＰＥ＃１〜ＰＥ＃ｐに供給さ
れる。切替器Ｒはユークリッド互除法の演算のための初
期化を行う切替器である。ＤＩＶにおけるレジスタＤ
Ｒ，ＤＱは、改訂版ユークリッド互除法の演算を行う際
にレジスタＡ₀ ，Ｂ₀ に格納されている多項式Ｒ
_i （Ｘ），Ｑ_i （Ｘ）の最上位係数の次数ｄＲ_i ，ｄＱ
_i を格納する。実際に演算が行われる時には、Ｒ
_i（Ｘ），Ｑ_i （Ｘ）の次数を表すことになる。ＤＩＶ
の制御信号発生部Ｉは、レジスタＤＲ，ＤＱの比較結果
と、レジスタＡ₀ の０検出結果及び現在の演算ステップ
数等の情報から各演算ユニットで行うべき演算の動作を
判定し、ＭＬＴの各演算ユニットを独立に制御する。切
替器Ｃ，Ｈ，Ｎ，Ｐ，Ｒ，Ｊは制御信号発生部Ｉからの
制御信号により切り替えられる。

【０５２３】一方のＭＬＴは乗加算演算用ユニットであ
る。最初のεステップの演算においても次の（２ｔ−
ε）ステップの演算においても、本構成では２ｔ個のパ
リティが付加されたシステムに対して４ｔ個の演算ユニ
ットが必要である。但し、これは演算器を多重化して使
用せず、１ステップの繰り返しに対して各演算ユニット
が１回の乗加算しか行わない場合を想定している。

【０５２４】図４５，図４６中のレジスタの内、図中の
左側にあるレジスタ群Ａ₀ ，Ａ₁ ，…，Ａ_2pをＡ側のレ
ジスタと呼び、右側のレジスタ群Ｂ₀ ，Ｂ₁ ，…，Ｂ_2p
をＢ側のレジスタと呼ぶことにする。ＤＩＶ，ＭＬＴを
合わせるとＡ側のレジスタは、全部で（４ｔ＋１）個、
Ｂ側のレジスタは全部で（４ｔ＋１）個の合計（８ｔ＋
２）個が使用されている。同時に演算ユニットの数が４
ｔ個使用されている。演算中においては、各レジスタに
種々の多項式の係数が格納される。重要な係数の格納法
については構成法Ｆと同一である。

【０５２５】提案する構成法では、消失位置記憶用のレ
ジスタＵＤ₁ 〜ＵＤ_p に逆順に数えた消失位置Ｕ′₁ 〜
Ｕ′_p を格納しておき、構成法Ｆにおいて最初のεステ
ップの多項式演算時に使用されない割算器を用いてα
^n-1 (ＡＰＮと記す )との割算を行い正順に数えたＵ_i
を求め、これを用いて多項式演算を行う。

【０５２６】提案する構成法に基づく図４５，図４６に
示す構成例においては、消失位置記憶用レジスタＵＤ₁
の出力は切替器Ｃを通して割算器ＧのＦ側に入力され
る。また、ＡＰＮも切替器Ｃを通して割算器ＧのＥ側に
入力される。最初のεステップの多項式演算時には、切
替器Ｃを 3-3' 側に切り替えることにより割算器Ｇで式
(93)に示す演算が行われることになる。

【０５２７】

【数２０１】

【０５２８】この割算の結果として得られる正順に数え
た消失位置Ｕ_i が各演算ユニットに供給され、最初のε
ステップの多項式演算を正しく行うことが可能になる。

【０５２９】本構成法では構成法Ｆと全く同様に、消失
シンボルの有無により次の２つに演算の過程に分けて考
えることができる。

【０５３０】

【表１２】

【０５３１】

【表１３】

【０５３２】尚、ε＝ｐの場合は、消失シンボルが存在
する場合においてユークリッド互除法の演算が１回も実
行されない特殊な場合と考えられるので、この表ではま
とめてある。提案する本構成法の動作は、多項式乗算を
行うε＞０の場合のＰＭ及びＰＥモードの時に、逆順に
数えた消失位置Ｕ′_i から割算を行って、正順に数えた
消失位置Ｕ_i を計算しながら多項式演算を行うことのみ
が構成法Ｆの動作と異なる。それ以外の動作は構成法Ｆ
と全く同一である。各演算ユニットにおいて必要な演算
は、構成法Ｆと同一であるから構成法Ｆの演算器構成と
同様の議論が成立する。ここでは、構成法Ｆの例で用い
た図６に示す演算器構成例を用いて説明する。

【０５３３】図６の演算ユニット構成例は構成法Ｆにお
いて必要であった演算器構成と同様式 (58) 〜式 (61)
で示される 4種類の演算が必要になる。

【０５３４】

【数２０２】

【０５３５】従って演算ユニットの構成に関しては、構
成法Ｆと同様この４種類の演算が可能な構成であればよ
い。図６の演算ユニットにおいては、２つの切替器Ｎ，
Ｐを次表に示すように切り替えることにより上で述べた
1)〜4)の演算を実現できる。

【０５３６】

【表１４】

【０５３７】尚、ＭＬＴの最後段のＡ側レジスタの入力
は切替え器Ｊにより０又は１が入力されるため、動作中
は最後段のＰＥ＃２ｐは実際には演算を行わないことに
なる。またＰＥ＃ｐもレジスタＡ_p から供給される係数
は常に０であるから実際には演算を行っていない。従っ
て、若干の制御の変更でレジスタＡ_2p及び演算ユニット
ＰＥ＃ｐ及びＰＥ＃２ｐは削減され、更に回路が簡略化
が可能である。しかし、本構成の原理説明の為に入れて
ある。

【０５３８】提案する消失訂正回路の動作 次に、演算を行なう各多項式の係数の格納方法、初期値
設定及び演算方法について説明する。手順は消失シンボ
ルが存在する場合（ε＞０）と消失シンボルが存在しな
い場合（ε＝０）とで動作が異なるが、後者の場合に
は、既に報告した構成法Ｆの場合と同じ動作を行うので
ここでは詳細の説明を省略する。

【０５３９】動作１）消失シンボルが存在する場合（ε
＞０） 消失シンボルが存在する場合においても基本的な動作は
構成法Ｆと同一である。即ち、先ず最初のεステップで
ｕ（Ｘ），Ｔ（Ｘ）の計算を同時に行い、この結果求め
られたｕ（Ｘ），Ｔ（Ｘ）を初期値として、次の（２ｔ
−ε）ステップで初期値を変更した改訂版ユークリッド
の互除法の演算を行う。構成法Ｆで述べたように、これ
ら２つの独立した演算を連続的に行うことができる。最
初のεステップの演算は、式 (34) 及び式 (47) に従っ
て行われる。式 (34) 及び式 (47) の漸化式で与えられ
る演算は式 (56) 及び式 (57) のように書き直すことが
できる。

【０５４０】

【数２０３】

【０５４１】次に上の演算を実現する係数格納法に付い
て述べるが、これは全く構成法Ｆと同様であるが簡単に
述べておく。式 (56) 及び式 (57) は、ｕ
^(i-1) （Ｘ），Ｔ^(i-1) （Ｘ）に対して、その多項式自
体と係数を上位に１次分シフトした多項式に消失位置Ｕ
_i を乗じた多項式を加算することを意味している。そこ
で、図４５〜図４６の概念構成図においても構成法Ｆの
場合と同様に、ｕ⁽ⁱ⁾ （Ｘ）とＴ⁽ⁱ⁾ （Ｘ）の係数はＡ
側のレジスタに格納し、Ｂ側のレジスタにはＡ側のレジ
スタに格納されている係数を１次分下位にシフトした係
数を格納することにする。最終的に必要なＴ（Ｘ）は
（２ｔ−１）次の多項式であるから、演算途中において
保持すべきＴ⁽ⁱ⁾ （Ｘ）の係数も、（２ｔ−１）次分の
係数で良いことになる。従って、Ｔ⁽ⁱ⁾ （Ｘ）の各係数
は最上位の（２ｔ−１）次の係数から順に降冪の順にレ
ジスタＡ₀ ，Ａ₁ ，…，Ａ_p-1 に格納される。

【０５４２】Ａ側のレジスタにはＴ⁽ⁱ⁾ （Ｘ）に続いて
ｕ⁽ⁱ⁾ （Ｘ）の係数がレジスタＡ_pからレジスタＡ_2p迄
に同じく降冪の順に格納される。ｕ⁽ⁱ⁾ （Ｘ）の最大次
数は２ｔ次であるから係数の数は（２ｔ＋１）個とな
り、レジスタＡ_p からレジスタＡ_2p迄の（２ｔ＋１）個
のレジスタにＴ（Ｘ）に対して降冪の順に格納する。一
方、Ｂ側のレジスタ群はＡ側のレジスタに格納されてい
る係数を１次分下位にシフトして格納する。即ち、レジ
スタＡ₀ に格納されている係数は、レジスタＢ₁ にも格
納され、以下、Ａ_i に格納されている全ての係数がＢ
_i+1 に格納される。尚、Ｂ₀ は０を入れることにする。

【０５４３】次に初期値設定を説明する。 Ｔ⁽⁰⁾ （Ｘ）＝Ｓ（Ｘ）であるから、レジスタＡ₀ にＳ
_2tが初期値として格納され以下Ｓ_2t-1がレジスタＡ_2t-1
に格納される迄、全てのシンドロームが格納される。 ｕ⁽⁰⁾ （Ｘ）＝１であるから、実際の初期設定として
は、Ａ_p からＡ_4t-1迄のレジスタは全て０に初期値設定
を行い、レジスタＡ_4tのみ１を初期設定値として与え
る。Ｂ側のレジスタ群にはＡ側のレジスタ群の係数を１
次分下位にシフトして格納することにする。尚、細かな
初期設定用の回路は本質的でないため省いてある。一
方、消失位置記憶用の２ｔ個のレジスタＵＤ₁ 〜ＵＤ_2t
には逆順に数えられたε個の消失位置Ｕ′₁ 〜Ｕ′εが
最大２ｔ個まで格納される。格納された逆順消失位置は
レジスタＵＤ₁ から切替器Ｃを経て割算器に供給され
る。また、図４５〜図４６のＡＰＮの入力には符号長ｎ
を間接的に表すα^n-1 を入力する。

【０５４４】動作を説明する。上で述べたような係数と
逆順消失位置の格納及び初期値設定の後、最初のεステ
ップの演算でＴ⁽ⁱ⁾ （Ｘ）及びｕ⁽ⁱ⁾ （Ｘ）の多項式演
算を行う。今、レジスタにＴ^(i-1) （Ｘ）とｕ
^(i-1) （Ｘ）の係数が格納されているとする。最初のε
ステップの多項式演算では、切替器Ｃは 3-3' 側に切り
替えられ、割算器ＧのＥ側の入力にはＡＰＮ（α^n-1 )
が入力される。また、割算器のＦ側の入力には消失位置
記憶用レジスタＵＤ₁ から逆順に数えられた消失位置
Ｕ′_i が切替器Ｃを経由して供給される。割算器Ｇにお
いては

【０５４５】

【数２０４】

【０５４６】なる演算が１ステップに１個の消失位置に
対して行われ、出力として得られる正順に数えた消失位
置Ｕ_i が各演算ユニットに供給される。各演算ユニット
の切替器Ｎは１−１′側に、切替器Ｐは１側に切り替え
られる。以上の設定から、各演算ユニットでは

【０５４７】

【数２０５】

【０５４８】なる演算を行うことになる。従って、第ｊ
番目のレジスタに格納されている係数に対して、

【０５４９】

【数２０６】

【０５５０】なる演算が行われることになる。実際には
レジスタＢ_j にはレジスタＡ_j-1 と同じ値が入っている
から、

【０５５１】

【数２０７】

【０５５２】なる演算が行われることになる。この出力
がレジスタＡ_j-1 とレジスタＢ_j の２つのレジスタに同
時に格納される。この演算の結果、Ｔ⁽ⁱ⁾ （Ｘ）とｕ
⁽ⁱ⁾ （Ｘ）の係数が、Ａ側のレジスタに格納され、Ｂ側
にもその１次下位にシフトされた係数が格納されること
になる。これで 1ステップの多項式演算が終了する。

【０５５３】この繰り返しをε回繰り返された後には、
Ａ側レジスタ群にはＴ⁽ ε ⁾（Ｘ），ｕ⁽ ε ⁾（Ｘ）が
得られることになる。つまり、レジスタＡ₀ にＴ_2tが格
納され、以下レジスタＡ_2t-1までＡ側のレジスタには修
正シンドローム多項式Ｔ（Ｘ）の係数が降冪の順に格納
される。また、消失位置多項式ｕ（Ｘ）の係数は、レジ
スタＡ_2tに２ｔ次の係数が格納され、以下レジスタＡ_4t
に０次の係数が格納されるまで（２ｔ＋１）個の係数が
降冪の順に格納される。このように本構成法では逆順に
数えられた消失位置Ｕ′_i とＡＰＮからでも消失訂正の
ための多項式演算を行うことができる。

【０５５４】以上述べた最初のεステップの多項式演算
が終わると、次にこの格納された係数を初期値として改
訂版ユークリッド互除法の繰り返しを行うことになる。
この演算は、構成方法Ｆの中で述べた演算と基本的には
同じ方法で行う。本構成ではＡ側のレジスタ群には改訂
版ユークリッド互除法の演算におけるＲ_i （Ｘ），λ_i
（Ｘ）の係数を格納し、Ｂ側のレジスタ群にはＱ
_i （Ｘ），μ_i （Ｘ）の係数を降冪の順に格納する。こ
の時、Ｒ_i （Ｘ），Ｑ_i （Ｘ）の係数はｄＲ_i 次の係数
が最上位にくるように格納される。このユークリッド互
除法の演算における初期設定は、Ａ側のレジスタ群に降
冪の順にＲ_i （Ｘ）の初期値Ｒ₀ （Ｘ）＝Ｔ（Ｘ）の係
数を格納する。レジスタＡ₀ にＴ_2tを格納し、以下２ｔ
個の係数をレジスタＡ_2t-1まで格納する。Ｒ₀ （Ｘ）に
続いてＡ側のレジスタには、λ_i （Ｘ）の係数を格納す
る。

【０５５５】通常訂正の場合には、上述したようにλ_i
（Ｘ）の初期値λ₀ （Ｘ）であるから、レジスタＡ_2tか
らレジスタＡ_4t-1までの初期値を０とし、レジスタＡ_4t
のみ１とすれば良かった。変更した消失訂正アルゴリズ
ムにおいては、λ₀ （Ｘ）＝ｕ（Ｘ）であるから、レジ
スタＡ_2tからＡ_4tまでの初期値をｕ（Ｘ）の係数に置き
換えれば良いことになる。レジスタＡ_2tにはｕ（Ｘ）の
２ｔ次の係数が格納され、以下レジスタＡ_4tにｕ（Ｘ）
の０次の係数である１が格納されるまで、降冪の順にｕ
（Ｘ）の係数を格納する。一方、Ｂ側のレジスタの初期
設定は、Ａ側のレジスタ群と同様に降冪の順にＱ
_i （Ｘ）の初期値Ｑ₀ （Ｘ）＝Ｘ^2tの係数を格納する。
これは、レジスタＢ₀ に１を格納し、それ以外のレジス
タ１からレジスタｐの係数を０とすれば実現できる。Ｑ
₀ （Ｘ）に続いてＢ側のレジスタには、μ_i （Ｘ）の係
数を格納する。μ₀ （Ｘ）＝０であるから、Ｂ側のレジ
スタはＢ₀ を１とし、それ以外のレジスタを全て０とす
ることでよいことになる。以上述べたことから、実は最
初のεステップの演算を終えた後に、Ａ側のレジスタに
残った係数をそのまま用いて、ユークリッド互除法の演
算を続けることができることが判る。しかし、第εステ
ップ目の多項式演算をそのまま行うとＢ側のレジスタ群
にはＡ側のレジスタに格納されている係数が１次分シフ
トされて格納されてしまうことになる。

【０５５６】そこで、多項式演算の最後になるεステッ
プ目の繰り返しの時には、同時に次の改訂ユークリッド
互除法の演算を行う為のＱ₀ （Ｘ）μ₀ （Ｘ）の初期値
であるＸ^2t，０の係数をＢ側のレジスタに用意する動作
を行う必要がある。これはεステップ目の繰り返しの演
算において、Ｂ側のレジスタには演算結果のＴ（Ｘ）の
係数を格納せず、Ｂ₀ ＝１とし、Ｂ₁ 以降のレジスタを
全て０に初期化することで実現できる。実際には、切替
器Ｐを３側に切り替えることにより演算ユニットに対し
て、

【０５５７】

【数２０８】

【０５５８】なる演算を行わせることにより簡単に実現
できる。この時、切替器Ｒを２側に切り替えてＢ₀ には
１を格納し、ｄＲ_i ，ｄＱ_i を格納するためのレジスタ
であるＤＲ，ＤＱも同時に各々（２ｔ−１），２ｔで初
期化する。このように第εステップで改訂版ユークリッ
ド互除法のための初期値が設定された後に、改訂版ユー
クリッド互除法の演算が１ステップずつ（２ｔ−ε）ス
テップに渡って順に行なわれる。

【０５５９】ユークリッド互除法の演算を行う第ｉステ
ップの演算の動作を説明する。消失シンボルの数εが２
ｔ個ある場合は、２ｔ回の多項式演算だけでω（Ｘ），
σ（Ｘ）が求められることになるからこれ以上のユーク
リッド互除法の演算は不用になる。そこで、ここでは１
個以上ｐ個未満の消失シンボルがある場合を想定する。
このような場合には少なくとも１回のユークリッド互除
法が多項式演算後に行われることになる。先ず、０検出
器ＤでＲ_i-1 （Ｘ）のｄＲ_i-1 次係数が０か否かが検出
される。この結果とレジスタＤＲ_i-1 ，ＤＱ_i-1 の大小
関係とから動作モードが決定される。ＤＲ_i-1 ＜ＤＱ
_i-1 で、かつ、Ａ₀ ≠０の状態が知らされた場合にはク
ロスモード、その他の場合にはノーマルモードとなる。
これは、従来技術として述べたように改訂版ユークリッ
ド互除法におけるシフトモードは実は割算器Ｇからの商
が０の場合のノーマルモードとして扱うことが出来るた
めである。モードが決定すると、ＤＩＶにある２つの切
換器Ｃ及びＨが動作モードに応じてクロス（１−１′）
またはノーマル（２−２′）に切り替わる。

【０５６０】レジスタＡ₀ の値、即ち、Ｒ_i-1 （Ｘ）の
ｄＲ_i-1 次の係数とレジスタＢ₀ の値、即ち、Ｑ
_i-1 （Ｘ）のｄＱ_i-1 次の係数が切換器Ｃを通って割算
器Ｇに入力される。割算器Ｄでは、図中のＥ，Ｆの入力
に対してＥ／Ｆの割算を行い、その結果をＭＬＴの各演
算ユニットに供給する。一方、ＭＬＴの各演算ユニット
ではＤＩＶで判定された動作モードに応じて演算が行な
われる。ユークリッド互除法の演算中は、切替器Ｐは２
側が選択される。クロスモードの場合には、切替器Ｎは
クロス側（１−１′）が選択され、図６に示す演算器
(Processing Element) において割算器の出力をＺで表
すと

【０５６１】

【数２０９】

【０５６２】なる演算が行われる。一方のノーマルモー
ドの場合には、切替器Ｎはノーマル側（２−２′）が選
択され、式(59)の

【０５６３】

【数２１０】

【０５６４】なる演算が行われる。各々の演算ユニット
で演算された係数はレジスタに格納され１ステップの演
算が終了する。第ｊ番のレジスタにおいて係数の格納
は、Ａ側のレジスタには第ｊ＋１演算ユニットのＸ′出
力を格納し、Ｂ側のレジスタは第ｊ演算ユニットのＹ′
出力を格納する。即ち、次式のように表される。

【０５６５】

【数２１１】

【０５６６】この手順を（２ｔ−ε）回繰り返すことに
より、

【０５６７】

【数２１２】

【０５６８】として求めることが出来る。多項式の次数
は各々ｄＲ_i ，（ｄＲ_i ＋１）である。ω（Ｘ）の係数
はｄＲ_i 次の係数がレジスタＡ₀ に格納され以下降冪の
順に下位係数が格納される。σ（Ｘ）の係数も同様にレ
ジスタＡ_2tにｄＲ_i ＋１次の係数が格納され、以下降冪
の順に下位係数が格納される。

【０５６９】消失訂正を行う場合の動作例を例題を用い
て説明する。この例は、規約多項式ｇ（Ｘ）＝Ｘ⁴ ＋Ｘ
＋１を用いて定義される有限体ＧＦ（２⁴ ）を用いて２
ｔ＝４パリティが付加された符号を用いている。通常訂
正の場合には最大２シンボル誤り訂正が可能であるが、
消失訂正の場合にはε＋２ν≦２ｔを満たす範囲で訂正
が可能である。また、符号長ｎをｎ＝１５として、ε＝
２，ν＝１の例を説明する。２個の本来の消失位置は、

【０５７０】

【数２１３】

【０５７１】であるが、実際に復号器に入力される系列
はα^n-1 ，α^n-2 ，…，α¹ ，α⁰ の順で入力されるた
め先頭をα⁺⁰と数える逆順消失位置は、

【０５７２】

【数２１４】

【０５７３】となる。これが、Ｕ′₂ ，Ｕ′₁ の順で入
力することになる。今、シンドローム多項式Ｓ（Ｘ）
が、

【０５７４】

【数２１５】

【０５７５】と求められたとする。このシンドローム多
項式Ｓ（Ｘ）から改訂版ユークリッド互除法を用いて誤
り位置多項式σ（Ｘ）を導出すると次のようになる。

【０５７６】[ ステップ１：多項式演算 ]消失位置Ｕ_i
から消失位置多項式ｕ（Ｘ）と修正シンドローム多項式
Ｔ（Ｘ）との係数を求める。初期設定を

【０５７７】

【数２１６】

【０５７８】として、次の演算を行う。

【０５７９】

【数２１７】

【０５８０】[ ステップ２：多項式演算 ]

【０５８１】

【数２１８】

【０５８２】[ ステップ３：ユークリッドの互除法・ク
ロスモード演算 ]ステップ１，２で求められたＴ
（Ｘ），ｕ（Ｘ）を用いて改訂版ユークリッド互除法の
演算を行う。初期値設定を次のように行う。

【０５８３】

【数２１９】

【０５８４】繰り返しの演算は演算モードの判定の後、
次のように行われる。

【０５８５】

【数２２０】

【０５８６】[ ステップ４：ユークリッドの互除法・ノ
ーマルモード演算 ]

【０５８７】

【数２２１】

【０５８８】以上、４ステップの繰り返し演算で、σ
（Ｘ），ω（Ｘ）は、次式ように求められる。

【０５８９】

【数２２２】

【０５９０】以上述べた４ステップの演算で求めるσ
（Ｘ）とω（Ｘ）が求められる。この演算過程を提案す
る構成法で実現した場合の演算過程を順に図５０〜図９
に示す。

【０５９１】図５０，図５１のレジスタは既に初期設定
されている。この例では、ε＝２であるから多項式演算
用の初期化がされている。レジスタＵＤ_i には逆順に数
えられた消失位置Ｕ′₁ ＝α⁺¹³ ，Ｕ′₂ ＝α⁺¹⁴ が順
に格納されている。レジスタＡ₀ 〜Ａ₃ にはＴ
⁽⁰⁾ （Ｘ）の係数であるシンドロームＳ₁ 〜Ｓ₄ が格納
されており、Ｂ側のレジスタ群にはこれら係数を１次下
位にシフトして格納されている。Ａ₄ 〜Ａ₇ 及びＢ₅ 〜
Ｂ₈ は全て０でＡ₈ に１が格納されている。図５０，図
５１で示される第１ステップの動作は、切替器Ｃを３−
３′側、切替器Ｎがクロス側１−１′に切り替えられ
る。レジスタＵＤから供給される逆順消失位置Ｕ′₁ ＝
α⁺¹³ とＡＰＮ＝α^n-1 との割り算が割算器Ｇを用いて
行われ、結果として得られる正順消失位置Ｕ₁ ＝α⁺¹を
用いて

【０５９２】

【数２２３】

【０５９３】の演算が行われる。右辺第２項目でＸが掛
けられているため、Ｔ⁽⁰⁾ （Ｘ）のＸ³ の項の係数は計
算する必要がない。従って、実際に演算されるのは、

【０５９４】

【数２２４】

【０５９５】の４個の演算がＰＥ＃１からＰＥ＃４で行
われ、結果がＡ₀ 〜Ａ₃ とＢ₁ 〜Ｂ₄に同時に格納され
る。ｕ⁽¹⁾ （Ｘ）に関する演算も同様である。

【０５９６】

【数２２５】

【０５９７】の演算に対して、ｕ⁽⁰⁾ （Ｘ）＝１である
から

【０５９８】

【数２２６】

【０５９９】の演算がＰＥ＃８において行われ、Ａ₇ と
Ｂ₈ に同時に格納される。多項式演算時には切替器Ｊか
ら１がＡ₈ に供給される。

【０６００】第１ステップの演算が終了した時に図５
２，図５３に示すように係数が格納される。第２ステッ
プも第１ステップと同様に多項式演算が行われるが、ε
＝２であるから多項式演算の最終ステップとなるため同
時にＢ側のレジスタをユークリッド互除法の演算用に初
期化する。

【０６０１】第２ステップが終了した時点で多項式演算
が終了し、Ｔ（Ｘ），ｕ（Ｘ）が求められる。図５４，
図５５では第２ステップ終了時点の係数が各レジスタに
格納されている。Ａ₀ 〜Ａ₃ のレジスタにはＲ₀ （Ｘ）
＝Ｔ（Ｘ）の係数が格納されＡ₄ 〜Ａ₈ のレジスタには
λ₀ （Ｘ）＝ｕ（Ｘ）の係数が格納されている。一方、
Ｂ側のレジスタはＱ₀ （Ｘ）＝Ｘ^p ，μ₀ （Ｘ）＝０と
なるよう初期化されている。レジスタＤＲ及びＤＱには
ｄＲ₀ 及びｄＱ₀ の値を格納する。改訂版ユークリッド
互除法のアルゴリズムにおいて実際に演算が行われる演
算ステップではｄＲ₀ ，ｄＱ₀ は各々Ｒ₀ （Ｘ），Ｑ₀
（Ｘ）の次数を表している。ユークリッド互除法の演算
の初期化の際には、ＤＲ，ＤＱの初期値は（２ｔ−
１），２ｔとする。図５４，図５５において行われる第
３ステップの演算は、通常訂正の場合の改訂版ユークリ
ッド互除法の演算と同一である。図５４，図５５におい
てレジスタＤＲの値（ｄＲ₀ ）が３でレジスタＤＱの値
（ｄＱ₀ ）が４であるからＤＲ＜ＤＱの条件を満たして
おり、また、Ｒ₀ （Ｘ）のｄＲ₀ 次の係数がα⁹ と零で
ないため、動作モードがクロスモードになる。そこで、
切替器Ｃ，Ｈ，Ｎがクロス側２−２′に切替えられ割算
器Ｇにおいて１／α⁹ なる演算が行なわれ、割算結果α
⁶ が切替器Ｓを経由して各演算ユニットに対して出力さ
れる。

【０６０２】一方のＭＬＴではクロスモードの演算が行
われる。Ｒ₁ （Ｘ）を求めるための演算は

【０６０３】

【数２２７】

【０６０４】で表される。これら３つの係数は次に示す
演算がＰＥ＃１〜ＰＥ＃３の各演算ユニットにおいて行
われることにより実現される。

【０６０５】

【数２２８】

【０６０６】同様に、λ₁ （Ｘ）を求めるための

【０６０７】

【数２２９】

【０６０８】なる計算は、ＰＥ＃６〜ＰＥ＃８で次に示
す３つの係数演算が行われることにより実現される。

【０６０９】

【数２３０】

【０６１０】この演算されたＲ₁ （Ｘ），λ₁ （Ｘ）の
係数は図５６，図５７に示すようにＡ側のレジスタに格
納され、Ｂ側のレジスタ群にはＱ₁ （Ｘ）＝Ｒ₀ （Ｘ）
及びμ₁ （Ｘ）＝λ₀ （Ｘ）の係数が格納される。

【０６１１】続いて図５６，図５７で行われる第４ステ
ップの演算では、レジスタＤＲの値（ｄＲ₁ ）が３でレ
ジスタＤＱの値（ｄＱ₁ ）が３であるからＤＲ≧ＤＱと
なり、ノーマルモードの演算を行う。そこで、切替器
Ｃ，Ｈ，Ｎがノーマル側１−１′に切替えられ割算器Ｇ
においてα¹³／α⁹ なる演算が行なわれ、割算結果α⁴
が切替器Ｓを経由して各演算ユニットに対して出力され
る。一方のＭＬＴはノーマルモードの演算を行う。Ｒ₂
（Ｘ）を求めるための計算は

【０６１２】

【数２３１】

【０６１３】である。これらの係数を求めるためにＰＥ
＃１〜ＰＥ＃３の各演算ユニットにおいて、次に示す３
つの係数演算が行われることになる。

【０６１４】

【数２３２】

【０６１５】同様に、λ₁ （Ｘ）は

【０６１６】

【数２３３】

【０６１７】なる演算で求められるため、次に示す４つ
の係数演算がＰＥ＃５〜ＰＥ＃８で行われることにより
実現されている。

【０６１８】

【数２３４】

【０６１９】４ステップの演算が終了した時点でレジス
タに格納されている係数は図５８，図５９に示すように
なる。図５８，図５９においてω（Ｘ）の係数α⁹ ，
０，α³ がレジスタＡ₀ 〜Ａ₂ に求められ、σ（Ｘ）の
係数α⁷ ，α⁰ ，α¹⁴，α⁴ がレジスタＡ₄ 〜Ａ₇ に求
められている事が判る。

【０６２０】動作 2) 消失シンボルが存在しない場合
（ε＝０） 既に述べたように消失シンボルが存在しない場合の動作
は、構成法Ｆの場合と同一である。全く同一なので説明
は省略する。

【０６２１】動作のまとめ以上述べた様に、本構成法は
構成法Ｆに対して割算器Ｇの入力として符号長に依存す
るＡＰＮ＝α^n-1 と逆順消失位置Ｕ′_i を入力出来るよ
うに切替器Ｃに変更を加えるだけで構成可能である。

【０６２２】従って構成法Ｆと同様に本構成法の動作に
おいても、ユークリッド互除法演算用初期化 (ＥＩ) ・
ユークリッド互除演算 (ＥＣ，ＥＮ）・多項式演算用初
期化(ＰＩ) の４つの動作モードは構成法Ｆと全く同一
の処理を行うが、多項式演算(ＰＭ，ＰＥ )の場合の動
作モードでは演算ステップ数に応じて各演算ユニットで
行われる演算が変化する。

【０６２３】

【表１５】

【０６２４】

【表１６】

【０６２５】尚、ε＝ｐの場合は、消失シンボルが存在
する場合においてユークリッド互除法の演算が１回も実
行されない特殊な場合と考えられるので、この表ではま
とめてある。本構成例に基づく切替器の動作をまとめて
おく。

【０６２６】

【表１７】

【０６２７】尚、図６及び図４５，図４６で示される本
構成例は一例に過ぎず他にも様々な構成例が考えられ
る。また、それにつれて演算器の構成法も大きく異なる
事を付け加えておく。

【０６２８】消失訂正においては消失シンボルの符号中
の位置を有限体で表すＵ_i を求める必要がある。消失位
置は符号の先頭から順に数えるが、通常は符号化器の構
成上の都合から符号の末尾のシンボルから入力すること
になる。従って、符号長が変化する場合には、有限体で
表される正順に数えた消失位置を如何に求めるかが問題
となる。第３実施例では、予め逆順で数えた消失位置と
符号長から判るＡＰＮ＝α^n-1の値を格納しておき、構
成法Ｆを改良して、多項式演算時に使用されていない割
算器を用いて正順の消失位置を求めながら演算する方法
を提案している。本構成法は、構成方法 Fに対して若干
の修正を加えるだけで、入力する符号の符号長が符号毎
に変化する場合においても、容易に消失訂正を実現する
ことが出来る。本構成法は、基本的には構成法Ｆと同一
の動作を行うが、構成法Ｆにおいて冗長であった消失位
置記憶用領域と消失位置多項式ｕ（Ｘ）を算出するため
の多項式の係数格納用領域とを兼用することにより、記
憶領域の低減を可能にしている。以上述べた特徴から、
本構成法を用いれば構成法Ｆの高速動作性を保ったま
ま、符号長が変化する符号に対しても冗長な回路無しに
消失訂正を実現する復号器が構成できる。勿論、演算が
連続的に行える特徴もそのまま保持される。

【０６２９】以上、特に、好適実施例として、リードソ
ロモン符号を例示して本発明のデータ消失訂正方法とデ
ータ消失訂正回路の実施例を述べたが、本発明のデータ
消失訂正方法とその回路は、リードソロモン符号に限定
されず、ユークリッドの互除法を用いて消失訂正を行う
その他の種々のシステムに適用できる。

【０６３０】

【発明の効果】本発明によれば、高速に処理可能なデー
タ消失訂正方法とその回路が提供される。また本発明に
よれば、データ消失訂正回路を簡単な回路構成にするこ
とができる。本発明によれば、消失訂正に必要な消失位
置多項式ｕ（Ｘ）と修正シンドローム多項式Ｔ（Ｘ）の
計算を同時に行うことにより、効率のよいデータ消失訂
正方法とその回路が提供される。また本発明によれば、
最初のεステップで消失訂正に必要な多項式演算を行う
際の、消失位置記憶用領域と消失位置多項式ｕ（Ｘ）を
算出するための多項式の係数格納用領域とを兼用するこ
とにより記憶領域が低減する。

【０６３１】本発明によれば、可変長のコードに対し
て、逆順消失位置Ｕ′_i と入力完了時に得られるデータ
α^n-1 （ＡＰＮ）を用いて、効率よく消失訂正を行うこ
とが可能な消失訂正方法とその回路が提供できる。また
本発明によれば、最初のεステップで使用されていない
割算器を用いてＵ′_i ／ＡＰＮの割り算を行うことによ
り、回路構成を複雑にしないで、可変長コードの消失訂
正を行う回路が提供される。

【図面の簡単な説明】

【図１】従来のデータ消失訂正方法の手順を示す図であ
る。

【図２】本発明の実施例のデータ消失訂正方法の手順を
示す図である。

【図３】本発明のデータ消失訂正回路の第１実施例とし
ての基本回路構成を示す第１の部分図である。

【図４】本発明のデータ消失訂正回路の第１実施例とし
ての基本回路構成を示す第２の部分図である。

【図５】本発明のデータ消失訂正回路の第１実施例とし
ての基本回路構成を示す第３の部分図である。

【図６】図３〜図５に示した演算ユニットの詳細回路図
である。

【図７】本発明の実施例のデータ消失訂正回路における
第１動作例における第１ステップの動作形態を図解する
第１の部分図である。

【図８】本発明の実施例のデータ消失訂正回路における
第１動作例における第１ステップの動作形態を図解する
第２の部分図である。

【図９】本発明の実施例のデータ消失訂正回路における
第１動作例における第２ステップの動作形態を図解する
第１の部分図である。

【図１０】本発明の実施例のデータ消失訂正回路におけ
る第１動作例における第２ステップの動作形態を図解す
る第２の部分図である。

【図１１】本発明の実施例のデータ消失訂正回路におけ
る第１動作例における第３ステップの動作形態を図解す
る第１の部分図である。

【図１２】本発明の実施例のデータ消失訂正回路におけ
る第１動作例における第３ステップの動作形態を図解す
る第２の部分図である。

【図１３】本発明の実施例のデータ消失訂正回路におけ
る第１動作例における第４ステップの動作形態を図解す
る第１の部分図である。

【図１４】本発明の実施例のデータ消失訂正回路におけ
る第１動作例における第４ステップの動作形態を図解す
る第２の部分図である。

【図１５】本発明の実施例のデータ消失訂正回路におけ
る第１動作例における最終ステップの動作形態を図解す
る第１の部分図である。

【図１６】本発明の実施例のデータ消失訂正回路におけ
る第１動作例における最終ステップの動作形態を図解す
る第２の部分図である。

【図１７】本発明の実施例のデータ消失訂正回路におけ
る第２動作例における第１ステップの動作形態を図解す
る第１の部分図である。

【図１８】本発明の実施例のデータ消失訂正回路におけ
る第２動作例における第１ステップの動作形態を図解す
る第２の部分図である。

【図１９】本発明の実施例のデータ消失訂正回路におけ
る第２動作例における第２ステップの動作形態を図解す
る第１の部分図である。

【図２０】本発明の実施例のデータ消失訂正回路におけ
る第２動作例における第２ステップの動作形態を図解す
る第２の部分図である。

【図２１】本発明の実施例のデータ消失訂正回路におけ
る第２動作例における第３ステップの動作形態を図解す
る第１の部分図である。

【図２２】本発明の実施例のデータ消失訂正回路におけ
る第２動作例における第３ステップの動作形態を図解す
る第２の部分図である。

【図２３】本発明の実施例のデータ消失訂正回路におけ
る第２動作例における第４ステップの動作形態を図解す
る第１の部分図である。

【図２４】本発明の実施例のデータ消失訂正回路におけ
る第２動作例における第４ステップの動作形態を図解す
る第２の部分図である。

【図２５】本発明の実施例のデータ消失訂正回路におけ
る第２動作例における最終ステップの動作形態を図解す
る第１の部分図である。

【図２６】本発明の実施例のデータ消失訂正回路におけ
る第２動作例における最終ステップの動作形態を図解す
る第２の部分図である。

【図２７】本発明のデータ消失訂正回路の第２実施例と
しての基本回路構成を示す第１の部分図である。

【図２８】本発明のデータ消失訂正回路の第２実施例と
しての基本回路構成を示す第２の部分図である。

【図２９】本発明のデータ消失訂正回路の第２実施例と
しての基本回路構成を示す第３の部分図である。

【図３０】図２７〜図２９に示したデータ消失訂正回路
の全体回路構成の第１の部分図である。

【図３１】図２７〜図２９に示したデータ消失訂正回路
の全体回路構成の第２の部分図である。

【図３２】図３０、図３１に示した演算ユニットの詳細
回路図である。

【図３３】本発明の実施例のデータ消失訂正回路におけ
る第３動作例における第１ステップの動作形態を図解す
る第１の部分図である。

【図３４】本発明の実施例のデータ消失訂正回路におけ
る第３動作例における第１ステップの動作形態を図解す
る第２の部分図である。

【図３５】本発明の実施例のデータ消失訂正回路におけ
る第３動作例における第２ステップの動作形態を図解す
る第１の部分図である。

【図３６】本発明の実施例のデータ消失訂正回路におけ
る第３動作例における第２ステップの動作形態を図解す
る第２の部分図である。

【図３７】本発明の実施例のデータ消失訂正回路におけ
る第３動作例における第３ステップの動作形態を図解す
る第１の部分図である。

【図３８】本発明の実施例のデータ消失訂正回路におけ
る第３動作例における第３ステップの動作形態を図解す
る第２の部分図である。

【図３９】本発明の実施例のデータ消失訂正回路におけ
る第３動作例における第４ステップの動作形態を図解す
る第１の部分図である。

【図４０】本発明の実施例のデータ消失訂正回路におけ
る第３動作例における第４ステップの動作形態を図解す
る第２の部分図である。

【図４１】本発明の実施例のデータ消失訂正回路におけ
る第３動作例における最終ステップの動作形態を図解す
る第１の部分図である。

【図４２】本発明の実施例のデータ消失訂正回路におけ
る第３動作例における最終ステップの動作形態を図解す
る第２の部分図である。

【図４３】固定長コード（符号）の処理形態図である。

【図４４】可変長コード（符号）の処理形態図である。

【図４５】本発明の第３実施例の可変長コードのデータ
消失訂正回路の第１の部分図である。

【図４６】本発明の第３実施例の可変長コードのデータ
消失訂正回路の第２の部分図である。

【図４７】図４５に示した消失位置記憶レジスタの単位
回路図である。

【図４８】可変長コードのデータ消失訂正回の全体構成
図である。

【図４９】第３実施例のデータ消失訂正回路における初
期設定状態を示す図である。

【図５０】第３実施例のデータ消失訂正回路の第１ステ
ップ動作の第１の部分図である。

【図５１】第３実施例のデータ消失訂正回路の第１ステ
ップ動作の第２の部分図である。

【図５２】第３実施例のデータ消失訂正回路の第２ステ
ップ動作の第１の部分図である。

【図５３】第３実施例のデータ消失訂正回路の第２ステ
ップ動作の第２の部分図である。

【図５４】第３実施例のデータ消失訂正回路の第３ステ
ップ動作の第１の部分図である。

【図５５】第３実施例のデータ消失訂正回路の第３ステ
ップ動作の第２の部分図である。

【図５６】第３実施例のデータ消失訂正回路の第４ステ
ップ動作の第１の部分図である。

【図５７】第３実施例のデータ消失訂正回路の第４ステ
ップ動作の第２の部分図である。

【図５８】第３実施例のデータ消失訂正回路の最終ステ
ップ動作の第１の部分図である。

【図５９】第３実施例のデータ消失訂正回路の最終ステ
ップ動作の第２の部分図である。

【符号の説明】

ＭＬＴ・・乗算加算演算ユニット １００（ＰＥ）・・演算ユニット １０１：１０２（Ｎ）・・切替器 １０３（Ｋ）・・加算器 １０４（Ｌ）・・乗算器 １０５（Ｐ）・・切替器 １１０・・Ａ側レジスタ １１２・・Ｂ側レジスタ １１９（Ｊ）・・切替器 ＤＩＶ・・割り算ユニット １２０・・・制御信号発生切替器 １２２（ＤＲ）・・レジスタ １２４（ＤＱ）・・レジスタ １２６：１２８（Ｈ）・・切替器 １３０・・−１設定器 １３２・・レジスタユニット １３４・・Ａ側レジスタ １３６・・Ｂ側レジスタ １３８・・０検出器 １４０：１４２（Ｃ）・・切替器 １４４（Ｒ）・・切替器 １４６（Ｇ）・・割り算器 １４８（Ｓ）・・切替器

Claims (22)

【特許請求の範囲】
1. 【請求項１】所定の符号化方式によって符号化された符
   号を用いてデータの消失データの訂正を行うデータ消失
   訂正方法であって、 符号全体の誤りを消失位置及びその消失位置の消失パタ
   ーン、ならびに、消失シンボル以外の誤り位置およびそ
   の誤り位置の消失パターンで表すとき、 受信信号ｒとパリテイ検査行列Ｈとの積として、（２ｔ
   −１）次のシンドローム多項式Ｓ（Ｘ）およびその係数
   Ｓｉを計算するステツプと、 少なくともエラーフラグにより既知である消失位置Ｕi
   および上記シンドローム多項式の係数Ｓi とにより、消
   失位置多項式ｕ（Ｘ）の係数ｕi および修正シンドロー
   ム多項式Ｔ（Ｘ）の係数Ｔi を同時に計算するステツプ
   と、 上記消失位置多項式ｕ（Ｘ）の係数ｕi および上記修正
   シンドローム多項式Ｔ（Ｘ）の係数Ｔi とより、誤り位
   置多項式σ（Ｘ）と消失位置多項式ｕ（Ｘ）との積多項
   式の係数σｉを導出するステツプと、 上記積多項式と上記シンドローム多項式Ｓ（Ｘ）とより
   求まる総合的な誤り位置多項式ω（Ｘ）と上記積多項式
   とより、受信信号を訂正するステツプとを有するデータ
   消失訂正方法。
2. 【請求項２】請求項１記載のデータ消失訂正方法におい
   て、 消失位置多項式ｕ（Ｘ）の係数ｕi および修正シンドロ
   ーム多項式Ｔ（Ｘ）の係数Ｔi を同時に計算するステツ
   プは、下記式で規定される演算を行うとともに、 ｕ⁽⁰⁾ （Ｘ） ＝１ ｕ⁽ⁱ⁾ （Ｘ） ＝ｕ^(i-1) （Ｘ） （１−ＸＵ_i ） ｕ（Ｘ） ＝ｕ（Ｘ） ・exp(ε) 演算式：ｕ⁽⁰⁾ （Ｘ） ＝１初期値を１からシンドロー
   ム多項式Ｓ（Ｘ）とすることを特徴とする、データ消失
   訂正方法。
3. 【請求項３】請求項１記載のデータ消失訂正方法におい
   て、 上記修正シンドローム多項式Ｓ（Ｘ）から誤り位置多項
   式σ（Ｘ）および誤り評価多項式ω（Ｘ）を導出をする
   ステツプは、 （１）受信信号ｒからシンドローム多項式Ｓ（Ｘ）に係
   数Ｓ_i （１≦ｉ≦2t)を算出し、 （２）消失位置Ｕ_i （１≦ｉ≦ε）と係数Ｓ_i （１≦ｉ
   ≦2t) から、消失位置多項式ｕ（Ｘ）の係数ｕ_i （0 ≦
   ｉ≦ε，ｕ₀ ＝１）および修正シンドローム多項式Ｔ
   （Ｘ）の係数Ｔ_i （１≦ｉ≦2t) を算出し、 （３）算出した、消失位置多項式ｕ（Ｘ）の係数ｕ
   _i （0 ≦ｉ≦ε，ｕ₀ ＝１）および修正シンドローム多
   項式Ｔ（Ｘ）の係数Ｔ_i （１≦ｉ≦2t) から、修正誤り
   位置多項式σ（Ｘ）の係数ρ_i （１≦ｉ≦ν）を算出
   し、 （４）算出した修正誤り位置多項式σ（Ｘ）、および、
   誤り評価多項式ω（Ｘ） を用いて消失訂正を行うデー
   タ消失訂正方法。
4. 【請求項４】前記所定の符号化はリードソロモン符号化
   を含む、請求項１〜３いずれか記載のデータ消失訂正方
   法。
5. 【請求項５】所定の符号化方式で符号化されたデータの
   消失訂正を行うデータ消失訂正回路であって、 １つの割り算ユニットと、 該割り算ユニットに作動的に接続される複数の演算ユニ
   ットとを有し、 消失位置の記憶領域として複数のレジスタを持ち、この
   中に格納された消失位置を１ステップに１個づつシフト
   することにより、（乗算係数となる）消失位置を第１の
   切替器Ｓを経由して各演算ユニットに供給することを特
   徴とするデータ消失訂正回路。
6. 【請求項６】請求項５記載のデータ消失訂正回路におい
   て、パリテイ・シンボル数が２ｔ（ｔは正の整数) であ
   り、訂正可能なシンボル数をｔとするとき、 ４ｔ個の演算ユニットと、（８ｔ＋２）個のデータ記憶
   回路を用いて、全部で２ｔステップの連続的な演算で上
   記総合的な誤り位置多項式と上記誤り評価多項式を得る
   ことを特徴とするデータ消失訂正回路。
7. 【請求項７】請求項６記載のデータ消失訂正回路におい
   て、 上記割り算ユニットは、ユークリッド互除法における２
   つの多項式の最上位係数間で所定の除算を行う除算器を
   有し、 上記割算ユニツトの出力は第１の切替器Ｓで消失位置の
   記憶レジスタの出力と切り替えられて複数の演算ユニッ
   トの各々へ供給されるデータ消失訂正回路。
8. 【請求項８】請求項７記載のデータ消失訂正回路におい
   て、 上記割り算ユニットはさらに、ユークリッド互除法の演
   算のための初期化を行うための第２の切替器Ｒを有する
   データ消失訂正回路。
9. 【請求項９】請求項７記載のデータ消失訂正回路におい
   て、 上記割り算ユニットに並列に設けられたレジスタＤＲ，
   ＤＱは、ユークリッド互除法の演算を行う際にレジスタ
   に格納されている多項式の最上位係数の次数データを格
   納することを特徴とする、データ消失訂正回路。
10. 【請求項１０】請求項７記載のデータ消失訂正回路にお
    いて、 上記割り算ユニットは制御信号発生部を有し、該制御信
    号発生部は前記割り算ユニット内のレジスタＤＲ, ＤＱ
    の比較結果と、レジスタの０値検出結果および現在の演
    算ステップ数等の情報から各演算ユニットで行うべき演
    算の動作を判定し、上記演算ユニットを独立に制御する
    データ消失訂正回路。
11. 【請求項１１】請求項７記載のデータ消失訂正回路にお
    いて、 上記演算ユニットは乗算加算演算ユニットであり、最初
    のステップの演算においても次のステップの演算におい
    ても、２ｔ個のパリティが付加されたシンボルに対して
    ４ｔ個の演算ユニットよりなることを特徴とするデータ
    消失訂正回路。
12. 【請求項１２】請求項１１記載のデータ消失訂正回路に
    おいて、 上記乗算加算演算ユニットは複数の演算ユニットを含
    み、上記演算ユニットは、乗算器・加算器・切替器を含
    んで構成され、特に有限体上の演算を行うことを特徴と
    するデータ消失訂正回路。
13. 【請求項１３】請求項１２記載のデータ消失訂正回路に
    おいて、 上記演算ユニットは、４ｔ個の演算ユニツトであること
    を特徴とするデータ消失訂正回路。
14. 【請求項１４】前記所定の符号化はリードソロモン符号
    化を含む、請求項５〜１３いずれか記載のデータ消失訂
    正回路。
15. 【請求項１５】所定の符号化方式で符号化されたデータ
    の消失訂正を行うデータ消失訂正回路であって、 ４ｔ個（ｔは整数）の演算器と、（８ｔ＋２）個のデー
    タ保持回路を有し、 ２ステップ的演算を行って総合的な誤り位置多項式と誤
    り評価多項式を算出してデータ消失訂正を行うことを特
    徴とするデータ消失訂正回路。
16. 【請求項１６】前記所定の符号化は非二元ＢＣＨ符号化
    を含む請求項１５記載のデータ消失訂正回路。
17. 【請求項１７】前記符号化された符号は可変長の符号で
    あり、 前記消失位置Ｕ_i を逆順の消失位置Ｕ′_i とし、 入力完了時のデータＡＰＮを前記逆順の消失位置Ｕ′_i
    を除算して前記消失位置Ｕ_i を算出する、 請求項１〜４いずれか記載のデータ消失訂正方法。
18. 【請求項１８】前記消失位置を逆順の消失位置として１
    ステップに１個づつシフトし、 入力完了時のデータで該シフトしたデータを除算して正
    順の消失位置に変換する回路を有する、請求項５〜１６
    いずれか記載のデータ消失訂正回路。
19. 【請求項１９】前記逆順の消失位置を前記入力完了時の
    データの除算を、前記除算器の不動作時にこの除算器を
    用いて行う、請求項１８記載のデータ消失訂正回路。
20. 【請求項２０】ｎ個の受信符号からシンドロームＳ
    （Ｘ）を算出する手段、 該シンドロームＳ（Ｘ）を修正して修正シンドロームＴ
    （Ｘ）を算出する手段、 入力された消失フラグからべき乗係数α⁰ 〜α^n-1 を算
    出する手段、 該べき乗係数を拡張して消失位置多項式ｕ（Ｘ）を算出
    する手段、 該消失位置多項式ｕ（Ｘ）と前記修正シンドロームＴ
    （Ｘ）をユークリッド互除法にもとづく演算を行ない、
    消失エラーおよび消失位置を算出する手段を有する、デ
    ータ消失訂正回路。
21. 【請求項２１】前記修正シンドロームの算出および前記
    消失位置多項式の算出をεステップで行ない（但し、ε
    は消失シンボル数）、 前記ユークリッド互除法にもとづく演算をその後の（２
    ｔ−ε）ステップで行う（但し、２ｔはパリティシンボ
    ル数）請求項２０記載のデータ消失訂正回路。
22. 【請求項２２】入力された消去フラグを逆順にした逆順
    消失位置多項式を算出し、入力完了時のデータで該逆順
    消失位置多項式を除いて正順の消失位置多項式を算出す
    る手段をさらに有する、請求項２１記載のデータ消失訂
    正回路。