JPH06196983A - ２値化回路 - Google Patents

Abstract

(57)【要約】 【目的】 時間幅がデータとなる入力信号を簡単な回路
構成で正確に２値化する回路を提供する。 【構成】 入力信号を整合用抵抗Ｒ１を通して導入し、
この整合用抵抗Ｒ１を通過した伝達信号を遅延素子ＤＬ
で遅延させて第１遅延信号を作成する。この第１遅延信
号を更に遅延素子ＤＬで遅延させて第２遅延信号を作成
すると共に、この第２遅延信号と前記伝達信号とを加算
して合成信号を作成する。比較回路１は、この合成信号
と前記第１遅延信号のレベルを比較して前記入力信号に
対応する２値化信号を発生する。このとき、波形処理回
路２は、比較回路１に入力する前記合成信号および前記
第１遅延信号の各ピークレベルおよび各ボトムレベルを
それぞれ直流的に異なる値に設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光学式寸法測定装置で
得られるスキャン信号のように、時間幅がデータとなる
入力信号を波形成形する２値化回路に関する。

【０００２】

【従来の技術】レーザビームを平行に走査して測定対象
物（ワーク）に照射し、このワークの後側で検出した走
査方向の明暗パターン（スキャン信号）からワークの寸
法を測定する走査型の光学式測定装置がある。図５はこ
の種の光学式測定装置の一例を示す構成図である。図
中、１０はレーザ光源であり、このレーザ光源１０から
出力されたレーザビーム１２はポリゴンミラー１４で回
転走査ビーム１６に変換され、更にｆ−θレンズ１８で
ビーム径を絞った等速度の平行走査ビーム２０に変換さ
れる。この平行走査ビーム２０はポリゴンミラー１４の
回転に伴いワーク２２を含む測定領域を走査するように
照射され、集光レンズ２４を通して測定用受光素子２６
に入射する。

【０００３】測定用受光素子２６の出力（スキャン信
号）はアンプ４８で増幅された後、エッジ検出回路５０
に入力する。このエッジ検出回路５０は、アンプ４８の
出力を波形整形（２値化）してエッジ検出を行う。ゲー
ト回路５６はエッジ検出回路５０から出力されるエッジ
信号のタイミングでオン／オフし、カウンタ５８はゲー
ト回路５６のオン期間に通過したクロックを計数してス
キャン信号の時間幅を計測する。スキャン信号は、ワー
ク２２が遮光体の場合は、走査範囲の全体がレベルの高
い明部となり、その中のワーク部分がレベルの低い暗部
となった明暗パターンである。この明暗関係は、ワーク
２２がスリットのような透光体の場合は逆になる。な
お、以下の説明では、スキャン信号のワーク部分をセグ
メント（ＳＧ）２、ワークに先行する部分をＳＧ１、ワ
ークに後続する部分をＳＧ３と呼ぶ。

【０００４】なお、２８はレーザビーム１２を反射させ
てポリゴンミラー１４に入射するミラー、３０はポリゴ
ンミラー１４を回転させるモータ、３２は回転走査ビー
ム１６の有効走査範囲外に配置され、１走査の開始又は
終了を検出するリセット用受光素子である。このリセッ
ト用受光素子３２の出力はリセット回路５２に入力す
る。このリセット回路５２はリセット用受光素子３２の
出力タイミングを基にリセット信号を発生する。このリ
セット信号はゲート回路５６のリセットに使用される。

【０００５】５４は前述のクロックを発生するクロック
発生器５４であり、このクロックはモータ３０の回転同
期にも使用される。６０はこのための同期信号発生器で
あり、また６２はモータ駆動回路である。レーザ出力調
整回路６４はレーザ光源１０の出力を一定に保つ。４０
は各種の処理及び制御を行うＣＰＵ、４２はキーボード
表示回路、４４は入出力装置、４６はリードオンリメモ
リ（ＲＯＭ）やランダムアクセスメモリ（ＲＡＭ）を含
む記憶装置である。

【０００６】エッジ検出回路５０における２値化方式に
は種々のものがある。 （１）ピークレベル方式 スキャン信号波形のピーク値をホールドし、その１／２
の値をしきい値として、スキャン信号を２値化する。こ
の方式は、スキャン信号の波高値からしきい値を決定す
るため、上述した光学式寸法測定装置に適用した場合、
レーザ光源の保護ガラスの汚れ、スキャン信号自体の歪
み、ポリゴンミラーの面誤差等が誤差要因となり、精度
の良い計測ができない欠点がある。 （２）２次微分方式 スキャン信号を２回微分してエッジ検出し、２値化信号
を作成する。この方式は、回路構成が複雑である上、ノ
イズに弱く、またスキャン信号の最初の部分（ＳＧ１）
を測定しにくい欠点がある。

【０００７】（３）ディレイライン方式 この方式は、上記のピークレベル方式や２次微分方式を
凌ぐ精度でスキャン信号を２値化できるものと考えられ
ている。図６は、この要部を説明する回路である。入力
信号ＩＮは、ここではスキャン信号であり、これをアン
プＡＭＰで増幅してインピーダンス整合用抵抗Ｒ１に導
入する。このスキャン信号は、アンプＡＭＰの出力ｋと
して見ると図７（ａ）の様な波形であり、その時間幅が
ワーク寸法を示すデータである。

【０００８】整合用抵抗Ｒ１には直列に遅延素子ＤＬが
接続されていて、この遅延素子ＤＬの一端（抵抗Ｒ１
側）は整合端Ｘ、他端は開放端Ｙとなっている。抵抗Ｒ
１を通過した伝達信号ｈは信号ｋと同位相で、振幅が１
／２になる。この伝達信号ｈを遅延素子ＤＬで１回遅延
させると、信号ｋと同振幅で、遅延素子ＤＬの遅延時間
ｔｄだけ遅れた第１遅延信号ｉとなる。この第１遅延信
号ｉは遅延素子ＤＬの開放端Ｙで全反射されるため、開
放端Ｙにおける振幅は伝達信号ｈの２倍、つまり信号ｋ
と同じである。この第１遅延信号ｉを再度遅延素子ＤＬ
で遅延させて整合端Ｘに戻すと、振幅が伝達信号ｈと等
しく、位相が２ｔｄ遅れた第２遅延信号ｍが生成され
る。

【０００９】整合端Ｘでは、この第２遅延信号ｍが伝達
信号ｈに重畳されるので、その合成信号ｊは図７（ｂ）
に破線で示すように、ピーク値が第１遅延信号ｉと等し
く、その両側に１／２のレベルの段部を有する山形の波
形になる。そこで、この合成信号ｊと第１遅延信号ｉの
レベルを比較すると、両波形の交点Ａ，Ｂにエッジを有
する２値化信号が得られる。この交点Ａ，Ｂは、信号ｊ
とその波高値の１／２のしきい値との交点でもあるの
で、スキャンしたワーク径に相当する時間幅を有してい
る。

【００１０】

【発明が解決しようとする課題】ところで、上述したデ
ィレイライン方式を実際に具体化すると、図７（ｂ）の
ａ，ｂ，ｃ領域の如く信号ｉとｊの振幅が等しく、２値
化の結果が不安定となる不都合が生ずる。特開昭６２−
１３２４１８号公報に示される２値化回路は、別の比較
回路を追加することでこの点を改善しようとしている。
しかしながら、比較回路を２つ用いると、全体の構成が
複雑化する難点がある。

【００１１】本発明は、この様な点を改善し、上述した
ディレイライン方式を基本とし、光学的寸法測定装置の
スキャン信号のように時間幅がデータとなる入力信号
を、簡単な回路構成で正確に２値化する機能を有した２
値化回路を提供することを目的としている。

【００１２】

【課題を解決するための手段】上記目的を達成するため
本発明では、入力信号を導入する整合用抵抗と、この整
合用抵抗を通過した伝達信号を遅延させて第１遅延信号
を作成する第１遅延素子と、この第１遅延信号を更に遅
延させて第２遅延信号を作成する、前記第１遅延素子と
同一または異なる第２遅延素子と、この第２遅延信号と
前記伝達信号とを加算して合成信号を作成する回路要素
と、この合成信号と前記第１遅延信号のレベルを比較し
て前記入力信号に対応する２値化信号を発生する比較回
路と、この比較回路に入力する前記合成信号および前記
第１遅延信号の各ピークレベルおよび各ボトムレベルを
それぞれ直流的に異なる値に設定する波形処理回路とを
備えてなることを特徴とする。

【００１３】

【作用】入力信号を整合用抵抗を通して導入し、この整
合用抵抗を通過した伝達信号を遅延させて第１遅延信号
を作成する。この第１遅延信号を更に遅延させて第２遅
延信号を作成すると共に、この第２遅延信号と前記伝達
信号とを加算して合成信号を作成する。比較回路は、こ
の合成信号と前記第１遅延信号のレベルを比較して前記
入力信号に対応する２値化信号を発生する。以上はディ
レイライン方式の基本であるが、本発明では、比較回路
に入力する前記合成信号および前記第１遅延信号の各ピ
ークレベルおよび各ボトムレベルを、波形処理回路によ
ってそれぞれ直流的に異なる値に設定し、不定要因を除
外して正確な２値化を可能にする。

【００１４】

【実施例】図１は、本発明の第１の実施例を示す回路図
である。この図において、Ｓｉｎはスキャン信号であ
り、これは入力段のバッファアンプＡ１を通して本２値
化回路に取り込まれる。アンプＡ１で増幅後の信号Ｓｉ
ｎ’は、インピーダンス整合用の抵抗Ｒ１を通過して、
それと直列に接続された遅延素子ＤＬに至る。この遅延
素子ＤＬは図６で説明したように、抵抗Ｒ１側が整合端
Ｘ、逆側が開放端Ｙである。従って、整合端Ｘには、図
７のｊに相当する波形の合成信号Ｓａが生ずる。信号Ｓ
ｉｎ’は、ワークをスキャンした結果、ＳＧ１〜ＳＧ３
を有するスキャン信号波形で、中心部ＳＧ２がワーク部
分である。

【００１５】合成信号ＳａはバッファアンプＡ２に入力
される。また、この合成信号Ｓａと比較される遅延素子
ＤＬの開放端の第１遅延信号（図７のｉに相当する）
は、バッファアンプＡ３を通して信号Ｓｂとなる。この
信号Ｓｂは信号Ｓｉｎ’よりｔｄ遅れている。この増幅
後の第１遅延信号Ｓｂはコンパレータ２の一方の入力端
に導入される。これに対し、合成信号ＳａはアンプＡ２
を通過後、更にバイアス回路１で波形処理された信号Ｓ
ｃとなって、コンパレータ２の他方の入力端に導かれ
る。

【００１６】バイアス回路１による波形処理は、図２に
示すように、合成信号Ｓａ（実際にはその増幅出力）の
ピークとボトムの各直流レベルを、信号Ｓｂのピークお
よびボトムとそれぞれ異なる値に変更するものである。
具体的には、抵抗Ｒ２を通して導入した信号Ｓａのピー
クレベルをツェナーダイオードＺＤ１のツェナー電圧に
クランプすると共に、ダイオードＤ１の順方向電圧をＶ
ｆ、直流電源Ｅの電圧をＥとすれば、ボトムレベルを
（Ｅ−Ｖｆ）かさ上げして、結果的にピークおよびボト
ム共にスライスされた信号波形Ｓｃを作成する。電源Ｅ
と直列に接続されたダイオードＤ１は逆流防止用も兼ね
る。

【００１７】この様にしてスライスされた合成信号Ｓｃ
と第１遅延信号Ｓｂとをコンパレータ２に入力すると、
スキャン信号Ｓｉｎ’をその中心レベルで２値化したと
等価な２値化信号Ｓｏｕｔが得られる。即ち、バイアス
回路１でレベルシフトしても、信号Ｓｃ，Ｓｂの交点
Ａ，Ｂの時間軸方向の長さは、信号Ｓａ，Ｓｂの交点の
時間軸方向の長さと変わらない。しかも、ピークおよび
ボトムレベルが違うので、コンパレータ２の出力が、ピ
ークおよびボトム付近で雑音により不安定になることは
ない。このことは、保護ガラスの汚れ、スキャン信号の
歪み、ポリゴンミラーの面誤差等の誤差要因があって
も、それらがコンパレータ出力Ｓｏｕｔに影響を与えな
いことを意味し、正確な２値化を期待できる。

【００１８】この様なバイアス回路１は、アンプＡ３側
に挿入しても同様の効果が期待できる。また、バイアス
回路１の機能を分割し、ピークレベルのスライスと、ボ
トムレベルのスライスを、信号Ｓａ，Ｓｂのそれぞれに
対し行う様にしても構わない。

【００１９】図３は、本発明の第２の実施例を示す回路
図であり、また図４は、図３の各部信号波形図である。
この実施例では遅延素子開放端の反射を利用せず、第１
遅延素子ＤＬ１と第２遅延素子ＤＬ２を直列に接続した
２段遅延回路を利用する。入力信号Ｓｉｎは入力段の整
合用抵抗Ｒ１を通して伝達信号Ｓｉｎ’となり、これが
第１遅延素子ＤＬ１でｔｄ１だけ遅延されて第１遅延信
号Ｓｂとなる。この第１遅延信号Ｓｂは第２遅延素子Ｄ
Ｌ２で更にｔｄ２だけ遅延されて第２遅延信号Ｓ２にな
る。伝達信号Ｓｉｎ’と第２遅延信号Ｓ２は加算部３で
加算されて合成信号Ｓａになる。第１遅延信号Ｓｂは直
接コンパレータ２の一方の入力端に導入されるが、合成
信号Ｓａはバイアス回路１で波形処理されてから、コン
パレータ２の他方の入力端に導入される。

【００２０】この実施例のバイアス回路１は、合成信号
Ｓａの振幅を１／２に圧縮する機能と、圧縮された信号
波形を図２のＳｃ信号と同様にバイアスする。従って、
このバイアス回路１で波形処理された信号Ｓｃのピーク
およびボトムレベルは、第１遅延信号Ｓｂのピークおよ
びボトムレベルとそれぞれ異なる値になるので、図１の
実施例と同様の効果が期待できる。なお、このバイアス
回路１は信号Ｓｂ側に挿入しても良い。

【００２１】

【発明の効果】以上述べたように本発明によれば、時間
幅がデータとなる入力信号を、ディレイライン方式を基
本とした簡単な回路構成で、正確に２値化する機能を有
した２値化回路を提供することができる。この２値化回
路を用いると、光学式寸法測定装置に適用した場合、レ
ーザ光源の保護ガラスの汚れ、スキャン信号自体の歪
み、ポリゴンミラーの面誤差等の誤差要因があっても、
ワークをスキャンした信号の時間幅を正確に２値化する
ことができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例を示す回路図である。

【図２】 図１の動作波形図である。

【図３】 本発明の第２の実施例を示す回路図である。

【図４】 図２の動作波形図である。

【図５】 走査型光学式寸法測定装置の構成図である。

【図６】 ディレイライン式２値化回路の要部回路図で
ある。

【図７】 図６の動作波形図である。

【符号の説明】

１…バイアス回路（波形処理回路）、２…コンパレー
タ、３，Ｘ…加算部、１０…レーザ光源、１４…ポリゴ
ンミラー、１８…ｆ−θミラー、２２…ワーク、２４…
集光レンズ、２６…受光素子、４０…ＣＰＵ、４６…記
憶装置、５０…エッジ検出回路、５８…カウンタ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力信号を導入する整合用抵抗と、 この整合用抵抗を通過した伝達信号を遅延させて第１遅
   延信号を作成する第１遅延素子と、 この第１遅延信号を更に遅延させて第２遅延信号を作成
   する、前記第１遅延素子と同一または異なる第２遅延素
   子と、 この第２遅延信号と前記伝達信号とを加算して合成信号
   を作成する回路要素と、 この合成信号と前記第１遅延信号のレベルを比較して前
   記入力信号に対応する２値化信号を発生する比較回路
   と、 この比較回路に入力する前記合成信号および前記第１遅
   延信号の各ピークレベルおよび各ボトムレベルをそれぞ
   れ直流的に異なる値に設定する波形処理回路と、 を備えてなることを特徴とする２値化回路。