JPH06195039A - 表示装置 - Google Patents

Abstract

(57)【要約】 【目的】単位表示ユニットの任意の組合せにより任意の
大きさの１つの画面を形成可能にし、表示装置の製造を
容易にし且つ設備利用性を向上させること。 【構成】ラッチ回路Ｌ1,1 〜Ｌ1,64の６４個の８ビット
構成のラッチ回路が順次縦続接続され、さらに、次の列
の単位表示ユニットＵ１２のラッチ回路も縦続接続され
ている。表示データDTは、列シフト同期信号s1に同期し
て、各ラッチ回路を、順に、移動して行く。同様に他の
行についても、行選択信号s3により選択された行につい
て、ラッチ回路に順に表示データが転送される。このよ
うにして、１画面の表示データを転送することができ
る。各ラッチ回路はその行の表示データの転送が完了し
た後、バッファ回路に記憶され、そのバッファ回路に記
憶された値に基づいて表示素子が駆動される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は拡張性のある表示装置に
関する。

【０００２】

【従来の技術】従来、表示装置は、表示画面のそれぞれ
の大きさの要求に応じて、各表示素子を全体としてドッ
トマトリックスに配置して製造されていた。このため、
例えば、２つの表示装置をつなげて１つの大きな表示装
置を形成し、その連結された表示装置において１つのパ
ターンを表示することはできなかった。

【０００３】

【発明が解決しようとする課題】これは、２つの表示装
置を連結しても、２つの表示装置で１つの表示画面とし
てのデータの伝送を行うことができないためである。従
って、画面の要求される大きさが異なれば、それぞれ毎
に、表示素子の配列と、アドレス線、データ線の組付け
を最初から行う必要があった。このため、各種の大きさ
の表示装置は特注品としてのみ製造され、製造に時間や
コストがかかるという問題があった。又、不要となった
表示装置は転用することができず、設備利用上において
も無駄があった。

【０００４】本発明は上記の課題を解決するために成さ
れたものであり、その目的は、単位表示ユニットの任意
の組合せにより任意の大きさの１つの画面を形成した表
示装置を可能とすることであり、表示装置の製造を容易
にし、且つ、設備利用性を向上させることである。

【０００５】

【課題を解決するための手段】上記課題を解決するため
の構成は、ｎビットを１バイトとしてｍバイトの表示デ
ータにより、各ドットに対応する表示素子が点灯又は非
点灯とされ、そのｎ×ｍ個の表示素子がｐ行、ｑ列のマ
トリックス状に配置された単位表示ユニットと、この単
位表示ユニットを任意にｘ行、ｙ列のマトリックス状に
配設して組付ける組付手段と、単位表示ユニットの組付
け状態におけるｐ×ｘ行、ｑ×ｙ列から成る表示パター
ンを、各単位表示ユニット毎にｍバイトの表示データと
して、順次、ｍ×ｐ×ｑバイトの表示データをバイト単
位で出力する表示データ出力手段と、バイト単位の表示
データを、順次、行方向にシフトさせる列シフト同期信
号と、列シフトさせる行をシフトさせる行シフト同期信
号とを出力する制御手段とを有し、第１列に配列される
各単位表示ユニットは、行シフト同期信号を入力して、
その行シフト同期信号に同期して選択行をシフトさせ、
選択行が自己の行と一致した場合に行選択信号を出力す
る行デコーダと、行選択信号と列シフト同期信号とを入
力して、行選択信号が選択状態を示す場合に列シフト同
期信号を自己の行に配列された単位表示ユニットに出力
する論理回路とを有し、各単位表示ユニットは、列シフ
ト同期信号に同期して、１バイトのデータを順次入力す
ると共に古く入力された順に１バイトのデータを出力す
るシフトメモリを有し、同一行に属する単位表示ユニッ
トのシフトメモリは従属接続されており、各単位表示ユ
ニットは、その単位表示ユニットの属する行における全
ての表示データの転送が完了の後、シフトメモリに記憶
されたデータを記憶するバッファメモリと、バッファメ
モリに記憶されたデータに従って表示素子を駆動する駆
動装置とを有することを特徴とする。

【０００６】

【作用】まず、行シフト同期信号を入力する行デコーダ
により、自己の行が指定された時に行選択信号が論理回
路に出力される。論理回路は列シフト同期信号を入力し
ており、行選択信号が行選択状態にある時に、列シフト
同期信号を通過させる。その行のシフトメモリは、論理
回路を通過した列シフト同期信号をクロック信号として
入力しており、各シフトメモリはその信号に同期して入
力端から１バイトのデータを入力して記憶すると共に、
最も古く入力されたデータから順に、出力端から１バイ
トのデータを出力する。又、最初のシフトメモリは表示
データ出力手段からのバイト単位の表示データを入力し
ているので、この作用により、その行のシフトメモリに
は順にバイト単位の表示データが最終列のシフトメモリ
に向けてシフトし、シフトが完了した時には、１行分の
表示データがその行の全てのシフトメモリに記憶され
る。１行分の表示データの入力が完了したタイミングで
各シフトメモリの表示データはバッファメモリに記憶さ
れる。これらのデータ転送とは無関係に、バッファメモ
リに記憶されている表示データに従って各単位表示ユニ
ットにおける表示素子が点灯駆動される。

【０００７】上記の１行分の表示データのその行に配設
された単位表示ユニットへの転送処理は、行シフト同期
信号に同期して、順に、第２行、第３行と、最終行まで
実行される。そして、元の第１行に戻り、表示データの
転送処理が繰り返される。このように、各単位表示ユニ
ットへ表示データの転送を行うことができる。尚、単位
表示ユニットのマトリックス状に配列する時の次元は任
意である。表示装置の全体の大きさが最大拡張時よりも
小さい場合には、列シフト同期信号の数と行シフト同期
信号の数は最大拡張時から変更することなく、存在しな
い単位表示ユニットに対する表示データはダミーデータ
として送信すれば良い。又、列シフト同期信号の数、行
シフト同期信号の数をマトリックスの列数、行数に対応
して減少させても良い。

【０００８】

【発明の効果】従って、同様な構成の単位表示ユニット
を所望の大きさのマトリックス状に配列して電気的に接
続するだけで、パターンの表示が可能となり、表示画面
の大きさを容易に且つ任意に変更することができる。
又、同様な構成の単位ユニットだけの組合せで表示装置
が構成できるので、製造効率や設備利用効率が向上す
る。

【０００９】

【実施例】以下、本発明を具体的な実施例に基づいて説
明する。本表示装置１の外観は図４に示されている。図
４では、単位表示ユニット１０が３×４（ｘ＝３，ｙ＝
４）のマトリックスに組付けられている。各単位表示ユ
ニット１０の機械的な連結は、列方向にはほぞ組付１１
により、行方向にはほぞ組付１２により行われている。
さらに、長方形状の外枠１３により各単位表示ユニット
１０が容易に離脱できないように組み込まれている。

【００１０】各単位表示ユニット１０の画素は１６×１
６のドットマトリックスに構成されており、各ドットは
赤色発光の発光ダイオードチップと緑色発光の発光ダイ
オードチップが組み込まれた２色発光が可能な発光ダイ
オード１４で構成されている。よって、１つの単位表示
ユニット１０を表示するのに必要な表示データは２色分
で１６×１６×２＝５１２ビット必要である。８ビット
（ｎ＝８）を１バイトとすれば、６４（ｍ＝６４）バイ
トの表示データで単位表示ユニット１０の表示パターン
が制御される。尚、表示画面はドット数としては１６×
１６であるが、１ドット当たり２つの発光点を有してい
るので、発光点をドットと定義すれば、この表示画面は
１６×３２の画面である。即ち、ｐ＝１６、ｑ＝３２で
ある。

【００１１】次に、本装置の電気的構成について説明す
る。各単位表示ユニット１０の電気的接続関係は図１に
示されている。本表示装置１は、図１に示すように、単
位表示ユニット１０を最大限１６×３２のマトリックス
に拡張するすことが可能である。同一行に属する単位表
示ユニットはコネクタ２０とフラットケーブル２１とで
順に接続されており、第１列に属する単位表示ユニット
はコネクタ２２とフラットケーブル２３とにより順に接
続されている。そして、第１行第１列に配設される単位
表示ユニットＵ１１はコネクタ２４とフラットケーブル
２５とを用いてコンピュータシステム３０に接続されて
いる。

【００１２】第１行第１列に配設される単位表示ユニッ
トＵ１１の電気的構成が図３に示されている。コンピュ
ータシステム３０から入力される信号の種類は８ビット
パラレルデータとして伝送される表示データDTと列シフ
ト同期信号s1と行シフト同期信号s2である。表示データ
DTはレシーバＲ１１で受信される。レシーバＲ１１の出
力はラッチ回路Ｌ1,1 の入力端子に入力し、ラッチ回路
Ｌ1,1 の出力端子は次のラッチ回路Ｌ1,2 の入力端子に
入力している。このように、ラッチ回路Ｌ1,1〜Ｌ1,64
の６４個の８ビット構成のラッチ回路が順次縦続接続さ
れている。そして、最後のラッチ回路Ｌ1,64の出力端子
はコネクタ２０に接続されており、コネクタ２０を介し
てラッチ回路Ｌ1,64の出力信号が第１行第２列の単位表
示ユニットＵ１２に伝送される。

【００１３】第１行目の第２列から第３２列に存在する
単位表示ユニットは全く同一に構成されており、第１行
第１列に配置された単位表示ユニットＵ１１と同様に、
６４個のラッチ回路Ｌ2,1 〜Ｌ2,64が順に縦続接続され
ている。従って、第１行目に配列された３２個の単位表
示ユニットの接続状態において、６４×３２＝２０４８
個のラッチ回路Ｌ1,1 〜Ｌ32,64 が縦続接続されている
ことになる。

【００１４】又、第１行第１列に配設される単位表示ユ
ニットＵ１１において、それぞれ、ラッチ回路Ｌ1,1 〜
Ｌ1,64の出力データはバッファ回路Ｂ1,1 〜Ｂ1,64に入
力されるように接続されている。同様に第１行の他の列
に配列されている単位表示ユニットは各ラッチ回路の出
力データを入力するバッファ回路が接続されている。従
って、第１行目に配列された３２個の単位表示ユニット
の接続状態において、６４×３２＝２０４８個のバッフ
ァ回路Ｂ1,1 〜Ｂ32,64 が、それぞれ、ラッチ回路Ｌ1,
1 〜Ｌ32,64 の出力を入力するように接続されている。

【００１５】一方、コンピュータシステム３０から伝送
される図５の（ａ）に示される列シフト同期信号s1はレ
シーバＲ１２で受信され増幅されてAND ゲートＧ１の一
方の端子に入力している。又、図５の（ｂ）に示される
行シフト同期信号s2はレシーバＲ１２で受信され増幅さ
れて、シフトレジスタＳ１のクロック端子に入力してい
る。シフトレジスタＳ１はサイクリックに構成されてお
り、１ビットだけが「１」、他のビットは「０」に構成
されている。そして、行シフト同期信号s1が入力される
毎に、アクティブ「１」の１ビットが、順次、桁移動す
る。第１行第１列に配置される単位表示ユニットＵ１１
では、シフトレジスタＳ１の第１桁目の出力する図５の
（ｃ）に示すような行選択信号s3がAND ゲートＧ１の他
の端子に入力している。よって、第１行第１列の単位表
示ユニットＵ１１におけるAND ゲートＧ１の出力は、図
５の（ｅ）に示すように、第１行のデータの転送期間Ｔ
１のみ列シフト同期信号s1を出力したものとなる。

【００１６】このAND ゲートＧ１の出力する１〜２０４
８の列シフト同期信号s1は、第１行に存在する２０４８
個の各ラッチ回路Ｌ1,1 〜Ｌ32,64 のクロック端子に入
力する。従って、各ラッチ回路Ｌ1,1 〜Ｌ32,64 は列シ
フト同期信号s1の立ち上がりに同期して入力端子の信号
レベルをラッチし、列シフト同期信号s1の立ち下がりに
同期してラッチした信号レベルを出力端子から出力す
る。これにより、コネクタ２４を介して入力されたバイ
ト単位の表示データDTは、列シフト同期信号s1に同期し
て、各ラッチ回路Ｌ1,1 〜Ｌ32,64 を、順に、移動して
行く。よって、図５の（ｆ）に示すように、１〜２０４
８個のバイトデータを受信した状態では、最先に受信さ
れたバイトデータがラッチ回路Ｌ32,64 に最後に受信さ
れたバイトデータがラッチ回路Ｌ1,1 に記憶される。

【００１７】又、各バッファ回路Ｂ1,1 〜Ｂ32,64 は図
５の（ｃ）に示す行選択信号s3を入力しており、行選択
信号s3が選択状態を示す場合には、各バッファ回路Ｂ1,
1 〜Ｂ32,64 はデータの入力を禁止し、行選択信号s3が
非選択状態の時に、各ラッチ回路Ｌ1,1 〜Ｌ32,64 と電
気的に接続され、その値を入力できるように構成されて
いる。そして、このバッファ回路Ｂ1,1 〜Ｂ1,64に記憶
された表示データに従って、第１行第１列に配列された
単位表示ユニットＵ１１の発光ダイオードアレイＬＥＤ
１１が駆動回路Ｄ１によって駆動される。他の列に配列
されている単位表示ユニットに関しても同様である。

【００１８】この結果、第１行に配列された単位表示ユ
ニットに表示データが伝送されている時には、第１行第
１列に配設された単位表示ユニットでは、既に、バッフ
ァ回路Ｂ1,1 〜Ｂ32,64 に記憶されている表示データに
従って表示され、第１行の全ての単位表示ユニットに対
する表示データの伝送が完了した時には、その最新に受
信された表示データに従って表示されることになる。

【００１９】第２行第１列に配列される単位表示ユニッ
トＵ２１は第１行第１列に配列される単位表示ユニット
Ｕ１１のレシーバＲ１１、Ｒ１２の出力をコネクタ２２
を介してレシーバＲ２１、Ｒ２２に入力するように接続
されている。そして、この単位表示ユニットＵ２１で
は、行シフト同期信号s2を入力するシフトレジスタＳ２
の出力桁が第２桁となっている。よって、シフトレジス
タＳ２の出力する行選択信号s3は図５の（ｄ）に示すよ
うに、第２の転送期間Ｔ２でアクティブな信号となる。
第２行第１列に配列される単位表示ユニットＵ２１はシ
フトレジスタＳ２の出力桁が異なるだけで、他の構成
は、第１行第１列に配列される単位表示ユニットと全く
同一に構成されている。又、第２列以下の単位表示ユニ
ットは第１行の第２列以下の単位表示ユニットと全く同
一に構成されている。

【００２０】よって、第１行目の表示データのラッチと
同様に第２行目についても、第２の転送期間において表
示データDTのラッチ動作が行われる。以下、同様に、第
３行から第１６行に配列されている単位表示ユニットに
ついても表示データDTのラッチ動作が実行される。第１
６行目までの表示データDTの送信が完了すると、又、第
１行目に戻り、表示データDTの送信及びラッチが完了す
る。この表示データDTの転送とは無関係に各単位表示ユ
ニットの発光ダイオードアレイＬＥＤはバッファ回路に
記憶されている表示データに従って表示動作が実行され
る。

【００２１】表示データDTを送信するコンピュータシス
テム３０は、図２に示すように構成されている。表示の
ための基本パターンは基本パターン領域３２に記憶され
ている。表示領域３３は、単位表示ユニットを１６×３
２のマトリックスに配列した時に、赤色の発光ダイオー
ドに関する表示パターンのビットマップを形成するため
の領域であり、表示領域３４は緑色の発光ダイオードに
関する表示パターンのビットマップを形成するための領
域である。ＣＰＵ３１の動作により、基本パターン領域
３２から基本パターンが抽出されて、表示領域３３、３
４に表示パターンのビットマップが形成される。ビット
マップが形成された後は、データ転送制御装置３５によ
り、８ビットを１バイトとして、１バイト単位で、上述
した順に、第１行目の最終列の方から第１６行目の第１
列に掛けて、表示データが読み出されて、バッファ回路
３６を介して、第１行第１列に配設された単位表示ユニ
ットＵ１１に出力される。この時、データ転送制御装置
３５により、上記のバイト単位の表示データの出力に同
期して列シフト同期信号s1と行シフト同期信号s2とが所
定のタイミングで出力される。

【００２２】又、多重伝送モジュール３７から入出力イ
ンタフェース３８を介して、表示データを他の装置から
受信することができ、その表示データに従って、表示領
域３３、３４にビットマップを形成することで、本実施
例の表示装置にパターンを表示することができる。この
ように、表示データを時間的に切り換えることで、表示
装置に画像が切り替わる静止画を表示することができ
る。又、データの書換えを高速化することで、動画を表
示装置に表示することもできる。

【００２３】上記実施例では、ラッチ回路の縦続接続に
より表示データの転送を行うようにしたが、各単位表示
ユニットにおいて、ＦＩＦＯ（ファーストインファース
トアウトメモリ：最初に入力されたデータから順に出力
するメモリ）で構成しても良い。従って、この場合に
は、ある行は、３２個のＦＩＦＯメモリの縦続接続によ
りデータの転送が行われる。そして、１行分の表示デー
タの転送が完了した時に、各単位表示ユニットにおい
て、各ＦＩＦＯメモリの内容をバッファメモリに転送す
るようにしても良い。又、行シフト同期信号はシリアル
信号としているが、パラレルなアドレス信号としても良
い。この場合には、シフトレジスタＳ１、Ｓ２等に代え
て、アドレスデコーダが用いられる。アドレスデコーダ
から行選択信号が出力される。

【図面の簡単な説明】

【図１】本発明の具体的な実施例にかかる表示装置の電
気的な接続関係を示した説明図。

【図２】同実施例装置の表示データを送信するコンピュ
ータシステムの構成を示したブロック図。

【図３】同実施例装置の単位表示ユニットの構成を示し
た回路図。

【図４】表示装置の全体の形状を示した斜視図。

【図 ５】同実施例装置の動作を示したタイミングチャ
ート。

【符号の説明】

１…表示装置 １０…単位表示ユニット １１，１２…ほぞ組付（組付手段） １３…外枠（組付手段） ３１…ＣＰＵ（表示パターン生成手段） ３２…基本パターン領域（表示パターン生成手段） ３３，３４…表示領域（表示パターン生成手段） ３５…データ転送制御装置（表示データ出力手段、制御
手段） Ｓ１，Ｓ２…シフトレジスタ（行デコーダ） Ｇ１，Ｇ２…AND ゲート( 論理回路) Ｌ1,1 〜Ｌ1,64…ラッチ回路( シフトメモリ) Ｂ1,1 〜Ｂ1,64…バッファ回路（バッファメモリ） Ｄ１，Ｄ２…駆動回路（駆動装置） ＬＥＤ１１，ＬＥＤ１２…表示素子

Claims (1)

【特許請求の範囲】
1. 【請求項１】ｎビットを１バイトとしてｍバイトの表示
   データにより、各ドットに対応する表示素子が点灯又は
   非点灯とされ、そのｎ×ｍ個の表示素子がｐ行、ｑ列の
   マトリックス状に配置された単位表示ユニットと、 この単位表示ユニットを任意にｘ行、ｙ列のマトリック
   ス状に配設して組付ける組付手段と、 前記単位表示ユニットの組付け状態におけるｐ×ｘ行、
   ｑ×ｙ列から成る表示パターンを、各単位表示ユニット
   毎にｍバイトの表示データとして、順次、ｍ×ｐ×ｑバ
   イトの表示データをバイト単位で出力する表示データ出
   力手段と、 前記バイト単位の表示データを、順次、行方向にシフト
   させる列シフト同期信号と、列シフトさせる行をシフト
   させる行シフト同期信号とを出力する制御手段とを有
   し、 第１列に配列される各単位表示ユニットは、 前記行シフト同期信号を入力して、その行シフト同期信
   号に同期して選択行をシフトさせ、選択行が自己の行と
   一致した場合に行選択信号を出力する行デコーダと、 前記行選択信号と前記列シフト同期信号とを入力して、
   前記行選択信号が選択状態を示す場合に前記列シフト同
   期信号を前記自己の行に配列された単位表示ユニットに
   出力する論理回路とを有し、 前記各単位表示ユニットは、前記列シフト同期信号に同
   期して、１バイトのデータを順次入力すると共に古く入
   力された順に１バイトのデータを出力するシフトメモリ
   を有し、同一行に属する単位表示ユニットのシフトメモ
   リは従属接続されており、 前記各単位表示ユニットは、その単位表示ユニットの属
   する行における全ての表示データの転送が完了の後、前
   記シフトメモリに記憶されたデータを記憶するバッファ
   メモリと、前記バッファメモリに記憶されたデータに従
   って前記表示素子を駆動する駆動装置とを有することを
   特徴とする表示装置。