CN114637711A - 芯片的控制方法、控制数据传输方法、装置和计算机设备 - Google Patents

Abstract

本申请涉及一种芯片的控制方法、芯片控制数据传输方法、装置、计算机设备、存储介质和计算机程序产品。芯片的控制方法包括：当接收到场同步信号时，确定与场同步信号对应的多个命令地址；按照每个命令地址依次获取对应的命令配置数据；在每次获取到命令配置数据时，按照依次获取到的命令配置数据读取多条数据命令，并对读取的多条数据命令进行组合，得到用于控制目标芯片的控制数据；将每次所得的控制数据分别发送到目标芯片，以对目标芯片进行控制。采用本方法能够按照该数据命令的配置数据进行配置，得到与芯片适配的控制数据，无需按照各芯片设定固化的控制数据，进而兼容了现有驱动芯片，也能适配后续新出现的芯片，具有较高的普适性。

Description

芯片的控制方法、控制数据传输方法、装置和计算机设备

技术领域

本申请涉及芯片控制领域，特别是涉及一种芯片的控制及控制数据传输方法、装置、计算机设备、存储介质和计算机程序产品。

背景技术

随着数字电子技术的发展，不同设备适配于不同的芯片，而每个厂家都有相应的芯片驱动规则，因而需要设置相应的控制方法来控制不同的芯片实现驱动。

现有技术中，认为设备的一个单元内的驱动芯片是相同的，因此固定有一种驱动方式，对不同的单元用不同的代码。此方式的好处在于节省了资源的消耗，但是不具有通用性，每种驱动方式就是一个工程。当模块有改动时也是牵一发而动全身，每个工程的代码改动就要同步到其他所有模块，工程数量过大。

发明内容

基于此，有必要针对上述技术问题，提供一种能够适配多种规格的芯片的控制及控制数据传输方法、装置、计算机设备、计算机可读存储介质和计算机程序产品。

第一方面，本申请提供了一种芯片的控制方法。所述方法包括：

当接收到场同步信号时，确定与所述场同步信号对应的多个命令地址；

按照每个所述命令地址依次获取对应的命令配置数据；

在每次获取到所述命令配置数据时，按照依次获取到的所述命令配置数据读取多条数据命令，并对读取的多条数据命令进行组合，得到用于控制目标芯片的控制数据；

将每次所得的所述控制数据分别发送到所述目标芯片，以对所述目标芯片进行控制。

在其中一个实施例中，所述命令配置数据包括循环次数；所述按照依次获取到的所述命令配置数据读取多条数据命令，并对读取的多条数据命令进行组合包括：

按照依次获取到的所述循环次数，在数据地址对应的存储区循环获取多条数据命令；

将多条所述数据命令进行组合，得到用于控制所述目标芯片的控制数据。

在其中一个实施例中，所述命令配置数据还包括数据长度；所述按照依次获取到的所述循环次数，在数据地址对应的存储区循环获取多条数据命令，包括：

在数据地址对应的存储区，按照依次获取到的所述循环次数依次读取所述数据长度的多条数据命令。

在其中一个实施例中，每个所述命令地址各自具有对应的数据地址，且相邻所述数据地址之间的差值等于依次获取的所述数据长度。

在其中一个实施例中，所述目标芯片是行管芯片，所述将每次所得的所述控制数据分别发送到所述目标芯片，以对所述目标芯片进行控制，包括：

将每次得到的所述控制数据依次发送到行管芯片，以控制所述行管芯片所驱动的各个行管是否显示。

在其中一个实施例中，所述目标芯片是恒流源芯片，所述控制数据包括寄存器配置数据与灰度数据时间数据；所述将每次所得的所述控制数据分别发送到所述目标芯片，以对所述目标芯片进行控制，包括：

将每次所得的所述恒流源芯片的寄存器配置数据，发送到所述恒流源芯片，以控制所述恒流源芯片确定待驱动的显示设备；

将每次所得的所述恒流源芯片的灰度数据时间参数，发送到所述恒流源芯片，以基于按照所述灰度数据时间参数获取灰度数据缓存区域中的灰度数据控制所述显示设备的亮度。

相对应的，本申请还一种控制数据传输方法，所述方法包括：

获取用于控制目标芯片的控制数据；

将所述控制数据中相同的数据片段分别确定为数据命令；

基于相同的所述数据片段的数量，生成所述数据命令的循环次数；

将所述数据片段的数据长度作为所述数据命令的数据长度；

将所述数据命令的循环次数与数据长度作为命令配置数据；

将所述命令配置数据传输给FPGA芯片，以使所述FPGA芯片存储所述命令配置数据。

第二方面，本申请还提供了一种芯片的控制装置，所述装置包括：

地址确定模块，用于当接收到场同步信号时，确定与所述场同步信号对应的多个命令地址；

配置数据获取模块，用于按照每个所述命令地址依次获取对应的命令配置数据；

控制数据重组模块，用于在每次获取到所述命令配置数据时，按照依次获取到的所述命令配置数据读取多条数据命令，并对读取的多条数据命令进行组合，得到用于控制所述芯片的控制数据；

驱动芯片控制模块，用于将每次所得的所述控制数据分别发送到所述目标芯片，以对所述芯片进行控制。

相对应的，本申请还提供了一种芯片控制数据传输装置，所述装置包括：

控制数据获取模块，用于获取用于控制目标芯片的控制数据；

数据命令生成模块，用于将所述控制数据中相同的数据片段分别确定为数据命令；

循环次数确定模块，用于基于相同的所述数据片段的数量，生成所述数据命令的循环次数；

数据长度确定模块，用于将所述数据片段的数据长度作为所述数据命令的数据长度；

命令配置模块，用于将所述数据命令的循环次数与数据长度作为命令配置数据；

数据传输模块，用于将所述命令配置数据传输给FPGA芯片，以使所述FPGA芯片存储所述命令配置数据。

第三方面，本申请还提供了一种计算机设备。所述计算机设备包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现芯片的控制方法和芯片控制数据传输方法中至少一项对应的步骤。

第四方面，本申请还提供了一种计算机可读存储介质。所述计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现芯片的控制方法和芯片控制数据传输方法中至少一项对应的步骤。

第五方面，本申请还提供了一种计算机程序产品。所述计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现芯片的控制方法和芯片控制数据传输方法中至少一项对应的步骤。

上述芯片的控制方法、装置、计算机设备、存储介质和计算机程序产品，在每次获取到所述命令配置数据时，按照依次获取到的所述命令配置数据读取多条数据命令，并对读取的多条数据命令进行组合，得到用于控制目标芯片的控制数据；按照依次获取到的所述配置数据组合相应数据命令，得到与所述芯片相匹配的各个控制数据。由此，按照该数据命令的配置数据进行配置，得到与芯片适配的控制数据，因而无需按照各个芯片设定固化的控制数据，进而兼容了现有驱动芯片的同时，也能适配后续新出现的芯片，具有较高的普适性。

附图说明

图1为一个实施例中芯片的控制方法的应用环境图；

图2为一个实施例中芯片的控制方法的流程示意图；

图3为一个实施例中行管芯片的控制数据的时序波形图；

图4为另一个实施例中目标芯片的控制数据的时序波形图；

图5为另一个实施例中恒流源芯片的控制数据的时序波形图；

图6为一个实施例中控制数据传输方法的流程示意图；

图7为一个实施例中芯片的控制与控制数据传输方法的应用环境图；

图8为一个实施例中行管芯片的控制数据传输方法的流程示意图；

图9为一个实施例中恒流源芯片的控制数据传输方法的流程示意图；

图10为一个实施例中芯片的控制装置的结构框图；

图11为一个实施例中芯片控制数据传输装置的结构框图；

图12为一个实施例中计算机设备的内部结构图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本申请实施例提供的芯片的控制方法，可以应用于如图1所示的应用环境中。其中，终端102通过网络与服务器104进行通信。数据存储系统可以存储服务器104需要处理的数据。数据存储系统可以集成在服务器104上，也可以放在云上或其他网络服务器上。当携带有FPGA芯片的终端102接收到场同步信号时，终端102确定与所述场同步信号对应的多个命令地址，按照每个所述命令地址依次获取对应的命令配置数据，在每次获取到所述命令配置数据时，按照依次获取到的所述命令配置数据读取多条数据命令，并对读取的多条数据命令进行组合，得到用于控制目标芯片的控制数据，将每次所得的所述控制数据分别发送到所述目标芯片，以对所述目标芯片进行控制。其中，终端102可以但不限于是各种个人计算机、笔记本电脑、智能手机、平板电脑、物联网设备和便携式可穿戴设备，物联网设备可为智能音箱、智能电视、智能空调、智能车载设备等。便携式可穿戴设备可为智能手表、智能手环、头戴设备等。服务器104可以用独立的服务器或者是多个服务器组成的服务器集群来实现。

在一个实施例中，如图2所示，提供了一种芯片的控制方法，以该方法应用于图1中的携带有FPGA芯片的终端102为例进行说明，包括以下步骤：

步骤202，当接收到场同步信号时，确定与场同步信号对应的多个命令地址。

场同步信号，其作用于FPGA芯片的某一模块，使得FPGA芯片生成场同步信号相对应的电路，以实现所需的功能。场同步信号是不同于行同步信号的，场同步信号是表征换帧的信号，而行同步信号是表征换行的信号，且FPGA所驱动的芯片只需要实现场同步，无需行同步。

场同步到来后意味需要显示一帧新的图像，显示新图像的步奏会重复上一帧图像的步奏，也就是每帧图像所需要做的操作是一样的，所有这里需要复位到达初始状态然后开始一帧图像的显示。

场同步信号对应于多个数据命令，数据命令的命令配置数据依次位于FPGA芯片的各命令地址，以在FPGA芯片驱动对应的芯片调用相应的数据命令。不同数据命令分别表征不同状态下发送的基础驱动信号，各基础驱动信号分别体现出基础的数据波形。例如：对于数据命令0X002C，其所表征的2进制的基础驱动信号是0000_0000_0010_1100，用于表征的基础的数据波形是低低低低_低低低低_低低高低_高高低低。

步骤204，按照每个命令地址依次获取对应的命令配置数据。

每个命令地址存储有相应的命令配置数据，每个命令配置数据分别有对应的数据命令，通过命令配置数据的组合数据命令，以使FPGA芯片控制各种类型的目标芯片，实现FPGA芯片存储的数据命令复用。

步骤206，在每次获取到命令配置数据时，按照依次获取到的命令配置数据读取多条数据命令，并对读取的多条数据命令进行组合，得到用于控制目标芯片的控制数据。

依次获取到的命令配置数据用于确定其所配置的数据命令的命令类型、命令循环次数、命令长度等信息，以组合相应的数据命令，进而得到与目标芯片适配的控制数据。其中，命令类型用于确定读取数据命令的方式和用途中的至少一项，命令循环次数用于确定相应的数据命令循环运行的次数，命令长度用于约束发送的数据命令长度。

在一个实施例中，按照依次获取到的命令配置数据读取多条数据命令，并对读取的多条数据命令进行组合包括：按照依次获取到的循环次数，在数据地址对应的存储区循环获取多条数据命令，将多条数据命令进行组合，得到用于控制目标芯片的控制数据。本实施例中，通过每个命令配置数据中的循环次数与对应的数据命令，将多条数据命令循环分别读取，将读取到的各条数据命令组合成目标芯片的控制数据。由此，将各个数据命令按照对应的循环次数组合，FPGA芯片无需存储冗余重复的数据命令，节约了FPGA的存储空间，却适配于更多芯片，也便于驱动代码的管理，并降低资源消耗。

在一个实施例中，配置数据还包括数据长度；按照依次获取到的循环次数，在数据地址对应的存储区循环获取多条数据命令，包括：在数据地址对应的存储区，按照依次获取到的循环次数依次读取数据长度的多条数据命令。

按照命令配置数据中的数据长度，从各数据地址对应的存储区读取相应的数据，可以得到相应的数据命令，以便于实现存储区的复用，进一步缩小数据的存储。例如：当数据地址对应的存储区中包括10个比特的数据，而某一数据命令的数据长度仅为4个比特时，则按照这一数据长度读取4个比特，以便于构建出适配于不同目标芯片的控制数据。

在一个实施例中，每个命令地址各自具有对应的数据地址，且相邻数据地址之间的差值等于依次获取的数据长度。由此，可以基于当前获取到的数据长度与当前的数据长度，确定下一命令地址，提高数据读取效率，节约存储空间，以降低成本。具体的，从命令地址0按照对应的数据长度从命令地址0进行读取，得到数据命令，并将该数据命令按照对应的循环次数进行位移输出后，基于命令地址0的位置与当前数据命令的数据长度确定当前数据命令的下一数据命令的地址，直至场同步信号对应的控制数据全部输出。

例如：数据长度为16，循环2次，则从数据地址0读取长度为16的数据，得到当前数据命令，并将当前数据命令移位输出，重复两次。2次循环结束后从命令地址1读取命令，这时从下一数据地址(当前地址+数据长度)读取数据，得到下一数据命令。

进一步地，按照命令配置数据组合相应的数据命令后，得到与目标芯片相适配的控制数据，控制数据包括控制命令，控制命令是各数据命令按照对应命令配置数据组合得到的。

例如：对于数据命令0x002c，其对应配置的命令长度为16，命令循环次数为3次，则将该数据命令转换为16位的基础驱动信号后，循环3次输出基础驱动信号，得到某一目标芯片的控制命令；又如：对于数据命令0xaaaaaaaa，其对应配置的命令长度为32，命令循环次数为9次，则将该数据命令转换为32位的基础驱动信号后，循环9次输出基础驱动信号，得到另一目标芯片的控制命令。

步骤208，将每次所得的控制数据分别发送到目标芯片，以对目标芯片进行控制。

在每次得到控制数据后，将所需的控制数据发送到目标芯片，以控制目标芯片，进而通过目标芯片驱动其他的电路或设备。

在一个实施例中，目标芯片是行管芯片。行管芯片用于确定扫描屏LED的哪一行显示，在LED的扫描方案中都是在一个时刻只有一行是亮的，一行亮的时间结束之后，换下一行亮，并配合较高的切换频率，使展示出的画面无法被不会闪烁。

相对应的，将每次所得的控制数据分别发送到目标芯片，以对目标芯片进行控制，包括：将每次得到的控制数据依次发送到行管芯片，以控制行管芯片所驱动的各个行管是否显示。对于扫描屏LED行管，只是第一行与第二行的控制数据不一样，后续行显示的控制数据可以跟随第二行的显示，则根据用户选择的不同行管，下发该行管的第一行与第二行的数据命令，设定循环次数，生成任意目标芯片的控制数据，以兼容各种类型的目标芯片及其驱动的行管。

在一个实施例中，目标芯片是恒流源芯片，恒流源用于驱动该扫描屏显示的那一行内的各点亮度，各点亮度是基于灰度数据确定的，灰度数据来源于视频源图像，而视频源图像存储于视频源图像的缓存区。而寄存器配置数据，是定义好的，用于确定数据发送的数据命令及对应模式。例如：设置16进制0xaaaa，其换算成二进制为1010_1010_1010_1010，该二进制数据传输给恒流源芯片。

控制数据包括寄存器配置数据与灰度数据时间数据；将每次所得的控制数据分别发送到目标芯片，以对目标芯片进行控制，包括：将每次所得的恒流源芯片的寄存器配置数据，发送到恒流源芯片，以控制恒流源芯片确定待驱动的显示设备；将每次所得的恒流源芯片的灰度数据时间参数，发送到恒流源芯片，以基于按照灰度数据时间参数获取灰度数据缓存区域中的灰度数据控制显示设备的亮度。

具体的，灰度数据是RGB灰度数据，一份RGB灰度数据就是一个点的亮度，0xffff就是最亮，0x0000就是不亮；而寄存器配置数据包括RGB参数，其是用来确定目标芯片的控制数据，RGB参数包括目标芯片的参数及其驱动的设备参数，当目标芯片驱动LED灯板时，其所驱动的设备参数包括硬件LED灯板上的27扫设计。

同时使用灰度数据与寄存器配置数据确定时序波形的原因是因为这两种数据是在一条数据线上传输，该数据线有时传灰度数据，有时传寄存器配置数据，可以通过与其他线的配合来确定此时传输的是灰度数据还是寄存器配置数据。

本实施例中，通过灰度数据时间参数确定读取灰度数据的读取时间，基于灰度数据的读取时间控制显示设备各点的亮度，以便于不同芯片的资源复用。例如：对于两种恒流源芯片ICND2055与XM11202，二者均需要串并转换的资源，而按照本实施例的方案进行资源的复用，能够有效的减少代码的冗余。

上述芯片的控制方法中，在每次获取到命令配置数据时，按照依次获取到的命令配置数据读取多条数据命令，并对读取的多条数据命令进行组合，得到用于控制目标芯片的控制数据；按照依次获取到的配置数据组合相应数据命令，得到与芯片相匹配的各个控制数据。由此，按照该数据命令的配置数据进行配置，得到与芯片适配的控制数据，因而无需按照各个芯片设定固化的控制数据，进而兼容了现有驱动芯片的同时，也能适配后续新出现的芯片，具有较高的普适性。

进一步地，对行管芯片的控制数据进行描述，当控制数据为“1011”时，电平顺序为“高低高高”，其如控制电平如图3所示。

在一个实施例中，具体说明恒流源芯片的控制数据。恒流源芯片的控制数据包括寄存器配置数据与用于控制显示亮度的灰度数据时间参数，寄存器配置数据与灰度数据时间参数的传输方式均与行管芯片的控制数据传输方式相同，只是灰度数据时间参数用于确定灰度数据的读取时间，以按照视频数据进行显示。在传输灰度数据时，由于各芯片都可以先传芯片的第一个点，将所有芯片的第一个点的数据传输完成之后再传所有芯片的第二个点的数据，因此各芯片的数据存储方式相同，FPGA中用于控制目标芯片的驱动模块收集到前级模块已经排列好的数据后，将数据依次取出进行串并转换。例如：当传输16Bit灰度数据时，该灰度数据是“0X1234”，要该灰度数据经过串并转换先将16Bit数据的最高位“0”传到引脚，再传输“X”，以此类推。

需要了解的是，对于恒流源与行管分开使用的传统方案，以及，恒流源与行管集成于一块芯片的新型方案而言，二者接口协议有所区别，但是每次数据传输时data线之外的线变化情况一样，于是可以在发送数据时，通过下发参数控制其他信号线的变化情况。

在一个实施例中，如图4所示，参考2055的芯片传输数据时的数据时序图，如果在传输灰度数据时，LE的电平宽度一直是与数据右对齐的1个时钟周期的高电平，则配置的数据命令为“0X0001”，指定数据命令的同时还需要指定命令配置数据中的数据长度和循环次数，以形成所需的控制数据。例如：数据长度为“16”bit，循环次数为“2”，就表示“0X0001”的波形循环两次后，得到相应的控制数据。

在一个实施例中，如图5所示，其是凌阳XM11202的时序图为例。为了传输一个点的数据需要先传输ID号，然后传输命令2C，最后传输灰度数据。

其中，ID号是为了分辨目标地址，其是在固定的几个或者十几个ID中循环，ID数由级联的目标芯片的数量确定，软件可以直接下发完所有ID，然后不同ID循环与数据进行拼接后以此向管脚传输电平信号。

其中，命令2C是确定的用来标识该命令传输的是灰度数据，这就更能通过软件下发，这时可以定义一个在数据线中传输的数据命令、数据长度、循环次数，以及灰度数据时间参数：

数据命令：0X002C，0X012C，0X022C……(数据量由级联芯片确定)

数据长度：16(参数命令有16bit，对于2055芯片没有参数命令时就定义为0)

循环次数：2

灰度数据时间参数：0X8000，0X8000，0X8000……

上述参数通过FPGA解析并存储后，可按照依次获得的0X002C，0X012C，0X022C等数据命令分别进行循环2次，以组合成目标芯片的控制数据。而传输灰度数据时机参数的0X8000则表示了数据缓冲区的读信号的时间，其中，高电平与低电平分别对应于传输信号与停止传输信号。

本申请还提供了一种控制数据传输方法，该方法应用于图1中的任意终端102；如图6所示，控制数据传输方法包括：

步骤602，获取用于控制目标芯片的控制数据。

步骤604，将控制数据中相同的数据片段分别确定为数据命令。

按照目标芯片的控制数据中相同的数据片段确定数据命令，本实施例中的数据命令可以存储于FPGA芯片的存储区中，也可以是在尚未发送给FPGA芯片进行存储的数据命令。通过设定数据命令，可以构建出基础的驱动信号，其通过可以基础波形表征。

步骤606，基于相同的数据片段的数量，生成数据命令的循环次数。

步骤608，将数据片段的数据长度作为数据命令的数据长度。

步骤610，将数据命令的循环次数与数据长度作为命令配置数据。

生成数据命令的循环次数，是为了避免存储冗余的数据命令，以便通过FPGA芯片中存储的较少资源，适配于较多种类的目标芯片；而数据片段的数据长度，是为了更好地读取相应的数据命令，以便于FPGA芯片更好地控制目标芯片。

步骤612，将命令配置数据传输给FPGA芯片，以使FPGA芯片存储命令配置数据。

本实施例中，通过预先将目标芯片的控制数据分解为命令配置数据，以便于将命令配置数据传输给FPGA芯片，使FPGA芯片只需要存储命令配置数据与相应的数据命令，以便于按照该数据命令的配置数据进行配置，得到与芯片适配的控制数据，因而无需按照各目标芯片设定固化的控制数据，进而兼容了现有驱动芯片的同时，也能适配后续新出现的芯片，具有较高的普适性。

进一步地，为了更好地阐述本申请的整体方案，在图7所示的应用环境中，展示整体技术方案；其中，使用特定软件构建数据命令及相应命令配置数据，并存储于FPGA芯片的RAM内存中。当接收到场同步信号后，按照场同步信号确定RAM内存中的数据地址，以生成LED灯板中目标芯片的控制数据，进而通过目标芯片的控制数据驱动相应的LED灯珠。此外，当目标芯片是恒流源芯片时，会将显示数据会存储于RAM内存中，以使恒流芯片按照控制数据中的灰度数据时间参数进行读取，控制显示数据的传输时间，进而控制LED灯珠的亮度。

具体的，如图8所示，当接收到场同步信号时，对场同步信号的控制命令进行计数；若当前控制命令的数量N小于预先设置的控制命令长度(即控制命令的数量)，读取该控制命令对应的数据命令的数据长度和循环次数，读取该控制命令对应的数据命令的数据长度和循环次数，按照计算出的地址进行位移并基于循环次数输出对应控制命令，直至场同步信号对应的全部控制命令输出完毕后，等待下一次场同步；若当前控制命令的数量N大于预先设置的控制命令长度(即控制命令的数量)，则不进行命令读取。

进一步地，当目标芯片为恒流源芯片时，如图9所示，在按照计算出的地址进行位移并基于循环次数输出对应控制命令的过程中，会按照控制命令中用于读取灰度数据的命令(即灰度数据时间参数)从灰度数据缓存区读取RGB灰度数据，并应用其他命令中的获取RGB参数，由此，通过RGB参数确定恒流源芯片驱动的设备参数，通过RGB灰度数据驱动恒流源芯片所驱动设备中各点亮度。

应该理解的是，虽然如上的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

基于同样的发明构思，本申请实施例还提供了一种用于实现上述所涉及的芯片的控制方法的芯片的控制装置，以及上述芯片控制数据传输方法的芯片控制数据传输装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多个芯片的控制装置实施例中的具体限定可以参见上文中对于芯片的控制方法的限定，且故下面所提供的一个或多个芯片控制数据传输装置实施例中的具体限定可以参见上文中对于芯片控制数据传输方法的限定，在此不再赘述。

在一个实施例中，如图10所示，提供了一种芯片的控制装置，包括：地址确定模块1002、配置数据获取模块1004、控制数据重组模块1006和驱动芯片控制模块1008，其中：

地址确定模块1002，用于当接收到场同步信号时，确定与所述场同步信号对应的多个命令地址；

配置数据获取模块1004，用于按照每个所述命令地址依次获取对应的命令配置数据；

控制数据重组模块1006，用于在每次获取到所述命令配置数据时，按照依次获取到的所述命令配置数据读取多条数据命令，并对读取的多条数据命令进行组合，得到用于控制所述芯片的控制数据；

驱动芯片控制模块1008，用于将每次所得的所述控制数据分别发送到所述目标芯片，以对所述芯片进行控制。

在其中一个实施例中，所述命令配置数据包括循环次数；所述控制数据重组模块1006包括：

数据命令读取单元，用于按照依次获取到的所述循环次数，在数据地址对应的存储区循环获取多条数据命令；

数据命令组合单元，用于将多条所述数据命令进行组合，得到用于控制所述目标芯片的控制数据。

在其中一个实施例中，所述命令配置数据还包括数据长度；所述数据命令读取单元，包括：

数据命令读取子单元，用于数据地址对应的存储区，按照依次获取到的所述循环次数依次读取所述数据长度的多条数据命令。

在其中一个实施例中，每个所述命令地址各自具有对应的数据地址，且相邻所述数据地址之间的差值等于依次获取的所述数据长度。

在其中一个实施例中，所述目标芯片是行管芯片，所述驱动芯片控制模块1008，包括：将每次得到的所述控制数据依次发送到行管芯片，以控制所述行管芯片所驱动的各个行管是否显示。

在其中一个实施例中，所述目标芯片是恒流源芯片，所述驱动芯片控制模块1008，包括：

寄存器配置数据驱动单元，用于将每次所得的所述恒流源芯片的寄存器配置数据，发送到所述恒流源芯片，以控制所述恒流源芯片确定待驱动的显示设备；

灰度数据驱动单元，用于将每次所得的所述恒流源芯片的灰度数据时间参数，发送到所述恒流源芯片，以基于按照所述灰度数据时间参数获取灰度数据缓存区域中的灰度数据控制所述显示设备的亮度。

相对应的，如图11所示，本申请还提供一种芯片控制数据传输装置，所述装置包括：

控制数据获取模块1102，用于获取用于控制目标芯片的控制数据；

数据命令生成模块1104，用于将所述控制数据中相同的数据片段分别确定为数据命令；

循环次数确定模块1106，用于基于相同的所述数据片段的数量，生成所述数据命令的循环次数；

数据长度确定模块1108，用于将所述数据片段的数据长度作为所述数据命令的数据长度；

命令配置模块1110，用于将所述数据命令的循环次数与数据长度作为命令配置数据；

数据传输模块1112，用于将所述命令配置数据传输给FPGA芯片，以使所述FPGA芯片存储所述命令配置数据。

上述芯片的控制装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。

在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图12所示。该计算机设备包括处理器、存储器、输入/输出接口、通信接口、显示单元和输入装置。其中，处理器、存储器和输入/输出接口通过系统总线连接，通信接口、显示单元和输入装置通过输入/输出接口连接到系统总线。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的输入/输出接口用于处理器与外部设备之间交换信息。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过WIFI、移动蜂窝网络、NFC(近场通信)或其他技术实现。该计算机程序被处理器执行时以实现一种芯片的控制方法。该计算机设备的显示单元用于形成视觉可见的画面，可以是显示屏、投影装置或虚拟现实成像装置，显示屏可以是液晶显示屏或电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。

本领域技术人员可以理解，图12中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，还提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现上述各方法实施例中的步骤。

在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述各方法实施例中的步骤。

在一个实施例中，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现上述各方法实施例中的步骤。

需要说明的是，本申请所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)，均为经用户授权或者经过各方充分授权的信息和数据，且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-OnlyMemory，ROM)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(ReRAM)、磁变存储器(Magnetoresistive Random Access Memory，MRAM)、铁电存储器(Ferroelectric Random Access Memory，FRAM)、相变存储器(Phase Change Memory，PCM)、石墨烯存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器等。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (12)

1.一种芯片的控制方法，其特征在于，所述方法包括：

当接收到场同步信号时，确定与所述场同步信号对应的多个命令地址；

按照每个所述命令地址依次获取对应的命令配置数据；

在每次获取到所述命令配置数据时，按照依次获取到的所述命令配置数据读取多条数据命令，并对读取的多条数据命令进行组合，得到用于控制目标芯片的控制数据；

将每次所得的所述控制数据分别发送到所述目标芯片，以对所述目标芯片进行控制。

2.根据权利要求1所述的方法，其特征在于，所述命令配置数据包括循环次数；所述按照依次获取到的所述命令配置数据读取多条数据命令，并对读取的多条数据命令进行组合，包括：

按照依次获取到的所述循环次数，在数据地址对应的存储区循环获取多条数据命令；

将多条所述数据命令进行组合，得到用于控制所述目标芯片的控制数据。

3.根据权利要求2所述的方法，其特征在于，所述命令配置数据还包括数据长度；所述按照依次获取到的所述循环次数，在数据地址对应的存储区循环获取多条数据命令，包括：

在数据地址对应的存储区，按照依次获取到的所述循环次数依次读取所述数据长度的多条数据命令。

4.根据权利要求3所述的方法，其特征在于，每个所述命令地址各自具有对应的数据地址，且相邻所述数据地址之间的差值等于依次获取的所述数据长度。

5.根据权利要求1所述的方法，其特征在于，所述目标芯片是行管芯片，所述将每次所得的所述控制数据分别发送到所述目标芯片，以对所述目标芯片进行控制，包括：

将每次得到的所述控制数据依次发送到行管芯片，以控制所述行管芯片所驱动的各个行管是否显示。

6.根据权利要求1所述的方法，其特征在于，所述目标芯片是恒流源芯片，所述控制数据包括寄存器配置数据与灰度数据时间数据；所述将每次所得的所述控制数据分别发送到所述目标芯片，以对所述目标芯片进行控制，包括：

将每次所得的所述恒流源芯片的寄存器配置数据，发送到所述恒流源芯片，以控制所述恒流源芯片确定待驱动的显示设备；

将每次所得的所述恒流源芯片的灰度数据时间参数，发送到所述恒流源芯片，以基于按照所述灰度数据时间参数获取灰度数据缓存区域中的灰度数据控制所述显示设备的亮度。

7.一种控制数据传输方法，其特征在于，所述方法包括：

获取用于控制目标芯片的控制数据；

将所述控制数据中相同的数据片段分别确定为数据命令；

基于相同的所述数据片段的数量，生成所述数据命令的循环次数；

将所述数据片段的数据长度作为所述数据命令的数据长度；

将所述数据命令的循环次数与数据长度作为命令配置数据；

将所述命令配置数据传输给FPGA芯片，以使所述FPGA芯片存储所述命令配置数据。

8.一种芯片的控制装置，其特征在于，所述装置包括：

地址确定模块，用于当接收到场同步信号时，确定与所述场同步信号对应的多个命令地址；

配置数据获取模块，用于按照每个所述命令地址依次获取对应的命令配置数据；

控制数据重组模块，用于在每次获取到所述命令配置数据时，按照依次获取到的所述命令配置数据读取多条数据命令，并对读取的多条数据命令进行组合，得到用于控制所述芯片的控制数据；

驱动芯片控制模块，用于将每次所得的所述控制数据分别发送到所述目标芯片，以对所述芯片进行控制。

9.一种芯片控制数据传输装置，其特征在于，所述装置包括：

控制数据获取模块，用于获取用于控制目标芯片的控制数据；

数据命令生成模块，用于将所述控制数据中相同的数据片段分别确定为数据命令；

循环次数确定模块，用于基于相同的所述数据片段的数量，生成所述数据命令的循环次数；

数据长度确定模块，用于将所述数据片段的数据长度作为所述数据命令的数据长度；

命令配置模块，用于将所述数据命令的循环次数与数据长度作为命令配置数据；

数据传输模块，用于将所述命令配置数据传输给FPGA芯片，以使所述FPGA芯片存储所述命令配置数据。

10.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述的方法的步骤。

11.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至7中任一项所述的方法的步骤。

12.一种计算机程序产品，包括计算机程序，其特征在于，该计算机程序被处理器执行时实现权利要求1至7中任一项所述的方法的步骤。

Images