JPH06188423A - 伝導度変調型トランジスタ - Google Patents

Abstract

(57)【要約】 【目的】消費電力を低減させた伝導度変調型トランジス
タを提供する。 【構成】Ｎ型の第１ドリフト領域１０３へ達する溝１２
５の底面に設けられたＰ＋型の注入領域１２７へ所定の
電圧を印加すると、ホールが第１ドリフト領域１０３へ
注入され伝導度が変調される。ホールは、電子との再結
合によってその数を減らしながらポテンシャルバリア領
域１０５ヘ向かう。ポテンシャルバリア領域１０５に達
したホールは、ポテンシャルバリア領域１０５に存在す
るポテンシャルバリアに阻まれて第２ドリフト領域１０
７へは進めない。第１ドリフト領域１０３にホールを注
入するＰ型領域を電流の通路外に設けたので、ＰＮ接合
による電圧降下がなく消費電力が低減される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、伝導度変調型トラン
ジスタに関する。

【０００２】

【従来例】従来の伝導度変調型トランジスタとしては、
特開昭６３−１５７４７８号に記載されたものがあり、
断面図を図４に示す。以下、図４に沿ってまず構成を説
明する。

【０００３】５０１はＰ＋型ドレイン領域であり、５０
３はＰ＋ドレイン領域５０１からホールが注入されるこ
とより伝導度が変調される第１のＮ型ドリフト領域であ
り、５０５は第１のＮ型ベース領域５０３に伝導度変調
を生じさせたホールの拡散通過を抑制するポテンシャル
バリア領域である。５０７は第２のＮ型ドリフト領域で
ある。第２のＮ型ドリフト領域５０７の表面より内部
へ、Ｐ＋型ウエル領域５１１及びＰ型ウエル領域５０９
が形成され、Ｐ型ウエル領域５０９の表面より内部へＮ
＋型ソース領域５１３が形成されている。Ｎ＋型ソース
領域５１３と第２のＮ型ドリフト領域５０７との間のＰ
型ウエル領域５０９表面の領域には、電圧を印加するこ
とでチャネルを誘起させるゲート電極５１７が、ゲート
絶縁膜５１５を介して形成されている。５１９は層間絶
縁膜、５２１はソース電極、５２３はドレイン電極であ
る。

【０００４】次に作用を説明する。

【０００５】ドレイン電極５２３に正電圧が加えられ、
ゲート電極５１７にターンオン電圧以上の電圧が加えら
れると、Ｎ＋型ソース領域５１３と第２のＮ型ドリフト
領域５０７との間のＰ型ウエル領域５０９表面の領域に
チャネルが誘起され、Ｎ＋型ソース領域５１３と第２の
Ｎ型ドリフト領域５０７とが導通する。一方、ドレイン
電極５２３に正電圧が加えられると同時に、Ｐ＋型ドレ
イン領域５０１から第１のＮ型ドリフト領域５０３に多
量のホール（第１のＮ型ドリフト領域５０３の少数キャ
リア）が注入され、第１のＮ型ドリフト領域５０３に伝
導度変調が起きる。つまり、電流の担い手である少数キ
ャリアが多くなることで電流が流れやすくなり第１のＮ
型ドリフト領域５０３の抵抗が低くなる。第１のＮ型ド
リフト領域５０３を拡散して移動したホールは、ポテン
シャルバリア領域５０５に到達する。ホールは、Ｎ型ド
リフト領域５０３より禁制帯幅の広い禁制帯幅を有する
ポテンシャルバリア領域５０５を乗り越えることができ
ず、電子と再結合され消滅してしまう。このため、Ｐ型
ウエル領域５０９へのホールの流入がないのでラッチア
ップが起こらない。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の伝導度変調型トランジスタにおいては、Ｐ＋
型ドレイン領域５０１と第１のＮ型ドリフト領域５０３
とのＰＮ接合による電位障壁の電圧降下（約０.６Ｖ）
が生じるために消費電力が大きくなるという問題点があ
った。

【０００７】この発明は、かかる課題を解決するために
なされたもので、消費電力を低減させた伝導度変調型ト
ランジスタを提供することを目的とする。

【０００８】

【課題を解決するための手段】かかる目的を達成するた
め、第１導電型の第１半導体領域と、該第１半導体領域
の一方面上に形成され該第１半導体領域より禁制帯幅の
広い第１導電型の半導体部材よりなるポテンシャルバリ
ア領域と、該ポテンシャルバリア領域の表面上に形成さ
れた第１導電型のドレイン領域と、該ドレイン領域の表
面より該領域内に形成された第２導電型のウエル領域
と、該ウエル領域の表面より該領域内に形成された第１
導電型のソース領域と、少なくとも該ソース領域と前記
ドレイン領域とに挟まれた前記ウエル領域の表面上に絶
縁膜を介して形成されたゲート電極と、前記ソース領域
に電気的に接続されたソース電極と、前記第１半導体領
域の他方面上に電気的に接続されたドレイン電極と、前
記ドレイン領域表面から前記第１半導体領域に達するよ
うに形成された溝と、該溝の底面と接している前記第１
半導体領域の表面より該領域内に形成された第２導電型
の注入領域と、該注入領域に電気的に接続されかつ前記
ポテンシャルバリア領域及び前記ドレイン領域とは電気
的に絶縁された注入電極とから伝導度変調型トランジス
タを構成した。

【０００９】

【作用】前記ドレイン電極に例えば正の電圧が印加さ
れ、前記ゲート電極に前記所定の電圧以上の電圧が印加
されると、前記ソース領域と前記ドレイン領域とに挟ま
れた前記ウエル領域の表面上にチャネルが誘起され、前
記ドレイン電極と前記ソース電極との間に電流の通路が
でき、電流が流れる。ここで、前記注入領域周辺の前記
第１半導体領域に発生している電圧よりも約０．６Ｖ以
上高い電圧（第２導電型の前記注入領域と第１導電型の
前記ドレイン領域とによってできるＰＮ接合の電位障壁
による電圧降下分である）を前記注入電極に印加するこ
とによって、前記第１半導体領域の少数キャリアが、前
記注入領域より前記第１半導体領域へと注入され該第１
半導体領域の伝導度が変調される。つまり、少数キャリ
アが注入された前記第１半導体領域では、電流の担い手
である少数キャリアが増加したため抵抗が低くなり、電
流が流れ易くなる。前記第１半導体領域に伝導度変調を
起こした少数キャリアは、その反対の符号を持った多数
キャリアとの結合による消滅のためその数を徐々に減ら
しながら、前記第１半導体領域の電界に沿って前記ポテ
ンシャルバリア領域へと向かう。多数キャリアとの結合
をせずに前記ポテンシャルバリア領域に達した少数キャ
リアも前記ポテンシャルバリア領域に存在するポテンシ
ャルバリアに阻まれて前記ドレイン領域には進めずに、
ついには多数キャリアと結合して消滅してしまう。

【００１０】

【実施例】図１はこの発明の第１実施例の断面図を示す
図である。

【００１１】以下、図１に従ってまず構成を説明する。

【００１２】１０１はＮ＋型ドレイン領域であり、この
Ｎ＋型ドレイン領域１０１の一方面に伝導度変調を受け
る請求項１における第１半導体領域としてのＮ型の第１
ドリフト領域１０３が形成されている。１０５は請求項
１におけるポテンシャルバリア領域としてのポテンシャ
ルバリア領域１０５であり、このポテンシャルバリア領
域１０５は第１ドリフト領域１０３よりも禁制帯幅の広
い禁制帯幅の材料（例えばＧａＡｓ）によって形成され
ている。このポテンシャルバリア領域１０５の厚さは、
オン抵抗の増大を避けるため、できるだけ薄くすること
が望まれるが、第１ドリフト領域１０３に伝導度変調を
もたらす少数キャリアであるホールが通過しない１０ｎ
ｍ程度以上にする必要がある。ポテンシャルバリア領域
１０５の表面には請求項１におけるドレイン領域として
のＮ型の第２ドリフト領域１０７が形成され、この第２
ドリフト領域１０７の表面より内部へ請求項１における
ウエル領域としてのＰ型ウエル領域１０９が形成され、
このＰ型ウエル領域１０９の表面より内部へ寄生トラン
ジスタのベース抵抗を下げるためのＰ＋型ウエル領域１
１１が形成されている。このＰ＋型ウエル領域１１１の
表面より内部へは、請求項１におけるソース領域として
のＮ＋型のソース領域１１３が形成されている。１１５
は請求項１における絶縁膜としてのゲート絶縁膜であ
り、１１７はゲート絶縁膜１１５を介して形成されてい
る請求項１におけるゲート電極としてのゲート電極であ
る。このゲート電極１１７に電圧が印加されることでＮ
＋型のソース領域１１３とＮ型の第２ドリフト領域１０
７み挟まれたＰ型ウエル領域１０９の表面付近にチャネ
ルが誘起される。１１９は層間絶縁膜であり、１２１は
請求項１におけるソース電極としてのソース電極、１２
３は請求項１におけるドレイン電極としてのドレイン電
極である。

【００１３】また、１２５は、第２ドリフト領域１０７
の表面より第１ドリフト領域１０３へ達するように設け
られた請求項１における溝としての溝であり、この溝１
２５の底面から第１ドリフト領域１０３の内部へ請求項
１における注入領域としてのＰ＋型の注入領域１２７が
形成されている。１２９は平坦化電極であり、注入領域
１２７と電気的に接続され、且つポテンシャルバリア領
域１０５及び第２ドリフト領域１０７とは電気的に絶縁
されている。１３１は注入電極１３１であり、平坦化電
極１２９と電気的に接続されている。（この注入電極１
３１と平坦化電極１２９とで請求項１に記載された注入
電極が構成される）次に、作用を説明する。

【００１４】ドレイン電極１２３に正の電圧が印加さ
れ、ゲート電極１１７に閾値以上の電圧が印加される
と、Ｐ型ウエル領域１０９がゲート電極１１７と向かい
合った領域にチャネルが誘起され、ドレイン電極１２３
とソース電極１２１との間に電流の通路ができ、Ｎ＋型
ドレイン領域１０１からＮ型の第１ドリフト領域１０
３、ポテンシャルバリア領域１０５、Ｎ型の第２ドリフ
ト領域１０７、チャネル、Ｎ＋型のソース領域１１３の
順序で電流が流れる。ここで、注入領域１２７周辺の第
１ドリフト領域１０３に発生している電圧よりも約０．
６Ｖ以上高い電圧（注入領域１２７と第１ドリフト領域
１０３とのＰＮ接合によってできる電位障壁による電圧
降下分である）を注入電極１３１に印加することによっ
て、第１ドリフト領域１０３の少数キャリアであるホー
ルが、注入領域１２７より第１ドリフト領域１０３へと
注入され、この第１ドリフト領域１０３の伝導度が変調
される。ホールが注入された第１ドリフト領域１０３で
は、電流の担い手の少数キャリアであるホールが増加し
たために電流が流れ易くなる、つまりオン抵抗が低減す
る。第１ドリフト領域１０３に伝導度変調を起こしたホ
ールは、電子との結合による消滅のためその数を徐々に
減らしながら、第１ドリフト領域１０３内の電界に沿っ
てポテンシャルバリア領域１０５へ向かう。電子との結
合をせずにポテンシャルバリア領域１０５に達したホー
ルも、ポテンシャルバリア領域１０５に存在するポテン
シャルバリアに阻まれて第２ドリフト領域１０７へは進
めずに、ついには電子と結合して消滅してしまう。

【００１５】尚、第１ドリフト領域１０３にホールを注
入するＰＮ接合面を電流の通路ではないところに設けて
いるので、電流の通路にＰＮ接合はなく、ＰＮ接合によ
る電圧降下がないので消費電力が低減できる。

【００１６】次に図２及び図３の、第１実施例における
伝導度変調型トランジスタの製造過程を示した図に基づ
いて製造過程を説明する。尚、図１に示した領域と同じ
領域の符号は図１に使われた符号と同じ符号を用いる。

【００１７】まず、図２の（ａ）について説明する。

【００１８】Ｎ＋型ドレイン領域１０１（Ｎ＋型シリコ
ン基板）の一方面上にＮ型の第１ドリフト領域１０３を
エピタキシャル成長法により形成する。Ｎ＋型ドレイン
領域１０１は、Ｎ型の第１ドリフト領域１０３と後の過
程で形成されるドレイン電極１２３との接触抵抗を低減
させ、オン抵抗を低減させるための領域である。

【００１９】次に、図２の（ｂ）について説明する。

【００２０】ポテンシャルバリア領域１０５を、ＭＢＥ
（分子線エピタキシー）法で（１０ｎｍ程度に薄く）形
成する。ＭＢＥ法は高度な蒸着法であり、ＧａＡｓを原
料として用いる場合、高真空中において、ＧａとＡｓを
別々にビームにして蒸着し、分子を合成しながら結晶成
長を行う。原料の容器にはクヌードセン（Ｋｎｕｄｓｅ
ｎ）セルを用い、このクヌードセンセルの小さな穴から
とび出すＧａ及びＡｓ分子線の量を正確に制御しながら
基板上に成長させるというものである。このＭＢＥ法で
はかなり品質の良好な結晶を得ることが可能である。

【００２１】その後、後述する注入領域１２７を形成す
る領域上に相当するポテンシャルバリア領域１０５をエ
ッチングによって除去する。

【００２２】次に、図２の（ｃ）について説明する。

【００２３】ポテンシャルバリア領域１０５の表面上に
ＭＢＥ法によって第２ドリフト領域１０７を形成する。
この場合、前述した（ｂ）の過程において形成されたポ
テンシャルバリア領域１０５が除去された部分に現れて
いる第１ドリフト領域１０３が、第２ドリフト領域１０
７を形成する際のシードとなるため、第１ドリフト領域
１０３の結晶格子と第２ドリフト領域１０７の結晶格子
とが揃うように形成される。そのため、第１ドリフト領
域１０３と第２ドリフト領域１０７とに挟まれた薄いポ
テンシャルバリア領域１０５の結晶格子は、第１ドリフ
ト領域１０３と第２ドリフト領域１０７との結晶格子に
揃った結晶性の良いものになる。

【００２４】次に、図２の（ｄ）について説明する。

【００２５】図２の（ｂ）において、ポテンシャルバリ
ア領域１０５が除去された部分上にある第２ドリフト領
域１０７をエッチングによって除去し、溝１２５を形成
する。このとき、このエッチングによって形成される溝
１２５の深さはエッチングを行う時間によって制御され
る。

【００２６】次に、図３の（ｅ）について説明する。

【００２７】第２ドリフト領域１０７の表面及び溝１２
５の表面を酸化させて、ゲート絶縁膜１１５を形成す
る。その後、溝１２５の底面に形成されたゲート絶縁膜
１１５の一部をエッチングによって除去する。

【００２８】次に、図３の（ｆ）について説明する。

【００２９】図３の（ｅ）において、ゲート絶縁膜１１
５がエッチングよって除去された部分に、イオン化した
不純物原子（例えばホウ素）を真空中で加速して打ち込
むイオン注入法を行い熱拡散によってＰ＋型の注入領域
１２７を形成する。

【００３０】次に、ゲート絶縁膜１１５の表面にゲート
電極１１７を形成するためのポリシリコンを堆積し、ゲ
ート電極１１７となる部分以外のポリシリコンをマスク
を用いたエッチングによって除去する。

【００３１】次に、ゲート電極１１７をマスクの一部と
して利用し、イオン注入及び熱拡散によりＰ型ウエル領
域１０９及びＰ＋型ウエル領域１１１及びソース領域１
１３を形成する。

【００３２】次に、図３の（ｇ）について説明する。

【００３３】基板の表面全体に層間絶縁膜１１９として
用いる酸化膜を形成する。次に、ソース領域１１３及び
Ｐ型ウエル領域１０９及びＰ＋型注入領域１２７上の酸
化膜を、マスクを用いたエッチングによって除去する。

【００３４】その後、注入領域１２７の表面よりアルミ
またはタングステンを材料として選択体積法によって平
坦化電極１２９を形成する。

【００３５】次に、図３の（ｈ）について説明する。

【００３６】基板の表面に、アルミまたはアルミシリコ
ンを材料として蒸着法によって電極を形成し、この電極
の一部をエッチングしてソース電極１２１と注入電極１
３１とを分割する。また、Ｎ＋型ドレイン領域１０１の
他方面も同様に、蒸着法によってドレイン電極１２３を
形成する。

【００３７】以上説明してきたようにこの第１実施例に
おいては、伝導度変調領域１２７を電流の通路ではない
ところに設けて伝導度変調領域１０３の伝導度を変調さ
せているために電流の通路にＰＮ接合がない。そのた
め、第１ドリフト領域１０３の伝導度を変調させること
ができると共に、Ｎ＋型ドレイン領域１０１とＮ型の第
１ドリフト領域１０３を同じ導電型とすることができ、
前述した従来例のように電流の通路に存在するＰＮ接合
による電圧降下がなくオン抵抗が減少する。また、第１
ドリフト領域１０３とポテンシャルバリア領域１０５と
第２ドリフト領域１０７との結晶格子が揃ったことによ
って更にオン抵抗が減少するといったこの実施例特有の
効果がある。

【００３８】

【発明の効果】以上説明してきたようにこの発明は、第
１導電型の第１半導体領域と、該第１半導体領域の一方
面上に形成された該第１半導体領域より禁制帯幅の広い
第１導電型の半導体部材よりなるポテンシャルバリア領
域と、前記ドレイン領域表面から前記第１半導体領域に
達するように形成された溝と、該溝の底面と接している
前記第１半導体領域の表面より該第１半導体領域内に第
２導電型の注入領域とを形成し、該注入領域より前記第
１半導体領域へ該第１半導体領域の少数キャリアを注入
することとしたため、ドレイン電極とソース電極との間
の電流の通路にＰＮ接合がないので、ＰＮ接合による約
０．６Ｖの電圧降下がなく、消費電力が低減する。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す断面図。

【図２】第１実施例における伝導度変調型トランジスタ
の製造過程を示した図。

【図３】第１実施例における伝導度変調型トランジスタ
の製造過程を示した図。

【図４】従来例を示す断面図。

【符号の説明】

１０１…Ｎ＋型ドレイン領域 １０３…第１ド
リフト領域 １０５…ポテンシャルバリア領域 １０７…第２ド
リフト領域 １０９…Ｐ型ウエル領域 １１１…Ｐ＋型
ウエル領域 １１３…ソース領域 １１５…ゲート
絶縁膜 １１７…ゲート電極 １１９…層間絶
縁膜 １２１…ソース電極 １２３…ドレイ
ン電極 １２５…溝 １２７…注入領
域 １２９…平坦化電極 １３１…注入電
極 ５０１…Ｐ＋型ドレイン領域 ５０３…第１ド
リフト領域 ５０５…ポテンシャルバリア領域 ５０７…第２ド
リフト領域 ５０９…Ｐ型ウエル領域 ５１１…Ｐ＋型
ウエル領域 ５１３…ソース領域 ５１５…ゲート
絶縁膜 ５１７…ゲート電極 ５１９…層間絶
縁膜 ５２１…ソース電極 ５２３…ドレイ
ン電極

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年１２月２０日

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図３】

【図４】

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１導電型の第１半導体領域と、 該第１半導体領域の一方面上に形成され該第１半導体領
   域より禁制帯幅の広い第１導電型の半導体部材よりなる
   ポテンシャルバリア領域と、 該ポテンシャルバリア領域の表面上に形成された第１導
   電型のドレイン領域と、 該ドレイン領域の表面より該領域内に形成された第２導
   電型のウエル領域と、 該ウエル領域の表面より該領域内に形成された第１導電
   型のソース領域と、 少なくとも該ソース領域と前記ドレイン領域とに挟まれ
   た前記ウエル領域の表面上に絶縁膜を介して形成された
   ゲート電極と、 前記ソース領域に電気的に接続されたソース電極と、 前記第１半導体領域の他方面上に電気的に接続されたド
   レイン電極と、 前記ドレイン領域表面から前記第１半導体領域に達する
   ように形成された溝と、 該溝の底面と接している前記第１半導体領域の表面より
   該領域内に形成された第２導電型の注入領域と、 該注入領域に電気的に接続されかつ前記ポテンシャルバ
   リア領域及び前記ドレイン領域とは電気的に絶縁された
   注入電極とからなることを特徴とする伝導度変調型トラ
   ンジスタ。