JPH06181544A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH06181544A JPH06181544A JP43A JP33419892A JPH06181544A JP H06181544 A JPH06181544 A JP H06181544A JP 43 A JP43 A JP 43A JP 33419892 A JP33419892 A JP 33419892A JP H06181544 A JPH06181544 A JP H06181544A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- sit
- period
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006698 induction Effects 0.000 claims description 10
- 230000003068 static effect Effects 0.000 claims description 9
- 238000003384 imaging method Methods 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000009825 accumulation Methods 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】チップサイズを小さくする。
【構成】マトリクス状に配置され、そのゲートにそれぞ
れ入射光量に対応した電荷を蓄積する複数の静電誘導ト
ランジスタＳ11〜Ｓ33と、静電誘導トランジスタＳ11〜
Ｓ33のゲートに２値信号を加える垂直走査回路と、静電
誘導トランジスタＳ11〜Ｓ33のソースをバイアス用電源
に接続する第１のＭＯＳスイッチＱP1〜Ｑ P3と、静電誘
導トランジスタＳ11〜Ｓ33のソースを接地に接続する第
２のＭＯＳスイッチＱR1〜ＱR3とを備えた構成とした。
本発明では、静電誘導トランジスタＳ11〜Ｓ33のソース
電圧を切り換えることにより、ゲート電圧は読出し期間
とリセット期間を共通にして２値で駆動できる。 【効果】回路構成が簡単となり、固体撮像装置のチップ
が小さくできる。従って安価な固体撮像装置を提供でき
る。
れ入射光量に対応した電荷を蓄積する複数の静電誘導ト
ランジスタＳ11〜Ｓ33と、静電誘導トランジスタＳ11〜
Ｓ33のゲートに２値信号を加える垂直走査回路と、静電
誘導トランジスタＳ11〜Ｓ33のソースをバイアス用電源
に接続する第１のＭＯＳスイッチＱP1〜Ｑ P3と、静電誘
導トランジスタＳ11〜Ｓ33のソースを接地に接続する第
２のＭＯＳスイッチＱR1〜ＱR3とを備えた構成とした。
本発明では、静電誘導トランジスタＳ11〜Ｓ33のソース
電圧を切り換えることにより、ゲート電圧は読出し期間
とリセット期間を共通にして２値で駆動できる。 【効果】回路構成が簡単となり、固体撮像装置のチップ
が小さくできる。従って安価な固体撮像装置を提供でき
る。
Description
【０００１】
【産業上の利用分野】本発明は固体撮像装置、特に静電
誘導トランジスタ（ＳＩＴ）を用いた固体撮像装置に関
する。
誘導トランジスタ（ＳＩＴ）を用いた固体撮像装置に関
する。
【０００２】
【従来の技術】図４に従来のＳＩＴイメージセンサの構
成図、図５に図４のＳＩＴイメージセンサを駆動する際
のタイミング図を示す。図５において、垂直ラインの選
択信号φG1，φG2，φG3は３値のパルス信号とすること
が必要である。すなわち、 ＶG1で示した−８Ｖ程度の電圧をＳＩＴのゲートに加
えると、ＳＩＴは蓄積モードとして動作し、ゲート部に
入力光量に対応した電荷が蓄えられる。 たとえばφG1としてＶG2で示した−２Ｖ程度の電圧を
加えると、１垂直ライン分のＳＩＴ（この場合はＳ11，
Ｓ12，Ｓ13）が読出しモードとして動作して、の期間
で蓄積された電荷に対応した電流が流れ、ソースに接続
された浮遊容量Ｃ V1，ＣV2，ＣV3を充電しソース電圧が
上昇する。ソース電圧が上昇してゲート電圧（ここでは
ＶG2）とソース電圧との差が小さくなると、ＳＩＴはカ
ットオフするのでソース容量の充電が停止する。結局ソ
ース容量には入射光量に対応した電圧が充電される。こ
の時転送用ＭＯＳスイッチＱT1，ＱT2，ＱT3をオンにし
ておくと、蓄積容量ＣT1，ＣT2，ＣT3にはそれぞれソー
ス容量ＣV1，ＣV2，ＣV3と同じ電圧が充電される。 ＱT1，ＱT2，ＱT3をオフにしてＣT1，ＣT2，ＣT3を切
り離してから，リセット用ＭＯＳスイッチＱR1, ＱR2，
ＱR3，をオンにしてＳＩＴのソースを接地し、ＳＩＴの
ゲートにＶG3で示した０Ｖ程度の電圧を加えると、ＳＩ
Ｔはリセットモードとして動作しゲート部に蓄積されて
いた電荷を放電して初期状態に戻る。
成図、図５に図４のＳＩＴイメージセンサを駆動する際
のタイミング図を示す。図５において、垂直ラインの選
択信号φG1，φG2，φG3は３値のパルス信号とすること
が必要である。すなわち、 ＶG1で示した−８Ｖ程度の電圧をＳＩＴのゲートに加
えると、ＳＩＴは蓄積モードとして動作し、ゲート部に
入力光量に対応した電荷が蓄えられる。 たとえばφG1としてＶG2で示した−２Ｖ程度の電圧を
加えると、１垂直ライン分のＳＩＴ（この場合はＳ11，
Ｓ12，Ｓ13）が読出しモードとして動作して、の期間
で蓄積された電荷に対応した電流が流れ、ソースに接続
された浮遊容量Ｃ V1，ＣV2，ＣV3を充電しソース電圧が
上昇する。ソース電圧が上昇してゲート電圧（ここでは
ＶG2）とソース電圧との差が小さくなると、ＳＩＴはカ
ットオフするのでソース容量の充電が停止する。結局ソ
ース容量には入射光量に対応した電圧が充電される。こ
の時転送用ＭＯＳスイッチＱT1，ＱT2，ＱT3をオンにし
ておくと、蓄積容量ＣT1，ＣT2，ＣT3にはそれぞれソー
ス容量ＣV1，ＣV2，ＣV3と同じ電圧が充電される。 ＱT1，ＱT2，ＱT3をオフにしてＣT1，ＣT2，ＣT3を切
り離してから，リセット用ＭＯＳスイッチＱR1, ＱR2，
ＱR3，をオンにしてＳＩＴのソースを接地し、ＳＩＴの
ゲートにＶG3で示した０Ｖ程度の電圧を加えると、ＳＩ
Ｔはリセットモードとして動作しゲート部に蓄積されて
いた電荷を放電して初期状態に戻る。
【０００３】この時にも、蓄積容量ＣT1，ＣT2，ＣT3に
はで充電された信号電荷がそのまま残っているので、
この電圧を水平走査回路を通して読出しを行う。水平画
素分の読出しの終了後、 φG2を加えて２番目のラインの読出しを行う。この時
φG1の電圧はＶG3になっているので１番上のラインは蓄
積モードになる。 以上の動作を垂直画素数分だけ繰り返す。
はで充電された信号電荷がそのまま残っているので、
この電圧を水平走査回路を通して読出しを行う。水平画
素分の読出しの終了後、 φG2を加えて２番目のラインの読出しを行う。この時
φG1の電圧はＶG3になっているので１番上のラインは蓄
積モードになる。 以上の動作を垂直画素数分だけ繰り返す。
【０００４】以上の様に従来のＳＩＴイメージセンサの
垂直駆動パルスはＶG1，ＶG2，ＶG3の３値で駆動してい
た。
垂直駆動パルスはＶG1，ＶG2，ＶG3の３値で駆動してい
た。
【０００５】
【発明が解決しようとする課題】上記のようなＳＩＴイ
メージセンサにおいては、３値で駆動するための垂直走
査回路の回路構成が複雑であり、チップサイズが大きく
なるという問題点があった。垂直走査回路の出力段の一
例を図６で示す。 蓄積モードではシフト・レジスタからの電圧φN が高
電圧であり、ＮチャンネルＭＯＳスイッチＱ1 がオンに
なっている。Ｑ1 のソースは電圧がＶG1の電源に接続さ
れており、垂直走査回路の出力電圧はＶG1となる。 読出モードではシフト・レジスタからの電圧φN が低
電圧になってＱ1 はオフしＰチャンネルＭＯＳスイッチ
Ｑ2 がオンになる。この時駆動信号φRDによってＰチャ
ンネルＭＯＳスイッチＱ3 がオンになると、Ｑ3 のソー
スは電圧がＶG2の電源に接続されているのでＳＩＴのゲ
ートにはＶG2が加えられる。 リセットモードでもシフト・レジスタからの電圧φN
が低電圧になっており、Ｑ1 はオフしＱ2 がオンになっ
ている。この時、駆動信号φRSによってＰチャンネルＭ
ＯＳスイッチＱ4 がオンになると、Ｑ4 のソースは電圧
がＶG3の電源に接続されているので出力電圧はＶG3とな
ってＳＩＴのゲートにはＶG3が加えられる。
メージセンサにおいては、３値で駆動するための垂直走
査回路の回路構成が複雑であり、チップサイズが大きく
なるという問題点があった。垂直走査回路の出力段の一
例を図６で示す。 蓄積モードではシフト・レジスタからの電圧φN が高
電圧であり、ＮチャンネルＭＯＳスイッチＱ1 がオンに
なっている。Ｑ1 のソースは電圧がＶG1の電源に接続さ
れており、垂直走査回路の出力電圧はＶG1となる。 読出モードではシフト・レジスタからの電圧φN が低
電圧になってＱ1 はオフしＰチャンネルＭＯＳスイッチ
Ｑ2 がオンになる。この時駆動信号φRDによってＰチャ
ンネルＭＯＳスイッチＱ3 がオンになると、Ｑ3 のソー
スは電圧がＶG2の電源に接続されているのでＳＩＴのゲ
ートにはＶG2が加えられる。 リセットモードでもシフト・レジスタからの電圧φN
が低電圧になっており、Ｑ1 はオフしＱ2 がオンになっ
ている。この時、駆動信号φRSによってＰチャンネルＭ
ＯＳスイッチＱ4 がオンになると、Ｑ4 のソースは電圧
がＶG3の電源に接続されているので出力電圧はＶG3とな
ってＳＩＴのゲートにはＶG3が加えられる。
【０００６】次にこの回路の大きさについて説明する。
垂直走査回路には水平画素数分のＳＩＴのゲートが接続
されている。図４では簡便のため３画素しか示していな
いが、実用的イメージセンサでは数百画素分を駆動する
必要がある。したがって、負荷容量が大きく所定の時間
内で信号が立ち上がるために比較的大きいサイズのＭＯ
Ｓが使用されている。
垂直走査回路には水平画素数分のＳＩＴのゲートが接続
されている。図４では簡便のため３画素しか示していな
いが、実用的イメージセンサでは数百画素分を駆動する
必要がある。したがって、負荷容量が大きく所定の時間
内で信号が立ち上がるために比較的大きいサイズのＭＯ
Ｓが使用されている。
【０００７】また、ＭＯＳトランジスタの特性上、一般
的にＰチャンネルＭＯＳの相互コンダクタンスはＮチャ
ンネルＭＯＳの半分程度であり、等価抵抗が２倍程度と
なるが、加えるパルス信号の立ち上がりと立ち下がり時
間を等しくする為、ＰチャンネルＭＯＳの等価抵抗をＮ
チャンネルＭＯＳの等価抵抗と同じにする必要がある。
しかも、図６の構成ではＰチャンネルＭＯＳが２段直列
になっているので、Ｑ１と特性をそろえるためには１段
当たりの等価抵抗をＮチャンネルＭＯＳの１／２にする
ことが必要である。ＭＯＳの等価抵抗はゲート幅（Ｗ）
とゲート長（Ｌ）の比（Ｗ／Ｌ）で与えられるが、一般
にゲート長は半導体の製造プロセスで許容される最小値
になっているので、等価抵抗を１／２にするためにはゲ
ート幅を２倍にすることが必要であり、その面積（Ｗ×
Ｌ）は２倍になる。
的にＰチャンネルＭＯＳの相互コンダクタンスはＮチャ
ンネルＭＯＳの半分程度であり、等価抵抗が２倍程度と
なるが、加えるパルス信号の立ち上がりと立ち下がり時
間を等しくする為、ＰチャンネルＭＯＳの等価抵抗をＮ
チャンネルＭＯＳの等価抵抗と同じにする必要がある。
しかも、図６の構成ではＰチャンネルＭＯＳが２段直列
になっているので、Ｑ１と特性をそろえるためには１段
当たりの等価抵抗をＮチャンネルＭＯＳの１／２にする
ことが必要である。ＭＯＳの等価抵抗はゲート幅（Ｗ）
とゲート長（Ｌ）の比（Ｗ／Ｌ）で与えられるが、一般
にゲート長は半導体の製造プロセスで許容される最小値
になっているので、等価抵抗を１／２にするためにはゲ
ート幅を２倍にすることが必要であり、その面積（Ｗ×
Ｌ）は２倍になる。
【０００８】従って、この回路例ではＮチャンネルＭＯ
Ｓの面積をＳとすると、ＰチャンネルＭＯＳ１個の面積
は４Ｓが必要であり、それが３個必要であるので１２Ｓ
の面積が必要となり、ＮチャンネルＭＯＳと合わせると
全部で１３Ｓが必要である。以上の様に従来のＳＩＴイ
メージセンサでは、垂直走査回路の出力段の構成が複雑
で面積が大きくなり、結果としてチップサイズが大きく
なるという問題点があった。
Ｓの面積をＳとすると、ＰチャンネルＭＯＳ１個の面積
は４Ｓが必要であり、それが３個必要であるので１２Ｓ
の面積が必要となり、ＮチャンネルＭＯＳと合わせると
全部で１３Ｓが必要である。以上の様に従来のＳＩＴイ
メージセンサでは、垂直走査回路の出力段の構成が複雑
で面積が大きくなり、結果としてチップサイズが大きく
なるという問題点があった。
【０００９】そこで、本発明は、チップサイズを小さく
することを目的とする。
することを目的とする。
【００１０】
【課題を解決するための手段】上記課題の解決のため本
発明の固体撮像装置は、マトリクス状に配置され、その
ゲートにそれぞれ入射光量に対応した電荷を蓄積する複
数の静電誘導トランジスタと、前記静電誘導トランジス
タのゲートに２値信号を加える垂直走査回路と、前記静
電誘導トランジスタのソースをバイアス用電源に接続す
る第１のＭＯＳスイッチと、前記静電誘導トランジスタ
のソースを接地に接続する第２のＭＯＳスイッチとを備
えた構成とした。
発明の固体撮像装置は、マトリクス状に配置され、その
ゲートにそれぞれ入射光量に対応した電荷を蓄積する複
数の静電誘導トランジスタと、前記静電誘導トランジス
タのゲートに２値信号を加える垂直走査回路と、前記静
電誘導トランジスタのソースをバイアス用電源に接続す
る第１のＭＯＳスイッチと、前記静電誘導トランジスタ
のソースを接地に接続する第２のＭＯＳスイッチとを備
えた構成とした。
【００１１】
【作用】本発明では、静電誘導トランジスタ（ＳＩＴ）
のソース電圧を切り換えることにより、ゲート電圧は読
出し期間とリセット期間を共通にしてゲート電圧を蓄積
期間と読出し／リセット期間の２値で駆動できる。
のソース電圧を切り換えることにより、ゲート電圧は読
出し期間とリセット期間を共通にしてゲート電圧を蓄積
期間と読出し／リセット期間の２値で駆動できる。
【００１２】
【実施例】本発明の実施例によるイメージセンサの構成
を図１で、図１のイメージセンサのタイミング図を図２
で示す。 ＳＩＴのゲートにＶG1で示した−８Ｖ程度の電圧を加
えると、ＳＩＴは蓄積モードとして動作し、ゲート部に
は入力光量に対応した電荷が蓄えられる。 読出の直前にφPRによってＭＯＳスイッチＱP1，
ＱP2，ＱP3をオンにすると、画素を構成する各ＳＩＴの
ソースラインは２Ｖ程度のバイアス電圧ＶPRに充電され
る。このときφSTによってＭＯＳスイッチＱT1，ＱT2，
ＱT3をオンにしておくと蓄積容量ＣT1，ＣT2，ＣT3もＶ
PRに充電される。 つぎに読出し動作を行うが、この時のＳＩＴのゲート
に加える電圧は従来例のリセット電圧ＶG3に相当する０
Ｖ程度とする。このようにしてもＳＩＴのソースがＶPR
になっているのでゲート・ソース間の電圧（ＶGS）は従
来の読出し時の電圧に等しく、ＳＩＴは読出しモードと
して動作し、蓄積されている電荷に対応した電流が流れ
てソース電圧が上昇するが、やがてＶGSが小さくなりＳ
ＩＴはカットオフする。したがって、蓄積容量に充電さ
れている電圧は、蓄積されている電荷に対応した分だけ
上昇した電圧になって停止する。 転送用のＭＯＳスイッチＱT1，ＱT2，ＱT3をオフにし
て蓄積容量を切り離したのちに、リセット用のＭＯＳス
イッチＱR1，ＱR2，ＱR3をオンにしてＳＩＴのソースを
接地に接続し、ＳＩＴのゲートを０Ｖ程度のＶG3とする
と、従来例のリセットモードと同様の動作により、ＳＩ
Ｔのゲートに蓄積されていた電荷は放電される。この時
には、蓄積容量にはで充電された電圧が残っているの
で水平走査信号φ H1〜φH3によって順次読みだす。水平
ラインの読出しの終了後、 次の垂直ラインの読出しを行うことは、従来と同じで
ある。
を図１で、図１のイメージセンサのタイミング図を図２
で示す。 ＳＩＴのゲートにＶG1で示した−８Ｖ程度の電圧を加
えると、ＳＩＴは蓄積モードとして動作し、ゲート部に
は入力光量に対応した電荷が蓄えられる。 読出の直前にφPRによってＭＯＳスイッチＱP1，
ＱP2，ＱP3をオンにすると、画素を構成する各ＳＩＴの
ソースラインは２Ｖ程度のバイアス電圧ＶPRに充電され
る。このときφSTによってＭＯＳスイッチＱT1，ＱT2，
ＱT3をオンにしておくと蓄積容量ＣT1，ＣT2，ＣT3もＶ
PRに充電される。 つぎに読出し動作を行うが、この時のＳＩＴのゲート
に加える電圧は従来例のリセット電圧ＶG3に相当する０
Ｖ程度とする。このようにしてもＳＩＴのソースがＶPR
になっているのでゲート・ソース間の電圧（ＶGS）は従
来の読出し時の電圧に等しく、ＳＩＴは読出しモードと
して動作し、蓄積されている電荷に対応した電流が流れ
てソース電圧が上昇するが、やがてＶGSが小さくなりＳ
ＩＴはカットオフする。したがって、蓄積容量に充電さ
れている電圧は、蓄積されている電荷に対応した分だけ
上昇した電圧になって停止する。 転送用のＭＯＳスイッチＱT1，ＱT2，ＱT3をオフにし
て蓄積容量を切り離したのちに、リセット用のＭＯＳス
イッチＱR1，ＱR2，ＱR3をオンにしてＳＩＴのソースを
接地に接続し、ＳＩＴのゲートを０Ｖ程度のＶG3とする
と、従来例のリセットモードと同様の動作により、ＳＩ
Ｔのゲートに蓄積されていた電荷は放電される。この時
には、蓄積容量にはで充電された電圧が残っているの
で水平走査信号φ H1〜φH3によって順次読みだす。水平
ラインの読出しの終了後、 次の垂直ラインの読出しを行うことは、従来と同じで
ある。
【００１３】次に、本発明の実施例によるイメ−ジセン
サの１画素だけに着目した回路図を図３で示す。動作
は、 蓄積期間には、ＳＩＴのゲート電圧はＶG1であり従来
と変わらない 読出し期間の直前にφPRによってＮチャンネルＭＯＳ
スイッチＱ2 をオンにして、ＳＩＴのソース電圧を＋２
Ｖ程度の電源ＶPRに接続し、同時にφSTによってＮチャ
ンネルＭＯＳスイッチＱ1 をオンにして蓄積容量ＣT も
同じ電圧に充電した後にＱ2 をオフにする。その後にゲ
ート電圧を従来例のリセット電圧に相当する０Ｖ程度の
ＶG3にするが、このときソース電圧は予め従来の例より
２Ｖ高い電圧に充電されているので、ゲート・ソース間
の電圧は従来例より２Ｖ程度低く、ＳＩＴは読出しモー
ドとして動作し、ソース電圧は蓄積された電荷に比例し
た電圧に上昇し、蓄積容量ＣT を充電する。すなわちＣ
T は信号電荷に対応した電圧に充電される。 Ｑ1 をオフにしてＣT を切り離した後のリセット期間
では、ゲート電圧を読出し時と同様に従来のＶG3に相当
する０Ｖ程度の電圧にするが、同時にソース電圧をＮチ
ャンネルＭＯＳスイッチＱ3 を通して接地する。すると
この時は従来のイメージセンサにおけるリセット時と同
じ電圧にバイアスされるので、ゲート部に蓄えられてい
た電荷が放電されて初期状態になる。に戻って繰り返
す。
サの１画素だけに着目した回路図を図３で示す。動作
は、 蓄積期間には、ＳＩＴのゲート電圧はＶG1であり従来
と変わらない 読出し期間の直前にφPRによってＮチャンネルＭＯＳ
スイッチＱ2 をオンにして、ＳＩＴのソース電圧を＋２
Ｖ程度の電源ＶPRに接続し、同時にφSTによってＮチャ
ンネルＭＯＳスイッチＱ1 をオンにして蓄積容量ＣT も
同じ電圧に充電した後にＱ2 をオフにする。その後にゲ
ート電圧を従来例のリセット電圧に相当する０Ｖ程度の
ＶG3にするが、このときソース電圧は予め従来の例より
２Ｖ高い電圧に充電されているので、ゲート・ソース間
の電圧は従来例より２Ｖ程度低く、ＳＩＴは読出しモー
ドとして動作し、ソース電圧は蓄積された電荷に比例し
た電圧に上昇し、蓄積容量ＣT を充電する。すなわちＣ
T は信号電荷に対応した電圧に充電される。 Ｑ1 をオフにしてＣT を切り離した後のリセット期間
では、ゲート電圧を読出し時と同様に従来のＶG3に相当
する０Ｖ程度の電圧にするが、同時にソース電圧をＮチ
ャンネルＭＯＳスイッチＱ3 を通して接地する。すると
この時は従来のイメージセンサにおけるリセット時と同
じ電圧にバイアスされるので、ゲート部に蓄えられてい
た電荷が放電されて初期状態になる。に戻って繰り返
す。
【００１４】この構成で必要な面積について説明する。
垂直走査回路の出力段はインバータで良く、それぞれ１
個のＮチャンネルＭＯＳとＰチャンネルＭＯＳで構成で
きる。インバータで必要な面積は従来例と同じようにＮ
チャンネルＭＯＳの面積をＳとすると、ＰチャンネルＭ
ＯＳの２Ｓと合わせて３Ｓで良いので出力段の面積が１
３Ｓから３Ｓに大幅に縮小できる。
垂直走査回路の出力段はインバータで良く、それぞれ１
個のＮチャンネルＭＯＳとＰチャンネルＭＯＳで構成で
きる。インバータで必要な面積は従来例と同じようにＮ
チャンネルＭＯＳの面積をＳとすると、ＰチャンネルＭ
ＯＳの２Ｓと合わせて３Ｓで良いので出力段の面積が１
３Ｓから３Ｓに大幅に縮小できる。
【００１５】その代わりＳＩＴのソースには新たなＮチ
ャンネルＭＯＳが必要であり、また一般的にゲート容量
よりソース容量の方が２倍程大きいので２Ｓ程度の面積
の追加が必要である。総合して比較すると、従来例では
垂直走査回路で１３Ｓ、ソース回路で２Ｓの合計１５Ｓ
となり、本発明の構成では垂直走査回路で３Ｓ、ソース
回路で４Ｓ、合計７Ｓとなる。従来例に比べると小さな
面積のイメージセンサの製作が可能になる。
ャンネルＭＯＳが必要であり、また一般的にゲート容量
よりソース容量の方が２倍程大きいので２Ｓ程度の面積
の追加が必要である。総合して比較すると、従来例では
垂直走査回路で１３Ｓ、ソース回路で２Ｓの合計１５Ｓ
となり、本発明の構成では垂直走査回路で３Ｓ、ソース
回路で４Ｓ、合計７Ｓとなる。従来例に比べると小さな
面積のイメージセンサの製作が可能になる。
【００１６】
【発明の効果】以上のように、本発明によれば、回路構
成が簡単となり、固体撮像装置のチップが小さくでき
る。従って安価な固体撮像装置を提供できる。
成が簡単となり、固体撮像装置のチップが小さくでき
る。従って安価な固体撮像装置を提供できる。
【図１】本発明の実施例によるＳＩＴイメージセンサの
構成図。
構成図。
【図２】本発明の実施例によるＳＩＴイメージセンサの
タイミング図。
タイミング図。
【図３】本発明の実施例によるＳＩＴイメージセンサの
画素部の回路図。
画素部の回路図。
【図４】従来のＳＩＴイメージセンサの構成図。
【図５】従来のＳＩＴイメージセンサのタイミング図。
【図６】従来のＳＩＴイメージセンサの垂直走査回路の
出力段回路図。
出力段回路図。
【符号の説明】 Ｓ11〜Ｓ33 ＳＩＴ ＱR1〜ＱR3 リセット用ＭＯＳスイッチ ＱT1〜ＱT3 転送用ＭＯＳスイッチ ＱP1〜ＱP3 プリチャージ用ＭＯＳスイッチ φG1〜φG3 垂直駆動信号 φPR プリチャージ用駆動信号 φRS リセット用駆動信号 φST 転送用駆動信号 ＶG1 蓄積動作用電源 ＶG2 読出し動作用電源 ＶG3 リセット動作用電源 ＶPR バイアス用電源
Claims (1)
- 【請求項１】マトリクス状に配置され、そのゲートにそ
れぞれ入射光量に対応した電荷を蓄積する複数の静電誘
導トランジスタと、 前記静電誘導トランジスタのゲートに２値信号を加える
垂直走査回路と、 前記静電誘導トランジスタのソースをバイアス用電源に
接続する第１のＭＯＳスイッチと、 前記静電誘導トランジスタのソースを接地に接続する第
２のＭＯＳスイッチとを備えることを特徴とする固体撮
像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06181544A (ja) | 1992-12-15 | 1992-12-15 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06181544A (ja) | 1992-12-15 | 1992-12-15 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06181544A true JPH06181544A (ja) | 1994-06-28 |
Family
ID=18274642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06181544A (ja) | 1992-12-15 | 1992-12-15 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06181544A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1267411A2 (en) * | 2001-06-07 | 2002-12-18 | Canon Kabushiki Kaisha | Radiographic image pickup apparatus and method of driving the apparatus |
-
1992
- 1992-12-15 JP JP43A patent/JPH06181544A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1267411A2 (en) * | 2001-06-07 | 2002-12-18 | Canon Kabushiki Kaisha | Radiographic image pickup apparatus and method of driving the apparatus |
| EP1267411A3 (en) * | 2001-06-07 | 2006-01-18 | Canon Kabushiki Kaisha | Radiographic image pickup apparatus and method of driving the apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10257392A (ja) | 物理量分布検知半導体装置およびその駆動方法ならびにその製造方法 | |
| US7671914B2 (en) | Increasing readout speed in CMOS APS sensors through block readout | |
| US5719626A (en) | Solid-state image pickup device | |
| JP4056506B2 (ja) | 画素構造のアレイ、および画素構造の行または列の選択方法 | |
| JPS63228494A (ja) | ダイナミツク型デコ−ダ回路 | |
| CN110519534B (zh) | 电流驱动的像素电路以及相关的图像传感器 | |
| JPS6233677B2 (ja) | ||
| JP3513996B2 (ja) | 固体撮像装置 | |
| JPH06181544A (ja) | 固体撮像装置 | |
| JPH07322150A (ja) | 固体撮像装置 | |
| JP3295953B2 (ja) | 液晶表示体駆動装置 | |
| WO2002102061A1 (fr) | Detecteur d'images | |
| US6784932B1 (en) | Hierarchical pixel readout multiplexer with switched capacitors for cancelling buffer offsets | |
| JP3040885B2 (ja) | 電圧昇圧回路 | |
| US6952226B2 (en) | Stray-insensitive, leakage-independent image sensing with reduced sensitivity to device mismatch and parasitic routing capacitance | |
| JP2000152090A (ja) | 固体撮像装置 | |
| JP2685690B2 (ja) | 電荷結合素子 | |
| US6697113B1 (en) | Solid-state image pick-up device and drive method for same | |
| JP4102098B2 (ja) | 固体撮像装置 | |
| JPH02246098A (ja) | 半導体回路 | |
| JPS596664A (ja) | 画像読取り装置 | |
| JP2907268B2 (ja) | 信号処理装置と固体撮像装置とこの装置の撮像方法 | |
| JP2512874B2 (ja) | 固体撮像装置 | |
| JPH0723298A (ja) | 固体撮像装置 | |
| JP4230259B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法およびカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040720 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040723 |
|
| A521 | Written amendment |
Effective date: 20041020 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050208 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050310 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090318 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100318 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110318 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20130318 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |