JPH06180666A - メモリ管理装置 - Google Patents

Abstract

(57)【要約】 【目的】 従来からのページバンクテーブルを不要と
し、プロセッサによるアドレス生成時のテーブルアクセ
スのオーバヘッドを無くし、更に、簡単なＨ／Ｗ構成で
ページ管理を行うことのできるメモリ管理装置を実現す
ることを目的とする。 【構成】 モジュール毎に割り当てられたページＮｏを
格納するページ管理テーブル３、プロセッサ１の命令に
応じページ管理テーブル３から該当するページＮｏを抽
出し格納するページＮｏ設定レジスタ２１Ｂ、命令実行
毎に動作するプログラムカウンタ２２、およびページＮ
ｏ設定レジスタ２１Ｂに格納されたページＮｏとプログ
ラムカウンタ２２の出力とからメモリＩＣ４にアクセス
して命令を読み出すべきアドレスを生成するアドレス生
成回路２４を備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、産業用プラントコン
トローラ等の制御命令（ＰＯＬ命令）を格納するプログ
ラムメモリのページ管理機構をもつメモリ管理装置に関
するものである。

【０００２】

【従来の技術】図８は従来のページ管理方式を示す図
で、１はモジュールを実行するプロセッサ、４は実行モ
ジュールを格納するメモリＩＣ、３は実行モジュールを
ページ分割し、どのモジュールが、どのページに割り当
てられているかを管理するページ管理テーブル、５はペ
ージ番号（ページＮｏ）に対応するページの物理番地
（ページのベースアドレス）をページ毎に管理するため
のページバンクテーブルである。

【０００３】プロセッサ１によって実行される実行モジ
ュールのプログラムエリアの情報は、プロセッサ１に搭
載される基本ソフト（通常オペレーティングシステム；
ＯＳと呼ばれる）によって管理され、それぞれのエリア
をページ分割した場合、そのエリアの使用ページＮｏを
ページ管理テーブル３によって、実行モジュール毎に管
理する。例えば、実行モジュールＮｏ．０のプログラム
が３ページに分割され、そのときのページＮｏが０、１
０、３であった場合、ＯＳはモジュールＮｏ．０の実行
開始において、ページ管理テーブル３からページＮｏ．
０をロードし、プロセッサ１のプログラムカウンタにペ
ージＮｏのエントリ０と、ページＮｏ．０からのオフセ
ットをセットする。

【０００４】プロセッサ１はモジュール実行時、ＯＳに
よってプログラムカウンタにセットされた値を基に、プ
ログラムカウンタからページＮｏを取り出し、ページバ
ンクテーブル５から指定されたページＮｏに対応するペ
ージの物理番地、ここでは１００Ｈを取り出す。ページ
バンクテーブル５はページＮｏに対応するページの物理
番地（ページのベースアドレス）をページ毎に管理する
ためのテーブルであり、通常メモリに格納されている。
次にプログラムカウンタからオフセットを取り出し、ペ
ージの物理番地とを連結、あるいは加算することによっ
て、メモリＩＣ４に存在する実行モジュールの物理アド
レスを生成する。ここで、ページのサイズはページバン
クテーブル５に格納されるページアドレス（物理アドレ
ス）を変更することで設定可能である。

【０００５】

【発明が解決しようとする課題】従来のメモリ管理装置
は以上のように構成され、プロセッサ１がプログラムメ
モリ４から実行モジュールを読み出す場合、プログラム
カウンタのページＮｏからページバンクテーブル５に格
納されているページアドレスを読みだし、オフセットと
連結する必要があるため、次のような弊害が発生する。
即ち、ページサイズが小さく設定した場合、ページバン
クテーブルでページアドレスを管理する際のエントリ数
が多くなり、必然的に使用メモリが増大し、コストが上
がる。また、モジュール実行時、メモリへのアドレス生
成は高速化が要求されるが、従来のページ管理における
メモリアドレッシングのプロセスは複雑で、プロセッサ
によるアドレス生成時のテーブルアクセスのオーバヘッ
ドが大きい。また、プロセッサが実際に実行しているモ
ジュールＮｏや使用中のページＮｏを知りたい場合に
も、その判別処理に長時間を要すという問題点もあっ
た。

【０００６】この発明は以上のような問題点を解消する
ためになされたもので、ページバンクテーブルを不要と
し、プロセッサによるアドレス生成時のテーブルアクセ
スのオーバヘッドを無くし、更に、簡単なＨ／Ｗ構成で
ページ管理を行うことのできるメモリ管理装置を実現す
ることを目的とする。

【０００７】

【課題を解決するための手段】この発明の請求項１に係
るメモリ管理装置は、モジュール毎に割り当てられたペ
ージ番号を格納するページ管理テーブル、プロセッサの
命令に応じ上記ページ管理テーブルから実行モジュール
に割り当てられたページ番号を抽出しそのページ番号の
格納を行うページ番号設定手段、命令実行毎に動作する
プログラムカウンタ、および上記ページ番号設定手段に
格納されたページ番号と上記プログラムカウンタの出力
とから上記メモリにアクセスして実行モジュールの命令
を読み出すべきアドレスを生成するアドレス生成回路を
備えたものである。

【０００８】この発明の請求項２に係るメモリ管理装置
は、モジュール実行中、メモリへのアドレスが１ページ
を越えたか否かをプログラムカウンタの出力から判別
し、越えたときはページ管理テーブルから当該モジュー
ルに割り当てられた次のページ番号を抽出し、ページ番
号設定手段に格納するページ番号をこの新たに抽出した
ページ番号に更新するようにしたものである。

【０００９】この発明の請求項３に係るメモリ管理装置
は、メモリの容量およびデータバス幅を設定するメモリ
種別設定手段を備え、この設定したメモリ種別によりプ
ログラムカウンタの桁上がりビット数を変更するように
したものである。

【００１０】この発明の請求項４に係るメモリ管理装置
は、ページ管理テーブルに、各モジュールの実行中に有
効状態となるフラッグを設け、このフラッグの状態から
当該プロセッサにおける実行中のモジュールおよび使用
中のページ番号を判別可能としたものである。

【００１１】

【作用】この発明においては、プロセッサからモジュー
ルの実行命令が出されると、ページ管理テーブルにアク
セスして当該モジュールに割り当てられたページ番号を
抽出する。抽出されたページ番号はページ番号設定手段
に格納され、このデータとプログラムカウンタの出力と
からアドレス生成回路が順次実行モジュールの命令を読
み出すべきメモリのアドレスを生成する。

【００１２】生成したアドレスが１ページを越えると、
再度ページ管理テーブルにアクセスして残りのページ番
号を抽出する。ページ番号設定手段の格納データをこの
新しいページ番号に更新し、アドレス生成を続行する。

【００１３】メモリ種別設定手段を設け、このデータに
よりプログラムカウンタの桁上がりビット数を変更する
ようにすれば、メモリ容量やデータバス幅が異なるメモ
リに対してもそのまま適用することができる。

【００１４】また、ページ管理テーブルに所定のフラッ
グを設けることにより、実行中のモジュールや使用中の
ページ番号を即座に判別することができ、例えば、オン
ラインでモジュールを書き換えたりマルチプロセッサで
ホットスタンバイ動作を実現する場合等の処理内容が簡
便迅速に達成し得る。

【００１５】

【実施例】

実施例１．以下、この発明の実施例１を図について説明
する。図１において、１は命令実行の一連の動作を管理
し命令実行のタイミングを生成するプロセッサ、２はプ
ロセッサ１からの命令実行要求を受けて命令を実行する
命令実行Ｈ／Ｗ、３は各実行モジュール毎のページＮｏ
の書かれているページ管理テーブル、４はモジュールを
格納するメモリＩＣで、その空間はページ単位に細分化
されている。更に、２１はステータスレジスタ２１Ａ、
およびページ番号設定手段としてのページＮｏレジスタ
２１Ｂ等のレジスタを含むレジスタファイル、２３はメ
インプロセッサからの起動によりメモリＩＣ４にアクセ
スして命令をフエッチ、デコード、実行する命令実行
部、２２は命令実行毎に桁上がりするプログラムカウン
タ、２４はメモリＩＣ４にアクセスして命令をリードす
るためのアドレスを生成するアドレス生成回路である。

【００１６】次に動作について説明する。ＰＯＬ命令の
実行は、プロセッサ１による命令実行Ｈ／Ｗ２の内部の
ステータスレジスタ２１Ａへの読み出し動作によって行
われる。命令実行Ｈ／Ｗ２は、このレジスタ２１Ａへの
読み出し動作があると、１のＰＯＬ命令を実行する。Ｐ
ＯＬ命令実行時のバスエラーや演算エラー等のエラー情
報が、ＰＯＬ命令実行結果ステータスとして、ステータ
スレジスタ２１Ａに格納される。プロセッサ１には、そ
の読み出し動作の結果として、ＰＯＬ命令が実行される
と共に、ステータスレジスタ２１Ａの内容が、命令実行
Ｈ／Ｗ２からプロセッサ１に返される。プロセッサ１
は、命令実行Ｈ／Ｗ２から返されたステータスレジスタ
２１Ａの内容をチェックし、命令実行Ｈ／Ｗ２によるＰ
ＯＬ命令実行が正常に行われたかを確認する。プロセッ
サ１は、チェック結果によって、エラー等があればそれ
に応ずるエラー処理を行い、エラーが無ければ再度ステ
ータスレジスタ２１Ａへのアクセスを行うことで、次の
ＰＯＬ命令の実行を行う。

【００１７】ここでページ管理テーブル３を使用したア
ドレス変換方法について図２のフローチャートを使用し
て説明する、プロセッサ１は実行モジュールを起動する
時、Ｓ１１においてページ管理テーブル３よりモジュー
ルＮｏからページＮｏを抽出し、Ｓ１２でページＮｏレ
ジスタ２１Ｂにその値をセットする。ここでページＮｏ
は各ページのエントリを示す。

【００１８】命令実行Ｈ／Ｗ２では、Ｓ２１でセットさ
れたこのページＮｏレジスタ２１Ｂとプログラムカウン
タ２２とをＳ２２で連結することにより、Ｓ１３でプロ
セッサ１からのステータスレジスタ２１Ａへの読み出し
動作によるＰＯＬ命令実行のタイミングで、メモリＩＣ
４へのアドレスを生成する。

【００１９】プログラムカウンタ２２は各々のページの
ベース位置からの相対番地を示す。Ｓ２３に示すように
ＰＯＬの１命令実行毎に１インクリメントされていく。
このインクリメント動作によって、Ｓ２４でページを越
えるアクセスが発生したかどうかをチェックし、越えた
ときはＳ２５でその情報をステータスレジスタ２１Ａに
セットする。

【００２０】通常、プロセッサ１はＳ１３からＳ１４の
ステップを繰り返し、命令実行Ｈ／Ｗ２はＳ２２、Ｓ２
３、Ｓ２４のステップを繰り返して制御命令を実行して
いく。

【００２１】ＰＯＬの１命令を実行し、アドレスが１ペ
ージを越える場合（Ｓ２４でＹＥＳの場合）、ステータ
スレジスタ２１Ａにその情報を格納する（Ｓ２５）。Ｓ
１３にてプロセッサ１はそのステータスレジスタ２１Ａ
の値により１ページを越えたアクセスが発生したことを
知るとＳ１１に戻り、ページ管理テーブル３を参照して
Ｓ１２で実行中のモジュールに対応する次のページＮｏ
を抽出し、命令実行Ｈ／Ｗ２の内部にあるページＮｏレ
ジスタ２１Ｂにその値をセットし、Ｓ１３で命令実行を
再スタートする。

【００２２】以上のように、この実施例ではページ管理
テーブル３を有効に活用し、これから該当するページＮ
ｏを抽出してページＮｏ設定レジスタ２１Ｂに格納し、
プログラムカウンタ２２からの出力とでアドレス生成回
路２４が直接メモリＩＣ４へアクセスするアドレスを生
成するので、ページバンクテーブルを使用しこれから読
み出したページアドレスにオフセットを結合してメモリ
ＩＣへのアクセスを管理する従来の方式に比較して、処
理内容が簡単となって処理速度が向上する。

【００２３】実施例２．以下、この発明の実施例２を図
３および図４について説明する。図３において、２１Ｃ
はメモリＩＣ４の容量およびデータバス幅を設定するメ
モリ種別設定レジスタであり、図１と同一の部分には同
一の符号を付してその説明を省略する。

【００２４】次に動作について説明する。通常使用する
メモリＩＣ４はその容量、データバス幅によって必要な
アドレスの数は異なる。例えば、２５６ｋビットのＳＲ
ＡＭ素子でもデータバス幅が１ビットではアドレスが１
８本必要であり、データバス幅が４ビットではアドレス
は１６本必要である。メモリ容量が変われば、アドレス
数も異なる。よって、アドレス生成に使用するプログラ
ムカウンタ２２の必要なビット数もメモリＩＣ４の種別
によって変更する必要がある。

【００２５】図４において、このメモリＩＣ４の容量お
よびデータバス幅を予めメモリ種別設定レジスタ２１Ｃ
に設定し、プログラムカウンタ２２の桁上がりするビッ
ト位置を設定値からデコードして可変にできるようにす
る。例えば、１ページ４ｋステップの命令をプログラム
カウンタ２２でカウントするには１２ビット必要である
が、容量の少ないメモリを使用して１ページ１ｋステッ
プの命令を格納した場合には、１０ビットのプログラム
カウンタとなるので、メモリ種別設定レジスタ２１Ｃに
メモリの種別を設定し、その情報をデコードし、プログ
ラムカウンタ２２のビット１１およびビット１０をＯＦ
Ｆにする。このように、メモリ種別設定レジスタ２１Ｃ
の情報により、プログラムカウンタ２２のページの桁上
がりを確認するビット位置を可変とし、ページＮｏ設定
レジスタ２１Ｂと連結することによって、生成するアド
レスをメモリ種別に応じて変更することが可能となる。
以降、命令の実行は実施例１と同様の方法で行う。

【００２６】以上により、メモリ容量やデータバス幅が
異なるものにもそのまま適用することができ、より広範
囲な機能、プロセスの装置への適用が可能となる。

【００２７】実施例３．以下、この発明の実施例３を図
５および図６を用いて説明する。プログラムのメンテナ
ンスをプロセス制御中に行うには、対象プロセスを制御
しているモジュールの実行中断時間を最小限に抑えなけ
ればならない。

【００２８】ページ管理テーブル３には、図５で示され
るような実行モジュールの存在が有効か無効かを示すモ
ジュール有効フラグ３Ａ、３Ｂ、３Ｃ、３Ｄが追加され
ている。今、実行中のモジュールの有効フラグ３Ａ、３
Ｂ、３Ｃは、各々ＯＮされている。

【００２９】ここで、実行中のモジュールＮｏ．４に、
メンテナンス用ツールからのプログラム書き換え要求が
あると、Ｓ３１にてプロセッサ１は、ページ管理テーブ
ル３からモジュールＮｏ．４に必要なページ数（図５の
場合、２ページ）と、使用していない空きページ（図５
の場合、Ｎｏ．４とＮｏ．４６）を検索し、メンテナン
ス用ツールから送られたきたプログラムをこれらページ
Ｎｏ．４０とＮｏ．４６とに書き込む（Ｓ３２）と同時
にページ管理テーブル３に以上の組み合わせを追加する
（Ｓ３３）。プロセッサ１のプログラム書き込み動作中
も、モジュールＮｏ．４のＰＯＬ命令実行は中断しな
い。

【００３０】プログラムの書き込み動作が終了した時点
で、モジュールＮｏ．４の実行を一旦停止し（Ｓ３
４）、モジュール有効フラグの変更のため、Ｓ３５にて
今まで実行していたページＮｏ．９とＮｏ．１２のペー
ジ管理テーブルのモジュール有効フラグ３ＡをＯＦＦ
し、新たに書き込んだページＮｏ．４０とＮｏ．４６の
モジュール有効フラグ３ＤをＯＮする。モジュール有効
フラグ３Ａおよび３Ｄの変更が完了したら、モジュール
Ｎｏ．４の実行を再起動する（Ｓ３６）。以降、命令の
実行は実施例１と同様であり省略する。

【００３１】以上のように、この実施例のものでは、簡
便な処理でオンラインによるモジュールの書き換えが可
能となり、書き換えに要する実行停止時間も極く短時間
で済む。

【００３２】実施例４．図７はこの発明の実施例４を示
すもので、複数のコントローラを使用するマルチプロセ
ッサシステムに適用したものである。そして、ここで
は、先のフラッグ情報を利用することにより、あるプロ
セッサがダウンした場合に正常プロセッサへのダンプレ
ス切り替えを実現することを目的としている。

【００３３】このマルチプロセッサシステムでは、各プ
ロセッサ１０〜１Ｎはお互いに他のプロセッサの実行モ
ジュールを全て持っており、同一のページ管理テーブル
３１〜３Ｎと同一のプログラムメモリ４１〜４Ｎが存在
する。但し、ページ管理テーブル３１〜３Ｎのモジュー
ル有効フラグは、自プロセッサが実行しているモジュー
ルのみ有効になっている。例えばプロセッサ１０ではモ
ジュールＮｏ．９のみが有効（３１ＢがＯＮ）で、モジ
ュールＮｏ．４、モジュールＮｏ．６３が無効（３１
Ａ、３１ＣがＯＦＦ）、プロセッサ１１ではモジュール
Ｎｏ．４が有効（３２ＡがＯＮ）で、モジュールＮｏ．
９、モジュールＮｏ．６３が無効（３２Ｂ、３２ＣがＯ
ＦＦ）であるように、各々のプロセッサ上では別々のモ
ジュールが実行されている。

【００３４】今、プロセッサ１０に障害が発生し、復旧
不可能な故障を認識すると、プロセッサ１０は、他のプ
ロセッサ、例えばプロセッサ１１に対してページ管理テ
ーブル３１のモジュール有効フラグの情報３１Ａ、３１
Ｂ、３１Ｃを通知するだけで、プロセッサ１１は、これ
までプロセッサ１０で実行していたモジュールおよび使
用していたページＮｏを把握することができるので、自
プロセッサ内のページ管理テーブル３２のモジュール有
効フラグ３２Ａ、３２Ｂ、３２ＣのＯＮ／ＯＦＦを変更
して直ちにプロセッサ１０の代行処理動作を立ち上げる
ことができる。

【００３５】実施例５．なお、上記各実施例ではアドレ
ス生成回路２４から出力されるアドレスが、１ページを
越えたか否かを判別する手段を設けて、越えた場合はペ
ージ管理テーブル３から残りページＮｏを抽出、ページ
Ｎｏ設定レジスタ２１Ｂに入力する構成としたが、各モ
ジュールに割り当てるページ数がすべて１ページである
場合は、このような判別手段が不要となることは当然で
ある。

【００３６】

【発明の効果】この発明に係るメモリ管理装置は以上の
ように、所定のページ管理テーブル、ページ番号設定手
段、プログラムカウンタ、およびアドレス生成回路を備
えたので、メモリの利用率を上げるためページサイズを
小さくしても、比較的安価で簡単な構成で高速に処理す
ることができる。

【００３７】また、生成したアドレスが１ページを越え
たか否かを判別し、越えたときページ管理テーブルから
残りのページ番号を抽出設定するようにすれば、モジュ
ールによって必要メモリ容量が大幅に異なるシステムへ
の適用が容易となる。

【００３８】更に、メモリ種別によりプログラムカウン
タの桁上がりビット数を変更するようにすれば、メモリ
の個々の種別に合わせた煩雑な回路設計を回避でき、開
発、設計に要する費用、期間の大幅削減が実現する。

【００３９】また、ページ管理テーブルに所定のフラッ
グを設けることにより、実行中のモジュールや使用中の
ページ番号を即座に判別することができる。

【図面の簡単な説明】

【図１】この発明の実施例１によるメモリ管理装置を示
すブロック図である。

【図２】図１のメモリ管理装置の処理動作を示すフロー
チャートである。

【図３】この発明の実施例２によるメモリ管理装置を示
すブロック図である。

【図４】図３におけるプログラムカウンタ２２の桁上げ
変更方式を示すブロック図である。

【図５】この発明の実施例３によるメモリ管理装置を示
すブロック図である。

【図６】図５のメモリ管理装置の処理動作を示すフロー
チャートである。

【図７】この発明の実施例４によるメモリ管理装置を示
すブロック図である。

【図８】従来のメモリ管理装置を示すブロック図であ
る。

【符号の説明】

１ プロセッサ ２ 命令実行Ｈ／Ｗ ２１ レジスタファイル ２１Ａ ステータスレジスタ ２１Ｂ ページＮｏ設定レジスタ ２１Ｃ メモリ種別設定レジスタ ２２ プログラムカウンタ ２３ 命令実行部 ２４ アドレス生成回路 ３ ページ管理テーブル ４ メモリＩＣ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 プロセッサが実行するモジュールをペー
   ジ単位に分割して格納するメモリを備え、上記プロセッ
   サの命令に応じて実行すべきモジュールの命令を上記メ
   モリから読み出すためのメモリ管理装置において、 上記モジュール毎に割り当てられたページ番号を格納す
   るページ管理テーブル、上記プロセッサの命令に応じ上
   記ページ管理テーブルから実行モジュールに割り当てら
   れたページ番号を抽出しそのページ番号の格納を行うペ
   ージ番号設定手段、命令実行毎に動作するプログラムカ
   ウンタ、および上記ページ番号設定手段に格納されたペ
   ージ番号と上記プログラムカウンタの出力とから上記メ
   モリにアクセスして実行モジュールの命令を読み出すべ
   きアドレスを生成するアドレス生成回路を備えたことを
   特徴とするメモリ管理装置。
2. 【請求項２】 モジュール実行中、メモリへのアドレス
   が１ページを越えたか否かをプログラムカウンタの出力
   から判別し、越えたときはページ管理テーブルから当該
   モジュールに割り当てられた次のページ番号を抽出し、
   ページ番号設定手段に格納するページ番号をこの新たに
   抽出したページ番号に更新するようにしたことを特徴と
   する請求項１記載のメモリ管理装置。
3. 【請求項３】 メモリの容量およびデータバス幅を設定
   するメモリ種別設定手段を備え、この設定したメモリ種
   別によりプログラムカウンタの桁上がりビット数を変更
   するようにしたことを特徴とする請求項１または２記載
   のメモリ管理装置。
4. 【請求項４】 ページ管理テーブルに、各モジュールの
   実行中に有効状態となるフラッグを設け、このフラッグ
   の状態から当該プロセッサにおける実行中のモジュール
   および使用中のページ番号を判別可能としたことを特徴
   とする請求項１ないし３のいずれかに記載のメモリ管理
   装置。