JPH06178125A

JPH06178125A - 画像符号化方法及び装置

Info

Publication number: JPH06178125A
Application number: JP33195692A
Authority: JP
Inventors: Hideshi Osawa; 秀史大澤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-12-11
Filing date: 1992-12-11
Publication date: 1994-06-24
Anticipated expiration: 2017-03-04
Also published as: JP3262869B2

Abstract

(57)【要約】【目的】処理スピ−ドを向上させることができると共
に、ハ−ドウエア規模も縮小することができる２値画像
符号化装置を提供するにある。【構成】原画像データＩ₁ は縮小処理部ａ１０１に入
力され、１／２サイズに縮小処理され縮小画像Ｉ₂ が生
成される。縮小画像Ｉ₂ は縮小処理部ｂ１０２に入力さ
れ、さらに１／２サイズに縮小処理されて縮小画像Ｉ₃
が生成される。各縮小画像は夫々符号器ａ〜ｃ（１０３
〜１０５）によりさらに符号化されて圧縮され、符号化
出力Ｃ₁ ，Ｃ₂ ，Ｃ₃ として出力される。符号器ｂ１０
４では、縮小画像Ｉ₃ を参照しながら縮小画像Ｉ₂ を符
号化し、符号データＣ₂ を出力する。符号器ｃ１０５で
は、縮小画像Ｉ₂ を参照しながら原画像Ｉ₁ を符号化
し、符号データＣ₁ を出力する。【効果】処理スピ−ドの向上、ハ−ド規模の縮小が可
能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は２値画像符号化方法及び
装置に関し、例えば静止画像フアイリング装置等に適し
た２値画像符号化方法及び装置に関するものである。

【０００２】

【従来の技術】従来の静止画像通信装置の代表的な例で
あるフアクシミリ装置においては、ＭＨ法、ＭＲ法等を
用いて２値画像を符号化していた。これらの符号化方法
では、画像の全体像を把握するには、画像データの全て
を伝送する必要があつた。このため、画像データベ−ス
サ−ビス、ビデオテツクス等の、迅速に画像を判断する
ことが必要とされる画像データベ−スサ−ビスへの適用
は困難であつた。

【０００３】そこでこれらの装置においては、フアクシ
ミリ装置で採用されている符号化方法とは異なる方法を
用いていた。即ち、一枚の画像を伝送するに当たり、大
まかな画像情報を最初に送り、その後追加情報を伝送
し、徐々に詳細な画像を生成していく、順次再生方法が
提案されている。これを実現するための、符号化方法が
階層符号化方法である。大まかな情報には、原画像を縮
小したものを使う例が多く、この縮小処理を何回か繰り
返すことにより階層を構成する。

【０００４】例えば、縦横１／２の縮小処理を繰り返す
と、面積が１／４，１／１６サイズの画像が生成され
る。そこで先ず、サイズが小さい１／１６サイズの画像
を最初に符号化して送り、次に１／４サイズの画像を生
成するための付加情報を符号化して送り、最後に、原画
を生成するための付加情報を送る方法である。以上の方
法においては、低解像度画像から高解像度画像をつくる
ための付加情報をなるべく少なくすることは、伝送時間
を短縮するのに大きな効果がある。そこで、サイズの小
さい画像から大まかに予測できるところは、符号化対象
からはずす符号化前処理が数多く考えられている。

【０００５】この場合に、一義的予測処理（ＤＰ）も符
号化前処理の有効な手段である。この方法は、画像の縮
小方法に決まつた規則がある場合、その規則から逆に推
定して、縮小画素（低解像画像データ）及び符号化画素
の周囲画素（高解像画像データ）から符号化画素のＯＮ
／ＯＦＦを予測できるものを予め抽出しておく。そし
て、符号化時において、符号化画素が一義的に決定でき
るものであれば、この画素を符号化対象画素から除外す
る方法である。

【０００６】また復号化時には、既に復号された低解像
度画素データ、高解像度画素データから、復号対象画素
のＯＮ／ＯＦＦを一義的に決定する方法である。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
一義的予測処理方法では、図１６に示す様に、最初にス
テツプＳ１０００で縮小処理を全画像について行い、縮
小画像を一旦全てフレ−ムメモリに蓄えた後に、ステツ
プＳ１００１で一義的予測（ＤＰ）が行なわれていた。
このため、処理時間がかかると同時に、縮小画像を蓄え
るメモリが必要なためハ−ドウエアの規模も大きくなる
という問題があつた。

【０００８】

【課題を解決するための手段】本発明は上述した課題を
解決することを目的としてなされたもので、上述した課
題を解決する一手段として以下の構成を備え得る。即
ち、画像情報を階層化して符号化する画像符号化装置で
あつて、画像情報を決められた規則により縮小する縮小
手段と、前記縮小手段による縮小画素の値が決まつた次
の処理で縮小画像を作る規則を使つて一義的に画素の状
態を予測可能な画像を検出する検出手段とを備える。

【０００９】

【作用】以上の構成において、処理スピ−ドを向上させ
ることができると共に、ハ−ドウエア規模も縮小するこ
とができる。

【００１０】

【実施例】以下、図面を参照して本発明に係る一実施例
を詳細に説明する。図１は本実施例の階層符号化を行な
う符号化装置の基本原理を示すブロツク図である。図１
において、原画像データＩ₁ は縮小処理部ａ１０１に入
力され、１／２サイズに縮小処理され縮小画像Ｉ₂ が生
成される。縮小画像Ｉ₂ は縮小処理部ｂ１０２に入力さ
れ、さらに１／２サイズに縮小処理されて縮小画像Ｉ₃
が生成される。この縮小画像Ｉ₃ は、原画のデータ量の
１／１６のサイズに成つている。そして、これらの各縮
小画像は夫々符号器ａ〜ｃ（１０３〜１０５）によりさ
らに符号化されて圧縮され、符号化出力Ｃ₁ ，Ｃ₂ ，Ｃ
₃ として出力される。このため、原画をそのまま送る場
合と比し、非常に少ないデータ量の伝送と成る。

【００１１】即ち、縮小画像Ｉ₃ は符号器１０３で符号
化処理され、符号データＣ₃ が生成される。この符号デ
ータＣ₃ を最初に伝送することにより、受信側では符号
データＣ₃ の符号を復号して、画像サイズは小さいが送
信画像の概略を知ることが可能となる。また、符号器ｂ
１０４では、縮小画像Ｉ₃ を参照しながら縮小画像Ｉ₂
を符号化し、符号データＣ₂ を出力する。符号器ｃ１０
５では、縮小画像Ｉ₂ を参照しながら原画像Ｉ₁ を符号
化し、符号データＣ₁ を出力する。

【００１２】図２は階層符号化データを復号処理する本
実施例復号化装置の基本原理を示すブロツク図である。
符号データＣ₃ は復号器ａ２０１で復号処理され、復号
画像データＩ₃ ’は一旦フレ−ムメモリａ２０４に記憶
される。フレ−ムメモリａ２０４より読み出された復号
画像Ｉ₃ ’は、補間器ａ２０７で必要サイズ（例えば４
倍）に補間処理され、セレクタ２０９を通してビデオメ
モリ２１０に記憶される。

【００１３】なお、ビデオメモリ２１０に記憶された画
像データは、モニタ２１１より表示される。また、セレ
クタ２０９は表示画像サイズを切り換えるもので、図示
しないコントロ−ラからの切替により入力データの内の
１つを選択して出力する。符号データＣ₂ は、復号器ｂ
２０２で復号処理される。なお、この時予測参照に復号
画像データＩ₃ ’を加える。復号画像Ｉ₂ ’は、一旦フ
レ−ムメモリｂ２０６に記憶される。フレ−ムメモリｂ
２０６より読み出された復号画像Ｉ₂ ’は、補間器ｂ２
０８で必要サイズ（例えば２倍）に補間処理され、セレ
クタ２０９を通して、ビデオメモリ２１０に記憶され
る。

【００１４】符号データＣ₃ は、復号器ｃ２０３で復号
処理される。なお、この時予測参照に復号画像データＩ
₂ ’を加える。復号画像Ｉ₁ ’は、フレ−ムメモリｃ２
０６に記憶される。また、フレ−ムメモリｃ２０６より
の読み出された画像Ｉ₁ ’は、セレクタ２０９を通し
て、ビデオメモリ２１０に記憶される。なお、復号画像
Ｉ₁ ’は原画と全く同じものなので、プリンタ２１２よ
りハ−ドコピ−をとることも可能である。

【００１５】図１に示す符号器の詳細構成を図３に示
す。図３に示す本実施例の符号器は、縮小処理のフレ−
ムメモリをなくして一義的予測を連続して行う符号器で
ある。図３において、１１０は縮小処理部、１１１は一
義的予測部、１１２は予測符号化部、１１３は入力画素
ラインバツフアＮ、１１４は縮小ラインバツフアＭ、１
１５はタイミング調整回路である。

【００１６】入力画像データＩｎは、まず入力画素ライ
ンバツフアＮ１１３に入力され、入力画素ラインバツフ
アＮ１１３よりの参照画素出力は予測符号化部１１２、
および縮小ラインバツフアＭ１１４に出力される。この
ため、入力画素ラインバツフアＮ１１３には符号化画素
データＩｎの周囲画素も記憶されている。また、縮小処
理部１１０での縮小結果は縮小ラインバツフアＭ１１４
に格納される。このため、縮小ラインバツフアＭ１１４
には、縮小画素のデータＩ（ｎ＋１）の数ラインデータ
が記憶されている。そして縮小ラインバツフアＭ１１４
からは、縮小処理部１１０、一義的予測部１１１、予測
符号化部１１２に参照画素データが出力される。

【００１７】縮小処理部１１０における縮小処理を図４
を参照して説明する。図４において、四角で示された画
素ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉは高解像度画素
を表し、丸で示された画素Ａ、Ｂ、Ｃは既に縮小された
画素を表している。画素？は、本実施例の縮小処理によ
り画素のＯＮ／ＯＦＦを決定しようとしている画素を表
している。

【００１８】本実施例の縮小処理部１１０においては、
画素？の決定は周囲の縮小済の画素、及び高解像度画素
を参照して行ない、縮小画像での細線の消失を防止する
とともに、濃度を保存すること等を考慮して縮小画像の
画質を保つ様な規則を決めておき、これをルツクアツプ
テ−ブルに入れておき、このルツクアツプテーブルを参
照して？画素を決定する。

【００１９】図５に一義的予測部１１１における一義的
予測（ＤＰ）の例を示す。図５において、四角で示され
た画素ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉは高解像度
画素を表し、丸で示された画素Ａ、Ｂ、Ｃ、Ｄは縮小処
理部１１０で既に縮小処理された画素を表している。図
５において、Ｄは縮小処理部１１０において、ＯＮ／Ｏ
ＦＦが決定された図４に示す画素？に対応している。

【００２０】ＤＰ値は一義的予測ができるかどうかを１
ビツトで表しており、本実施例においては、一義的予測
ができる場合には、その予測可能画素を符号化対象の画
素から除外している。画素“ｅ”のＤＰ値は画素Ａ，
Ｂ，Ｃ，Ｄ及び画素ａ，ｂ，ｃ，ｄにより決定される。

【００２１】画素“ｆ”のＤＰ値は画素Ａ、Ｂ、Ｃ、Ｄ
及び画素ａ，ｂ，ｃ，ｄ，ｅにより決定される。画素
“ｈ”のＤＰ値は画素Ａ、Ｂ、Ｃ、Ｄ及び画素ａ，ｂ，
ｃ，ｄ，ｅ，ｆ，ｇにより決定される。画素“ｉ”のＤ
Ｐ値は画素Ａ、Ｂ、Ｃ、Ｄ及び画素ａ，ｂ，ｃ，ｄ，
ｅ，ｆ，ｇ，ｈにより決定される。

【００２２】そして復号側では、更にできる時はそれが
白か黒かを１ビツトで示し、その結果を復号画素データ
としている。以上の構成を備える本実施例の入力画像を
符号化してＤＰ値を決定する処理を図６のフローチヤー
トを参照して以下に説明する。ステツプＳ１でまず縮小
処理部１１０は既に縮小処理済の低解像度画素３画素を
読み込む。但し処理の最初は全白とする。続いてステツ
プＳ２で高解像度画素９画素を読み込む。同じく、処理
の初め全は全白とする。そしてステツプＳ３で以上の９
＋３＝１２画素から縮小画素１画素を決定する。

【００２３】続いてステツプＳ４〜ステツプＳ７で画素
“ｅ”〜“ｉ”のＤＰ値を決定する。即ち、ステツプＳ
４で画素“ｅ”のＤＰ値を決定し、ステツプＳ５では画
素“ｆ”のＤＰ値を決定し、ステツプＳ６では画素
“ｈ”のＤＰ値を決定し、ステツプＳ７では画素“ｉ”
のＤＰ値を決定する。この処理が終わると、次の予測符
号化部１１２による予測符号化処理を実行する。

【００２４】図３の予測符号化部の詳細ブロツク図を図
７に示す。図７において、１２０は予測状態メモリ１２
２の初期化回路であり、予測状態メモリ１２２の通常Ｉ
ＮＤＥＸ、ＭＰＳ格納領域を“０”に初期化する。１２
１は予測状態を決定する予測器であり、ラインバツフア
からの周囲画素データ１０２０はこの予測器１２１に入
力され、予測信号１０２１及び符号化シンボルＸｎ（１
０２２）が出力される。予測信号１０２１は、予測状態
メモリ１２２に送られ、格納される。予測状態メモリ１
２２からは、予測状態を示すＩＮＤＥＸ１０２３、イン
デツクスに対応する優勢シンボルＭＰＳ（１０２４）が
出力される。

【００２５】予測信号１０２１は、算術パラメ−タＲＯ
Ｍ１２３に入力され、算術パラメ−タＲＯＭ１２３から
はインデツクスに対応する劣勢シンボルの確率（予測は
ずれの確率）Ｐ（１０２５）が出力される。Ｐ（１０２
５）、優勢シンボルＭＰＳ（１０２４）、符号化シンボ
ルＸｎ（１０２２）は動的に算術符号化を行う算術符号
器１２４に入力され、該算術符号器１２４で符号化が行
われる。

【００２６】またＵＰＤＡＴＥ器１２５では、予測状態
メモリ１２２よりのＭＰＳ（１０２４）と算術符号器１
２４よりの注目画素Ｘｎの一致、不一致信号ＹＮ（１０
３２）により、インデツクスに対応する優勢シンボルＭ
ＰＳ値を更新し、更新ＭＰＳ（１０２８）及びＩｎｄｅ
ｘ（１０２９）を出力する。また、算術符号器１２４に
入力されるＬＳ１０３１は、符号化信号の最終ビツトを
示す信号であり、図示しないコントロ−ラから算術符号
器１２４に与えられる。更に、算術符号器１２４よりの
ＮＳ１０２７は、次の符号化シンボルの要求信号であ
り、予測器１２１にも与えられる。Ｃｎ１０２６は算術
符号器１２４で符号化した算術符号データである。

【００２７】図７に示す算術符号器１２４の詳細構成を
図８に示す。図８において、１３０は乗算器、１３１は
減算器、１３２はセレクタ、１３３はラツチ、１３４は
比較器、１３５は乗算器、１３６は符号出力器、１３７
は加算器、１３８はＥＸＯＲ回路である。以上の構成を
備える本実施例の算術符号化方法を図９〜１５のフロー
チヤートを参照して以下に説明する。

【００２８】図９は本実施例における符号化処理の全体
制御を示すフローチヤート、図１０は符号器の初期化制
御を示すフローチヤート、図１１は符号化制御を示すフ
ローチヤート、図１２はＲＥＮＯＲＭＥ制御を示すフロ
ーチヤート、図１３はバイト出力制御を示すフローチヤ
ート、図１４は出力制御を示すフローチヤート、図１５
は最終符号出力（ＦＬＵＳＨ）制御を示すフローチヤー
トである。

【００２９】まず、図９を参照して本実施例における符
号化処理の全体制御を説明する。符号化処理において
は、最初にステツプＳ５１で符号器の初期設定を行う図
１０に示す初期化サブルーチンを実行する。そしてステ
ツプＳ５２で符号化シンボルＸｎを読み込み、続くステ
ツプＳ５３の後述する図１１に示す符号化制御サブルー
チンを実行する。

【００３０】次にステツプＳ５４で処理画素が最終画素
か否かを判定する。最終画素でなければステツプＳ５２
に戻り、最終画素であればステツプＳ５５に進む。ステ
ツプＳ５５では、後述する図１５に示す最終処理制御サ
ブルーチンを実行して処理を終了する。以下、上述した
各サブルーチンの詳細を説明する。

【００３１】図１０に示す初期化制御サブルーチンにお
いては、ステツプＳ６１で例えば信号Ｃ１０３３が通る
ラツチＣ１３３を“０”に、またバイト出力１３６出力
の内部レジスタであるバツフアＢ及びカウンタＳＣを
“０”にそれぞれ初期化し、また、例えば、信号Ａ１０
３２が通るラツチＡ１３３を“ＦＦＦＦ”に、、またバ
イト出力１３６出力の内部レジスタであるフラグＳＴＦ
ＬＧをセツトし（≠０）カウンタＣＴを“１１”にそれ
ぞれ初期化してリターンする。

【００３２】図１１は符号化制御サブルーチンの一例を
示すフローチヤートである。図１１において、ステツプ
Ｓ７１で、図７に示した予測状態メモリ１２２から、前
述の優勢シンボルＭＰＳとインデツクスＩＮＤＥＸを読
出し、読出したＩＮＤＥＸから前述の劣勢シンボルＰを
決定する。続いて、ステツプＳ７２で、乗算器１３０に
よるレジスタＡ1 の更新（Ａ1 ←Ａ×Ｐ）及び減算器１
３１によるレジスタＡ0 の更新（Ａ0 ←Ａ−Ａ1 ）とを
実行する。そしてステツプＳ７３で、ＸｎとＭＰＳとを
比較する。これはＥＸＯＲ１３８を利用して行う。そし
て、Ｘｎ＝ＭＰＳの場合（つまり予測が一致した場合）
はステツプＳ７４へ進む。

【００３３】ステツプＳ７４では、レジスタＡを更新
（Ａ←Ａ0 ）し、続くステツプＳ７５でレジスタＡの最
上位ビツト（以下「ＭＳＢ」という）を判定する。そし
て、ＭＳＢ＝“０”の場合はステツプＳ７６へ進み、Ｍ
ＳＢ＝“１”の場合は符号化制御サブルーチンを終了し
て、メインルーチンへ戻る。一方、ＭＳＢ＝“０”でス
テツプＳ７６に進んだ場合には、ＩＮＤＥＸをＮＭＰＳ
テーブルに従つて更新し、ステツプＳ８５へ進む。

【００３４】一方、ステツプＳ７３で予測が外れた場合
（Ｘｎ≠ＭＰＳ）にはステツプＳ８１に進み、加算器１
３７によるラツチＣの更新（Ｃ←Ｃ＋Ａ0 ）及びラツチ
Ａの更新（Ａ←Ａ1 ）とを実行し、ステツプＳ８２で、
ＩＮＤＥＸに対応するスイツチＳＷＩＴＣＨを判定す
る。そしてＳＷＩＴＣＨ＝“０”の場合にはステツプＳ
８４へ進む。

【００３５】また、ＳＷＩＴＣＨ＝“１”の場合にはス
テツプＳ８３へ進み、ＭＰＳを反転（ＭＰＳ←１−ＭＰ
Ｓ）した後、ステツプＳ８４へ進む。なお、これらのＳ
ＷＩＴＣＨ処理は、ＵＰＤＡＴＥ１２５により行われ
る。続いて、本実施例は、ステツプＳ８４でＩＮＤＥＸ
をＮＬＰＳテーブルに従つて更新した後、ステツプＳ８
５へ進む。ステツプＳ８５では、後述する図１２に示す
ＲＥＮＯＲＭＥ制御サブルーチンを実行する。これで符
号化制御サブルーチンを終了して、メインルーチンへ戻
る。

【００３６】図１２はＲＥＮＯＲＭＥ制御（ＲＥＮＯＲ
ＭＥ）サブルーチンの一例を示すフローチヤートであ
る。図１２において、まずステツプＳ９１でラツチＡの
ＭＳＢを判定して、ＭＳＢ＝“０”の場合はステツプＳ
９２へ進み、また、ＭＳＢ＝“１”の場合は、ＲＥＮＯ
ＲＭＥ制御サブルーチンを終了して、符号化制御サブル
ーチンへ戻る。

【００３７】ＭＳＢ＝“０”でステツプＳ９２に進んだ
場合には、乗算器１３５によりラツチＡとラツチＣを左
にシフトさせて更新し、かつ、カウンタＣＴをデクリメ
ントして更新する。続くステツプＳ９３で、カウンタＣ
Ｔの値を判定する。ここで、ＣＴ＝０の場合はステツプ
Ｓ９４へ進み、ＣＴ≠０の場合はステツプＳ９１へ戻
る。

【００３８】ＣＴ＝０であつた場合にはステツプＳ９４
で後述する図１３に示すバイト出力制御サブルーチンを
実行した後、ステツプＳ９１へ戻る。即ち、本実施例に
おいては、ＲＥＮＯＲＭＥ制御サブルーチンで、ラツチ
ＡのＭＳＢが“１”になるまで、ラツチＡとラツチＣを
左シフトし、かつカウンタＣＴをデクリメントする。

【００３９】図１３のバイト出力制御サブルーチンは、
主にバイト出力器１３６により実行され、レジスタｔｅ
ｍｐ等はこのバイト出力器１３６に含まれている。まず
ステツプＳ４０１で、例えば、ラツチＣの値を１９ビツ
ト右シフトした値と“１ＦＦ”とを論理積した結果を、
レジスタｔｅｍｐへ格納する。すなわち、レジスタｔｅ
ｍｐは、例えば、ラツチＣのビツト１９からビツト２７
までの９ビツトを格納する。

【００４０】続いて、ステツプＳ４０２でレジスタｔｅ
ｍｐの値を判定する。ｔｅｍｐ＞“ＦＦ”の場合はステ
ツプＳ４０３へ進み、ｔｅｍｐ≦“ＦＦ”の場合はステ
ツプＳ４１０へ進む。例えばビツト２７のキヤリーがセ
ツトされていた（ｔｅｍｐ＞“ＦＦ”）場合にはステツ
プＳ４０３に進み、レジスタＢＵＦＦＥＲの値に１を加
えた値を引数として、後述する図１４に示す出力（アウ
トプツト）サブルーチンを実行する。続いて、ステツプ
Ｓ４０４でバイト出力の内部レジスタであるカウンタＳ
Ｃの値を判定する。ＳＣ＞０の場合にはステツプＳ４０
５へ進み、カウンタＳＣをデクリメントする。続いてス
テツプＳ４０６で、例えば“００”を引数として出力制
御サブルーチンを実行した後、ステツプＳ４０４へ戻
る。すなわち、本実施例は、カウンタＳＣが０に達する
まで、ステツプＳ４０４からステツプＳ４０６を繰返
す。

【００４１】そしてカウンタＳＣが“０”となり、ＳＣ
＞０でない状態となつた場合にはステツプＳ４２１に進
む。また、例えばビツト２７のキヤリーがセツトされて
いなかつた（ｔｅｍｐ≦“ＦＦ”）場合にはステツプＳ
４０２よりステツプＳ４１０に進み、レジスタｔｅｍｐ
＜“ＦＦ”か否かを判定する。そして、例えば、ｔｅｍ
ｐ＝“ＦＦ”の場合は、ステツプＳ４１１でカウンタＳ
Ｃをインクリメントした後、ステツプＳ４２２へ進む。

【００４２】一方、ステツプＳ４１０でｔｅｍｐ＜“Ｆ
Ｆ”の場合にはステツプＳ４１２へ進み、レジスタＢＵ
ＦＦＥＲの値を引数として、出力制御サブルーチンを実
行する。続いて、ステツプＳ４１３でカウンタＳＣの値
がＳＣ＞０か否かを判定する。そして、ＳＣ＞０の場合
はステツプＳ４１４へ進み、ＳＣ＝０の場合はステツプ
Ｓ４２１へ進む。

【００４３】ＳＣ＞０の場合、本実施例は、ステツプＳ
４１４でカウンタＳＣをデクリメントし、ステツプＳ４
１５で、例えば“ＦＦ”を引数として「出力」サブルー
チンを実行した後、ステツプＳ４１３へ戻る。すなわ
ち、本実施例は、カウンタＳＣが０に達するまで、ステ
ツプＳ４１３からステツプＳ４１５を繰返す。ステツプ
Ｓ４２１では、例えば、レジスタｔｅｍｐの値と“Ｆ
Ｆ”を論理積した結果を、レジスタＢＵＦＦＥＲへ格納
する。すなわち、レジスタＢＵＦＦＥＲとして、例え
ば、レジスタｔｅｍｐの下位８ビツトを格納する。続い
てステツプＳ４２２で、例えば、ラツチＣの値と“７Ｆ
ＦＦＦ”を論理積した結果を、ラツチＣへ格納すること
によつて、出力したラツチＣのビツトをクリアし、か
つ、例えばカウンタＣＴ＝８とした後、バイト出力制御
サブルーチンを終了して、メインルーチンへ戻る。

【００４４】図１４は出力制御サブルーチンの一例を示
すフローチヤートである。図１４において、本実施例
は、ステツプＳ４３１でフラグＳＴＦＬＧを判定する。
そして、ＳＴＦＬＧ＝“０”の場合には、ステツプＳ４
３３に進み、引数として与えられたデータを出力した
後、出力制御サブルーチンを終了してリターンする。

【００４５】また、ステツプＳ４３１でＳＴＦＬＧ≠
“０”の場合にはステツプＳ４３２に進み、ＳＴＦＬＧ
＝“０”にした後、出力制御サブルーチンを終了してリ
ターンスる。なお、これは、初回の「出力」処理に入つ
ているラツチＣの初期値を無効にするためであり、２回
目以降は引数として与えられたデータを出力する。図１
５は最終符号出力制御サブルーチンの一例を示すフロー
チヤートであり、当該サブルーチンは、ラツチＣに残つ
た符号の最終出力を行うルーチンである。

【００４６】図１５において、まずステツプＳ５０１
で、例えば、演算結果（Ｃ＋Ａ−１）と“ＦＦＦＦ００
００”を論理積した結果を、レジスタｔｅｍｐへ格納す
る。すなわち、レジスタｔｅｍｐは、例えば、演算結果
（Ｃ＋Ａ−１）の上位１６ビツトを格納する。続くステ
ツプＳ５０２で、レジスタｔｅｍｐの値とラツチＣの値
を比較する。そして、ｔｅｍｐ＜Ｃの場合にはステツプ
Ｓ５０７に進み、ラツチＣを更新（Ｃ←ｔｅｍｐ＋“８
０００”）してステツプＳ５０５に進む。

【００４７】一方、ステツプＳ５０２でｔｅｍｐ≧Ｃの
場合にはステツプＳ５０４に進み、ラツチＣを更新（Ｃ
←ｔｅｍｐ）してステツプＳ５０５に進む。ステツプＳ
５０５では、カウンタＣＴの値だけラツチＣを左シフト
し、続くステツプＳ５０６でカウンタＣの値を判定す
る。そして、カウンタＣ＞“７ＦＦＦＦＦＦ”の場合に
はステツプＳ５０７へ進み、レジスタＢＵＦＦＥＲの値
に１を加えた値を引数として、図１４に示した出力制御
サブルーチンを実行する。

【００４８】続いて、ステツプＳ５０８でカウンタＳＣ
の値を判定する。そして、ＳＣ＝０の場合はステツプＳ
５１５へ進む。一方、ステツプＳ５０８でＳＣ＞０の場
合にはステツプＳ５０９へ進み、カウンタＳＣをデクリ
メントする。続いてステツプＳ５１０で、例えば“０
０”を引数として出力制御サブルーチンを実行した後、
ステツプＳ５０８へ戻る。すなわち、本実施例は、カウ
ンタＳＣが０に達するまで、ステツプＳ５０８からステ
ツプＳ５１０を繰返す。

【００４９】一方ステツプＳ５０６でＣ≦“７ＦＦＦＦ
ＦＦ”の場合にはステツプＳ５１１に進み、レジスタＢ
ＵＦＦＥＲの値を引数として、出力制御サブルーチンを
実行する。続いてステツプＳ５１２で、カウンタＳＣの
値を判定する。ＳＣ＞０の場合はステツプＳ５１３へ進
み、カウンタＳＣをデクリメントする。続いてステツプ
Ｓ５１４で、例えば“ＦＦ”を引数として出力制御サブ
ルーチンを実行してステツプＳ５１２へ戻る。すなわ
ち、本実施例は、カウンタＳＣが０に達するまで、ステ
ツプＳ５１２からステツプＳ５１４を繰返す。

【００５０】一方、ステツプＳ５１１でＳＣ＝０の場合
にはステツプＳ５１５へ進む。ステツプＳ５１５では、
例えば、ラツチＣのビツト１９からビツト２６までの８
ビツトを引数として、出力制御サブルーチンを実行す
る。そして続いてステツプＳ５１６で、ラツチＣのビツ
ト１１からビツト１８までの８ビツトを引数として、出
力制御サブルーチンを実行する。そして最終符号出力制
御サブルーチンを終了してリターンする。

【００５１】

【他の実施例】なお、以上の説明においては、フローチ
ヤートを使つてソフトウエアで達成した例について説明
したが、専用のハ−ドウエアで実施することも可能であ
る。尚、本発明は、複数の機器から構成されるシステム
に適用しても、１つの機器から成る装置に適用しても良
い。また、本発明はシステムあるいは、装置にプログラ
ムを供給することによつて達成される場合にも適用でき
ることは言うまでもない。

【００５２】

【発明の効果】以上説明した様に本発明では、縮小処理
により縮小１画素を決定した次の処理で、この結果を使
つて一義的予測ができるかの判定情報を複数の画素につ
いて出力することにより、処理スピ−ドの向上、ハ−ド
規模の縮小が可能に成つた。

【図面の簡単な説明】

【図１】本発明に係る一実施例の階層符号化を行なう符
号化装置の基本原理を示すブロツク図である。

【図２】本実施例における階層符号化データを復号処理
する復号化装置の基本原理を示すブロツク図である。

【図３】図１に示す符号器の詳細構成を示すブロツク図
である。

【図４】図３に示す縮小処理部における縮小処理を説明
するための図である。

【図５】図３に示す一義的予測部における一義的予測
（ＤＰ）を説明するための図である。

【図６】本実施例の入力画像を符号化してＤＰ値を決定
する処理を示すフローチヤートである。

【図７】図３の予測符号化部の詳細ブロツク図である。

【図８】図７に示す算術符号器の詳細構成を示す図であ
る。

【図９】本実施例における符号化処理の全体制御を示す
フローチヤートである。

【図１０】本実施例における符号器の初期化制御を示す
フローチヤートである。

【図１１】本実施例における符号化制御を示すフローチ
ヤートである。

【図１２】本実施例におけるＲＥＮＯＲＭＥ制御を示す
フローチヤートである。

【図１３】本実施例におけるバイト出力制御を示すフロ
ーチヤートである。

【図１４】本実施例における出力制御を示すフローチヤ
ートである。

【図１５】最終符号出力（ＦＬＵＳＨ）制御を示すフロ
ーチヤートである。

【図１６】従来の一義的予測処理を示す図である。

【符号の説明】

１００縮小処理部１０１符号器１０２復号器１０３フレ−ムメモリ１０４補間器１１０縮小処理部１１１一義的予測部１１２予測符号化部１１３入力画素ラインバツフアＮ１１４縮小ラインバツフアＭ１１５タイミング調整回路１２０初期化回路１２１予測器１２２予測状態メモリ１２３算術パラメ−タＲＯＭ１２４算術符号器１２５ＵＰＤＡＴＥ器１３０乗算器１３１減算器１３２セレクタ１３３ラツチ１３４比較器１３５乗算器１３６符号出力器１３７加算器１３８ＥＸＯＲ回路２０９セレクタ２１０ビデオメモリ２１１ビデオメモリ２１２プリンタ

Claims

【特許請求の範囲】

【請求項１】画像情報を階層化して符号化する画像符
号化方法であつて、画像情報を決められた規則により縮小する縮小工程と、前記縮小工程による縮小処理により縮小画素の値が決ま
ると、続いて縮小画像を作る規則を使つて一義的に画素
の状態を予測可能な画像を検出する検出工程とを備える
ことを特徴とする画像符号化方法。
【請求項２】画像情報を階層化して符号化する画像符
号化装置であつて、画像情報を決められた規則により縮小する縮小手段と、前記縮小手段による縮小画素の値が決まつた次の処理で
縮小画像を作る規則を使つて一義的に画素の状態を予測
可能な画像を検出する検出手段とを備えることを特徴と
する画像符号化装置。