JPH06178043A - イメージセンサ装置 - Google Patents

Abstract

(57)【要約】 【目的】高Ｓ／Ｎ化が可能で確実にシフト動作を終了さ
せる。 【構成】各チップ内に２つの充電タイミングパルス発生
回路31，32を設け、２相のクロックパルスＣＫ1 ，ＣＫ
2 から半周期タイミングのずれた２つの充電タイミング
パルスＳＡ1 ，2 を作る。１つの充電タイミングパルス
ＳＡ1 は偶数段の充電用ＰＮＰトランジスタ６ｂ，６
ｄ，６ｆのエミッタに共通に接続し、もう１つの充電タ
イミングパルスＳＡ2 は奇数段の充電用ＰＮＰトランジ
スタ６ａ，６ｃ，６ｅのエミッタに共通に接続する。こ
れら充電用ＰＮＰトランジスタ６ａ〜６ｆはサイリスタ
方式の走査回路からの信号および充電用タイミングパル
スＳＡ1 ，2 によってオンオフして各フォトトランジス
タ１ａ〜１ｆに充電電流を流す。また、最終段の段間結
合トランジスタ15ｆのコレクタをその前段の段間結合ト
ランジスタ15ｅのエミッタに接続されているクロックラ
インと接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は原稿情報などを読み取る
密着型のイメージセンサ装置に関する。

【０００２】

【従来の技術】近年、画像処理技術の進歩や画像通信機
器の普及に伴って、高性能で安価なイメージセンサのニ
ーズが高まっている。また、読み取り光学系の小型化の
ために、密着型イメージセンサが開発され実用化されて
いる。この密着型イメージセンサには薄膜型とマルチチ
ップ型とがあり、マルチチップ型の密着型イメージセン
サは、長尺基板上に複数個のセンサチップを直線上に配
列することにより、原稿幅に相当する長尺の読み取り長
を実現している。このセンサチップとしては、ＣＣＤ
型、ＭＯＳ型、バイポーラ型などがあるが、製造コスト
を比較すれば、バイポーライメージセンサがその半導体
プロセス工程の容易さにより最も低コストで製造され
る。

【０００３】従来、この種のイメージセンサの技術とし
ては、たとえば特開平4-29462 号公報に記載されている
ものがあり、以下、図面を参照しながら説明する。図５
は従来のイメージセンサチップの構成を示す回路図であ
る。図５において、光を検知するフォトトランジスタ１
ａ〜１ｅのコレクタはそれぞれ２段のクランプダイオー
ド２ａ〜２ｅをそれぞれ介して、一端が接地された共通
のクランプダイオード３の他端に接続され、また、フォ
トトランジスタ１ａ〜１ｅのエミッタは出力信号ライン
４を介して画像信号出力端子（Ｉｓ端子）５に接続され
ている。このように、各クランプダイオード２ａ〜２ｅ
とクランプダイオード３を直列に接続することにより各
フォトトランジスタ１ａ〜１ｅの充電電圧を3.2 Ｖにク
ランプする。さらに、フォトトランジスタ１ａ〜１ｅの
コレクタはそれぞれ充電用ＰＮＰトランジスタ６ａ〜６
ｅのコレクタにそれぞれ接続され、これら充電用ＰＮＰ
トランジスタ６ａ〜６ｅのエミッタはそれぞれ、ＳＡ端
子７に入力される外部からの充電タイミングパルス（以
下ＳＡパルスという）によって充電用電流を制御する回
路８の出力端に接続されており、充電用ＰＮＰトランジ
スタ６ａ〜６ｅで、後述するシフトレジスタの各段から
の出力信号にそれぞれ従ってフォトトランジスタ１ａ〜
１ｅに充電電流を供給する。

【０００４】また、サイリスタを構成するＰＮＰトラン
ジスタ９ａとＮＰＮトランジスタ10ａ、ＰＮＰトランジ
スタ９ｂとＮＰＮトランジスタ10ｂ、ＰＮＰトランジス
タ９ｃとＮＰＮトランジスタ10ｃ、ＰＮＰトランジスタ
９ｄとＮＰＮトランジスタ10ｄ、ＰＮＰトランジスタ９
ｅとＮＰＮトランジスタ10ｅはそれぞれベースとコレク
タが相互に接続されている。これらＰＮＰトランジスタ
９ａ〜９ｅのエミッタは、共通アノードライン制御抵抗
である抵抗11さらに電源ライン12を介して、電源Ｖｃｃ
が接続される電源端子13に接続されており、抵抗11はサ
イリスタの共通アノードの電位を制御する。また、この
電源端子13は抵抗14ａ〜14ｅをそれぞれ介してＰＮＰト
ランジスタ９ａ〜９ｅのベースにそれぞれ接続するとと
もに、ＮＰＮトランジスタ10ａ〜10ｅのコレクタにそれ
ぞれ接続している。

【０００５】さらに、これらＰＮＰトランジスタ９ａ〜
９ｅとＮＰＮトランジスタ10ａ〜10ｅからなる各サイリ
スタを段間結合トランジスタ15ａ〜15ｅで直列に接続す
ることによりシフトレジスタ16が構成され、これら段間
結合トランジスタ15ａ〜15ｅは、本段のサイリスタの状
態を次段のサイリスタに伝達する。これらＮＰＮトラン
ジスタ10ａのベースにベースが共通接続される出力トラ
ンジスタ17ａはサイリスタの導通状態を検知する。他の
ＮＰＮトランジスタ10ｂ〜10ｅのベースにそれぞれベー
スがそれぞれ共通接続される出力トランジスタ16ｂ〜16
ｅについても同様である。これら出力トランジスタ17ａ
〜17ｅのコレクタのそれぞれは、抵抗18ａ〜18ｅをそれ
ぞれ介して充電用ＰＮＰトランジスタ６ａ〜６ｅのベー
スにそれぞれ接続されるとともに抵抗19ａ〜19ｅのそれ
ぞれを介して電源端子13に接続されている。また、偶数
段目の出力トランジスタ17ｂ，17ｄのエミッタはクロッ
クパルス入力端子20に接続され、また、奇数段目の出力
トランジスタ17ａ，17ｃ，17ｅのエミッタはクロックパ
ルス入力端子21に接続されている。

【０００６】さらに、これらクロックパルス入力端子2
0，21にはそれぞれ互いに逆位相のパルスが入力する。
また、ＥＸＰ端子22とＳＩ端子23は複数個のセンサチッ
プを直列に動作させる場合に前段チップのＥＸＰ端子22
と後段チップのＳＩ端子23を接続している。

【０００７】したがって、センサチップは、フォトトラ
ンジスタアレイ１ａ〜１ｅと、ＰＮＰトランジスタ９ａ
〜９ｅとＮＰＮトランジスタ10ａ〜10ｅからなるサイリ
スタを段間結合トランジスタ15ａ〜15ｅで直列に接続す
ることにより構成したシフトレジスタと、サイリスタの
導通状態を検知する出力トランジスタ17ａ〜18ｅと、こ
れら出力トランジスタ17ａ〜17ｅからの電流によってフ
ォトトランジスタ１ａ〜１ｅへの充電電流を制御する充
電用ＰＮＰトランジスタ６ａ〜６ｅと、外部からのＳＡ
パルスによって充電用電流を制御する回路８などから構
成されている。

【０００８】ここで、密着型イメージセンサは、図６に
示すように、上記センサチップを、回路を形成した長尺
基板上に直線状に実装することにより作成される。ＳＡ
パルスは外部回路によって発生させて各センサチップに
印加している。図７のタイミングチャートに示すように
ＳＡパルスはクロックの２倍の周波数であり、立ち上が
りのタイミングがクロックパルスＣＫ1 ，ＣＫ2 の立ち
上がりタイミングよりも遅れている。これによりクロッ
クパルスＣＫ1 ，ＣＫ2 の立ち上がり時に生じるノイ
ズ、特にチップ間での固定パターンノイズを低減するこ
とが可能となるため、マルチチップ構成の密着型イメー
ジセンサにおいて、ＳＡパルスは必要不可欠なものであ
る。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、イメージセンサを駆動するためのＳＡパ
ルスによるスパイクノイズが出力信号ラインに生じると
いう問題を有していた。特に、多チップ接続をする場合
には、センサチップ外の配線が長くなるため、ＳＡパル
スラインと出力信号ラインとの間の容量カップリングも
大きくなり、この問題はより厳しくなる。また、ＳＡパ
ルスを発生させるための駆動回路も複雑であり、コスト
高につながっていた。さらに、このイメージセンサチッ
プを密着型として画像を読み取る場合、１つのセンサチ
ップの読み取り長が16ｍｍとすれば、Ａ４サイズの原稿
の密着読み取りの場合には14個のチップを直列に接続す
る必要がある。こういった長尺センサの場合に、センサ
チップにおけるシフトレジスタのキャリーパルス端子
（ＥＸＰ端子）は次段のセンサチップのシフトレジスタ
のシリアルイン端子（ＳＩ端子）に接続することになる
が、最終段のセンサチップのＥＸＰ端子に関しては接続
先がないため、最終段のサイリスタがオフ状態になら
ず、最終段のサイリスタのカソードに接続されているク
ロックパルスが”Ｌ”レベルになる度毎に、常に最終ド
ットをアクセスするという問題を有していた。

【００１０】本発明は上記従来の問題を解決するもの
で、外部配線による充電タイミングパルスのスパイクノ
イズを大幅に低減するとともに、確実にシフト動作を終
了させることができるイメージセンサ装置を提供するこ
とを目的とする。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に本発明のイメージセンサ装置は、光を検知するフォト
トランジスタのアレイと、各段がＰＮＰトランジスタと
ＮＰＮトランジスタの結合によって形成されたサイリス
タおよび、これら各段のサイリスタを互いに結合する段
間結合トランジスタからなるシフトレジスタと、充電タ
イミングパルスを発生させる充電タイミングパルス発生
回路と、前記シフトレジスタの各段からの出力に基づい
て、前記フォトトランジスタアレイを構成する各フォト
トランジスタに前記充電タイミングパルスによる充電電
流を供給する充電用ＰＮＰトランジスタとを備えたもの
である。

【００１２】また、本発明のイメージセンサ装置におけ
る充電タイミングパルス発生回路は、高入力インピーダ
ンスのエミッタフォロワ回路と、前記エミッタフォロワ
回路の出力波形の変化速度を遅延させるパルス遅延用コ
レクタ出力回路と、前記パルス遅延用コレクタ出力回路
の出力が所定値に変化するまでの時間分だけ出力波形の
変化のタイミングを遅延させる非反転トーテムポール型
回路とを備えたものである。

【００１３】さらに、本発明のイメージセンサ装置は、
光を検知するフォトトランジスタのアレイと、前記フォ
トトランジスタアレイを構成する各フォトトランジスタ
に充電電流を供給する充電用トランジスタと、各段がＰ
ＮＰトランジスタとＮＰＮトランジスタとの結合によっ
て形成されたサイリスタを互いに結合する段間結合トラ
ンジスタからなるシフトレジスタとを有するイメージセ
ンサ装置であって、前記シフトレジスタにおける最終段
の段間結合トランジスタのコレクタをその前段の段間結
合トランジスタのエミッタに接続されているクロックラ
インと接続する構成としたものである。

【００１４】

【作用】上記構成により、センサチップ内部でクロック
パルスから充電タイミングパルスを発生させるので、充
電タイミングパルスを発生させる駆動回路および、長尺
基板上での充電タイミングパルスラインを必要とせず、
従来存在していた充電タイミングパルスによるスパイク
ノイズは大幅に低減されて高Ｓ／Ｎ化が図られる。ま
た、最終段の段間結合トランジスタのコレクタをその前
段の段間結合トランジスタのエミッタに接続されている
クロックラインと接続したので、最終チップの最終サイ
リスタがオンするタイミングでは最終の段間結合ＮＰＮ
トランジスタのコレクタは”Ｈ ”レベルであり通常の
シフト動作をし、次に、クロックが反転すると最終の段
間結合ＮＰＮトランジスタのコレクタは”Ｌ ”レベル
となり、従来誤動作の原因となっていた最終サイリスタ
のＰゲート（ＮＰＮトランジスタの共通ベース領域ある
いはＰＮＰトランジスタのコレクタ領域）の残留電荷を
走査終了後ＥＸＰ端子から一方のクロックラインへ引き
抜くことができる。すなわち次にクロックが反転しても
最終のサイリスタのＰゲート（ＮＰＮトランジスタの共
通ベース領域あるいはＰＮＰトランジスタのコレクタ領
域）の電位が低いので、最終のサイリスタは再びオンせ
ず、シフトレジスタの誤動作が確実に防止される。

【００１５】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。なお、従来例と同一の作用効果を奏
するものには同一の符号を付してその説明を省略する。

【００１６】図１は本発明の一実施例におけるイメージ
センサチップの回路図である。図１において、図５の従
来例と異なるのは、従来あった充電タイミングパルス入
力回路８、出力トランジスタ17ａ〜17ｅおよび出力抵抗
18ａ〜18ｂ，19ａ〜19ｅを除去し、２つの充電タイミン
グパルス発生回路31，32を設け、充電用ＰＮＰトランジ
スタ６ａ〜６ｆのエミッタラインを偶数番目のエミッタ
ラインと奇数番目のエミッタラインの２本に分割し、偶
数番目のエミッタラインに充電タイミングパルス発生回
路31の出力端を接続し、また、奇数番目のエミッタライ
ンに充電タイミングパルス発生回路32の出力端を接続し
ている。また、充電タイミングパルス発生回路31の入力
端は、偶数段目のＮＰＮトランジスタ10ａ〜10ｆおよび
段間結合トランジスタ15ａ〜15ｆのエミッタに接続され
るクロックパルス入力端子21に接続され、また、充電タ
イミングパルス発生回路32の入力端は、奇数段目のＮＰ
Ｎトランジスタ10ａ〜10ｆおよび段間結合トランジスタ
15ａ〜15ｆのエミッタに接続されるクロックパルス入力
端子20に接続されている。

【００１７】また、電源端子13は充電タイミングパルス
発生回路31，32に接続され、また、電源端子13は抵抗33
ａ〜33ｆをそれぞれ介して、充電用ＰＮＰトランジスタ
６ａ〜６ｆのベースにそれぞれ接続されるとともに、抵
抗34ａ〜34ｆをそれぞれ介してＰＮＰトランジスタ９ａ
〜９ｆのそれぞれのベースとＮＰＮトランジスタ10ａ〜
10ｆのそれぞれのコレクタに接続されている。フォトト
ランジスタ１ａ〜１ｆの充電電圧を約3.2 Ｖにクランプ
するため、充電用ＰＮＰトランジスタ６ａ〜６ｆのベー
スにセンタータップ回路を使用し、充電用ＰＮＰトラン
ジスタ６ａ〜６ｆのベース電位がコレクタ電位よりも低
くなることを防止する回路構成としている。

【００１８】以上のように構成されたイメージセンサ装
置について、以下、その動作を説明する。まず、図２に
示すように、シリアルイン信号ＳＩとクロック信号ＣＫ
２，ＣＫ１が、それぞれの端子23，20，21に入力される
とシフト動作が始まる。それと同時に充電タイミングパ
ルス発生回路31，32から２つの充電タイミングパルスＳ
Ａ1 ，ＳＡ2 がそれぞれ偶数番目の充電用ＰＮＰトラン
ジスタ６ｂ，６ｄ，６ｆのエミッタラインと奇数番目の
充電用ＰＮＰトランジスタ６ａ，６ｃ，６ｅのエミッタ
ラインとに出力される。そして、初段のサイリスタを構
成するＰＮＰトランジスタ９ａのベース電位とクロック
信号ＣＫ２のレベルが”Ｌ ”レベルになると、サイリ
スタを構成するＮＰＮトランジスタ９ａ，段間結合ＮＰ
Ｎトランジスタ15ａがオンする。このとき、プルアップ
抵抗33ａ，34ａに電流が流れて、充電用ＰＮＰトランジ
スタ６ａ，６ｂのベース電位が下がる。しかし、このと
き、充電タイミングパルスＳＡ1 の電位は”Ｌ ”レベ
ルであるため充電用ＰＮＰトランジスタ６ｂはオンしな
い。

【００１９】一方、充電タイミングパルスＳＡ2 の電位
は充電タイミングパルス発生回路32の作用によりクロッ
ク信号ＣＫ2 が”Ｌ ”レベルになった後、しばらくし
てから”Ｌ ”レベルから”Ｈ ”レベルになる。この
とき、充電用ＰＮＰトランジスタ６ａはオンしてフォト
トランジスタ１ａを充電する。さらに、このとき、次段
のサイリスタを構成するＰＮＰトランジスタ９ｂのベー
ス電位が”Ｌ ”レベルとなっているため、以降、クロ
ックが反転すると次段のサイリスタを構成するＰＮＰト
ランジスタ９ｂとサイリスタを構成するＮＰＮトランジ
スタ10ｂ、そして、段間結合ＮＰＮトランジスタ15ｂが
オンし、プルアップ抵抗33ｂ，34ｂ，33ｃ，34ｃに電流
が流れて、充電用ＰＮＰトランジスタ６ｂ，６ｃのベー
ス電位が下がる。そして、先程とは逆に今回は充電タイ
ミングパルスＳＡ2 のレベルが”Ｌ ”レベルであり、
充電タイミングパルスＳＡ1 の電位は充電用タイミング
パルス発生回路31の作用によりクロック信号ＣＫ1 が”
Ｌ ”レベルになった後、しばらくしてから”Ｌ ”レ
ベルから”Ｈ ”レベルとなる。このとき、充電用ＰＮ
Ｐトランジスタ６ｂはオンしてフォトトランジスタ１ｂ
を充電する。以降、同様にして順次フォトトランジスタ
１ｃ、・・・、１ｆを充電していき、その充電電流が画
像出力信号Ｉｓとして出力端子５から読み出される。

【００２０】図３のａ，ｂは図１における充電タイミン
グパルス発生回路31，32の回路図とそのタイミングチャ
ートである。図３のａにおいて、初段にエミッタフォロ
ワ回路41を設け、このエミッタフォロワ回路41には電源
端子42、クロック入力端子43、接地端子44が接続されて
いる。このエミッタフォロワ回路41が接続されるコレク
タ出力回路45は波形を反転させて波形の変化速度を遅ら
せるための回路である。さらに、このコレクタ出力回路
45が接続される非反転のトーテムポール型回路46は、コ
レクタ出力回路45の出力が所定値に変化するまでの時間
分だけ出力波形の変化のタイミングを遅延させる。この
トーテムポール型回路46に接続された出力端子47から充
電タイミングパルスＳＡが出力される。このように、直
列接続されたこれらの回路はすべてバイポーラＩＣプロ
セスで作成することができるため、イメージセンサへ適
用するに当たりより好都合である。

【００２１】上記構成により、以下、その動作を図３の
ｂに示すタイミングチャートとともに説明する。まず、
初段のエミッタフォロワ回路41は入力インピーダンスを
高くしてクロックの負荷を軽減する働きを担っている。
このエミッタフォロワ回路41の出力端子Ａの電位は、ほ
ぼ入力クロック波形と同じであるが、”Ｈ ”レベルの
電位がトランジスタのＶbe分（約0.7 Ｖ）だけ下がって
いる。次に、次段のコレクタ出力回路45によって波形を
反転させるが、一般にトランジスタのコレクタに付随す
る容量は大きいので、コレクタ出力回路45の出力端子Ｂ
の電位は比較的速く立ち下がるが、立ち上がりはコレク
タに付随する容量とコレクタ・電源間の抵抗Ｒc の時定
数分だけ遅くなる。すなわち、このコレクタ出力回路45
によって波形の立ち上がり速度を遅らせている。

【００２２】さらに、非反転のトーテムポール型回路46
は入力電圧が初段のＮＰＮトランジスタがオンする電圧
（約0.7 Ｖ）を越えると”Ｈ ”レベルを出力し、それ
以下の入力電圧では”Ｌ ”レベルを出力する。また、
この回路は入出力応答が速いため、波形のなまりなどが
少なく波形整形の役割も担うことができる。したがっ
て、コレクタ出力回路45の出力端子Ｂにおける電位が非
反転のトーテムポール型回路46の入力閾値電圧（0.7
Ｖ）を越えるまでは出力値は”Ｌ ”レベルを維持して
いるが、入力閾値電圧を越えると出力値は”Ｈ ”レベ
ルへ高速で立ち上がる。つまり、出力端子Ｂの電位が非
反転のトーテムポール型回路23の入力閾値電圧（0.7
Ｖ）に立ち上がるまでの時間分だけ出力波形の立ち上が
りタイミングを遅らせることができる。その結果、図３
のｂのタイミングチャートに示すように最終出力波形で
ある充電タイミングパルスＳＡは入力波形であるクロッ
クＣＫ_INを反転し、且つ立ち上がりタイミングが遅れた
波形となる。

【００２３】次に、本発明のイメージセンサチップを直
列接続した長尺イメージセンサ装置の実施例について説
明する。図４は図１のイメージセンサチップを複数個直
列接続した長尺イメージセンサ装置の構成図である。図
４において、このイメージセンサチップを直列接続する
ために前段のセンサチップのＥＸＰ端子22と後段のセン
サチップのＳＩ端子23を接続し、これによってチップ間
においても正常なシフト動作をする。しかしながら、最
終のセンサチップは接続すべき次のセンサチップのＳＩ
端子23が存在しないため最終のサイリスタを構成するＮ
ＰＮトランジスタ10ｆ、段間結合トランジスタ15ｆの共
通ベースに電荷が残り、オフ状態に戻らないという問題
を有していた。この長尺イメージセンサ装置ではこの問
題を解決するために、最終のセンサチップのＥＸＰ端子
を一方のクロックライン、この場合、入力クロック端子
20側のクロックラインに接続した。

【００２４】上記構成により、以下、その動作原理につ
いて図１を用いて説明する。図１において、最終のサイ
リスタがオンしている状態（クロックＣＫ1 が”Ｌ ”
レベル）からクロックが反転するとＥＸＰ端子22が開放
状態であれば、２つのＮＰＮトランジスタ10ｆ，15ｆの
共通ベース電位はベース・エミッタ間の容量結合によ
り”Ｈ ”レベルとなり、次にクロックが反転すると再
び２つのＮＰＮトランジスタ10ｆ，15ｆおよびＰＮＰト
ランジスタ９ｆがオンする。その結果、クロックＣＫ1
が”Ｌ ”レベルとなる度毎に最終のサイリスタがオン
することになる。ＥＸＰ端子22にクロックＣＫ2 を接続
するとクロックＣＫ1 が”Ｌ ”レベルから”Ｈ ”レ
ベルへ反転したときにも、ＥＸＰ端子22の電位は”Ｌ
”レベルにクランプされるので、２つのＮＰＮトラン
ジスタ10ｆ，15ｆの共通ベースの電荷がＥＸＰ端子22か
ら掃き出され、２つのＮＰＮトランジスタ10ｆ，15ｆの
共通ベース電位は”Ｌ ”レベルとなる。この結果、次
にクロックが反転しても最終のサイリスタは再びオンせ
ず、シフトレジスタの誤動作を防止する。

【００２５】したがって、センサチップ内に充電タイミ
ングパルス発生回路31，32を内蔵することにより、図４
に示すように、長尺基板上に充電タイミングパルスライ
ンを必要とせず、センサチップ外の配線による出力ライ
ンと充電タイミングパルスラインの容量カップリングを
除去することが可能になる。その結果、外部配線による
充電タイミングパルスのスパイクノイズを大幅に低減す
ることができ、駆動回路も簡略化できる。さらに回路素
子数も少なく、従来存在していた充電タイミングパルス
入力用の接続パッドも除去することができる。さらに、
長尺イメージセンサにおいては最終のセンサチップのＥ
ＸＰ端子を一方のクロックラインと接続することにより
確実にシフト動作を終了させることができる。

【００２６】

【発明の効果】以上のように本発明によれば、チップ内
に充電タイミングパルス発生回路を内蔵することにより
外部配線による充電タイミングパルスのスパイクノイズ
を大幅に低減することができて駆動回路も簡略化するこ
とができる。さらに、回路素子数も少なく、従来存在し
ていた充電タイミングパルス入力用の接続パッドも除去
することができるためコスト的にも有利である。また、
最終段の段間結合トランジスタのコレクタをその前段の
段間結合トランジスタのエミッタに接続されているクロ
ックラインと接続することにより確実にシフト動作を終
了させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるイメージセンサチッ
プの構成を示す回路図

【図２】図１のイメージセンサチップにおけるタイミン
グチャート

【図３】図１における充電タイミングパルス発生回路3
1，32の回路図とそのタイミングチャート

【図４】図１のイメージセンサチップを直列接続した長
尺イメージセンサの構成図

【図５】従来のイメージセンサチップの構成を示す回路
図

【図６】図５のイメージセンサチップを複数接続した長
尺イメージセンサ装置の構成図

【図７】従来のイメージセンサチップにおけるタイミン
グチャート図

【符号の説明】

１ａ〜１ｆ フォトトランジスタ ６ａ〜６ｆ 充電用ＰＮＰトランジスタ ９ａ〜９ｆ ＰＮＰトランジスタ 10ａ〜10ｆ ＮＰＮトランジスタ 15ａ〜15ｆ 段間結合ＮＰＮトランジスタ 22 ＥＸＰ端子 31，32 充電タイミングパルス発生回路 41 エミッタフォロワ回路 45 コレクタ出力回路 46 非反転トーテムポール型回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】光を検知するフォトトランジスタのアレイ
   と、各段がＰＮＰトランジスタとＮＰＮトランジスタの
   結合によって形成されたサイリスタおよび、これら各段
   のサイリスタを互いに結合する段間結合トランジスタか
   らなるシフトレジスタと、充電タイミングパルスを発生
   させる充電タイミングパルス発生回路と、前記シフトレ
   ジスタの各段からの出力に基づいて、前記フォトトラン
   ジスタアレイを構成する各フォトトランジスタに前記充
   電タイミングパルスによる充電電流を供給する充電用Ｐ
   ＮＰトランジスタとを備えたイメージセンサ装置。
2. 【請求項２】充電タイミングパルス発生回路は、高入力
   インピーダンスのエミッタフォロワ回路と、前記エミッ
   タフォロワ回路の出力波形の変化速度を遅延させるパル
   ス遅延用コレクタ出力回路と、前記パルス遅延用コレク
   タ出力回路の出力が所定値に変化するまでの時間分だけ
   出力波形の変化のタイミングを遅延させる非反転トーテ
   ムポール型回路とを備えた請求項１記載のイメージセン
   サ装置。
3. 【請求項３】光を検知するフォトトランジスタのアレイ
   と、前記フォトトランジスタアレイを構成する各フォト
   トランジスタに充電電流を供給する充電用トランジスタ
   と、各段がＰＮＰトランジスタとＮＰＮトランジスタと
   の結合によって形成されたサイリスタを互いに結合する
   段間結合トランジスタからなるシフトレジスタとを有す
   るイメージセンサ装置であって、前記シフトレジスタに
   おける最終段の段間結合トランジスタのコレクタをその
   前段の段間結合トランジスタのエミッタに接続されてい
   るクロックラインと接続する構成としたイメージセンサ
   装置。