JPH06177918A - 変調装置 - Google Patents
変調装置Info
- Publication number
- JPH06177918A JPH06177918A JP4350836A JP35083692A JPH06177918A JP H06177918 A JPH06177918 A JP H06177918A JP 4350836 A JP4350836 A JP 4350836A JP 35083692 A JP35083692 A JP 35083692A JP H06177918 A JPH06177918 A JP H06177918A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- transmission
- calculating
- function value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 ＤＳＰもしくはその他のマイクロプロセッサ
によって実現されるＱＡＭ（ＰＳＫ）モデムにおいて、
変調部とＤＴＭＦ送信部の間に生じている冗長性を排除
することを目的とする。 【構成】 送信ベースバンド信号と、ＲＡＭ上の複素定
数を選択するスイッチと、２系統の位相を計算する２つ
の位相累算器と、これらの位相に対して、余弦関数値と
正弦関数値を計算する余弦関数演算器および正弦関数演
算器と、スイッチの選択した信号の実部に余弦関数値を
乗じて第１の被変調信号を得る乗算器と、スイッチの選
択した信号の虚部に正弦関数値を乗じて第２の被変調信
号を得る乗算器と、第１の被変調信号から第２の被変調
信号を減じて送信ディジタル信号を得る減算器とを設け
た。
によって実現されるＱＡＭ（ＰＳＫ）モデムにおいて、
変調部とＤＴＭＦ送信部の間に生じている冗長性を排除
することを目的とする。 【構成】 送信ベースバンド信号と、ＲＡＭ上の複素定
数を選択するスイッチと、２系統の位相を計算する２つ
の位相累算器と、これらの位相に対して、余弦関数値と
正弦関数値を計算する余弦関数演算器および正弦関数演
算器と、スイッチの選択した信号の実部に余弦関数値を
乗じて第１の被変調信号を得る乗算器と、スイッチの選
択した信号の虚部に正弦関数値を乗じて第２の被変調信
号を得る乗算器と、第１の被変調信号から第２の被変調
信号を減じて送信ディジタル信号を得る減算器とを設け
た。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルシグナルプ
ロセッサまたはその他のマイクロプロセッサを用いた変
調装置に関する。
ロセッサまたはその他のマイクロプロセッサを用いた変
調装置に関する。
【０００２】
【従来の技術】近年の半導体技術の進歩により、マイク
ロプロセッサの処理能力は非常に向上している。そのた
め、従来は、アナログ回路やハードウェアのディジタル
信号処理回路で行われていた通信、音声、画像等の処理
を、ソフトウェアで実時間処理することが可能となって
いる。
ロプロセッサの処理能力は非常に向上している。そのた
め、従来は、アナログ回路やハードウェアのディジタル
信号処理回路で行われていた通信、音声、画像等の処理
を、ソフトウェアで実時間処理することが可能となって
いる。
【０００３】また、マイクロプロセッサの中でも、ディ
ジタル信号処理用に特化するために、積和演算処理に適
したアーキテクチャを有し、命令ＲＯＭ、データＲＯ
Ｍ、ＲＡＭおよび演算部を１チップ上に搭載して高速化
されているものは、ディジタルシグナルプロセッサ（以
下、ＤＳＰという）と呼ばれる。
ジタル信号処理用に特化するために、積和演算処理に適
したアーキテクチャを有し、命令ＲＯＭ、データＲＯ
Ｍ、ＲＡＭおよび演算部を１チップ上に搭載して高速化
されているものは、ディジタルシグナルプロセッサ（以
下、ＤＳＰという）と呼ばれる。
【０００４】最近では、ＤＳＰは安価に入手できるの
で、ＤＳＰを用いてソフトウェアでディジタル信号処理
を行うことは普通のことになっている。
で、ＤＳＰを用いてソフトウェアでディジタル信号処理
を行うことは普通のことになっている。
【０００５】アナログ信号処理に対するディジタル信号
処理の利点としては、ノイズの影響をほとんど受けな
い、回路特性が構成素子の物理特性に直接的に依存し
ないので、生産時の調整が不要で経年変化しない、とい
うことが挙げられる。
処理の利点としては、ノイズの影響をほとんど受けな
い、回路特性が構成素子の物理特性に直接的に依存し
ないので、生産時の調整が不要で経年変化しない、とい
うことが挙げられる。
【０００６】また、ディジタル信号処理をソフトウェア
で実現する利点としては、デバッグや設計変更が容易
である、ソフトウェアで回路特性を変更することがで
きる、簡単に複数の機能が得られる、適応的な信号
処理に適している、ということが挙げられる。
で実現する利点としては、デバッグや設計変更が容易
である、ソフトウェアで回路特性を変更することがで
きる、簡単に複数の機能が得られる、適応的な信号
処理に適している、ということが挙げられる。
【０００７】ところで、ＤＳＰの典型的な応用製品に、
モデム（変復調装置）がある。その中でも、ファクシミ
リ用モデムは、通常複数のモードをもっているので、Ｄ
ＳＰの利点を最大限に生かした応用製品であると言うこ
とができる。
モデム（変復調装置）がある。その中でも、ファクシミ
リ用モデムは、通常複数のモードをもっているので、Ｄ
ＳＰの利点を最大限に生かした応用製品であると言うこ
とができる。
【０００８】図２は、従来のファクシミリ用モデム（以
下、単にモデムという）における変調部とＤＴＭＦ送信
部の構成を示すブロック図である。
下、単にモデムという）における変調部とＤＴＭＦ送信
部の構成を示すブロック図である。
【０００９】同図において、ＤＳＰ１０内の信号処理回
路は、全てソフトウェアによって実現されるものであ
る。また、Ｄ／Ａ変換器１１１は、ＤＳＰ１０の出力し
た送信ディジタル信号Ｓ（ｔ）をアナログ信号に変換す
るものである。ローパスフィルタ（ＬＰＦ）１１２は、
回線に不要高周波成分が出力されるのを防ぐため、Ｄ／
Ａ変換器１１１の出力信号の低域のみを通過させるもの
である。
路は、全てソフトウェアによって実現されるものであ
る。また、Ｄ／Ａ変換器１１１は、ＤＳＰ１０の出力し
た送信ディジタル信号Ｓ（ｔ）をアナログ信号に変換す
るものである。ローパスフィルタ（ＬＰＦ）１１２は、
回線に不要高周波成分が出力されるのを防ぐため、Ｄ／
Ａ変換器１１１の出力信号の低域のみを通過させるもの
である。
【００１０】次に、ＤＳＰ１０の信号処理のうち、変調
部について説明する。
部について説明する。
【００１１】送信データは、スクランブラ１１、差動符
号器１２、送信フィルタ１３および１３’で、ＣＣＩＴ
Ｔ勧告Ｖ．２９／Ｖ．２７ｔｅｒに基づいて処理され、
送信ベースバンド信号ａ（ｔ）＋ｊｂ（ｔ）（複素数）
となる。ただし、ｔ＝ｎＴs（ｎは整数、Ｔs はサンプ
ル間隔）である。
号器１２、送信フィルタ１３および１３’で、ＣＣＩＴ
Ｔ勧告Ｖ．２９／Ｖ．２７ｔｅｒに基づいて処理され、
送信ベースバンド信号ａ（ｔ）＋ｊｂ（ｔ）（複素数）
となる。ただし、ｔ＝ｎＴs（ｎは整数、Ｔs はサンプ
ル間隔）である。
【００１２】位相累算器１９”では、漸化式、 ψ0 （（ｎ＋１）Ｔs ）＝［ψ0 （ｎＴs ）＋２πｆc Ｔs ］（ｍｏｄ２π） ψ0 （０）＝０ に従って、キャリア位相ψ0 （ｔ）を計算する。
【００１３】ただし、ｆc は、キャリア周波数である。
【００１４】上式より、時刻ｔ＝ｎＴs におけるキャリ
ア位相は、次のようになる。 ψ0 （ｔ）＝ψ0 （ｎＴs ）＝２πｆc ・ｎＴs ＝２πｆc ・ｔ 余弦関数演算器１７、正弦関数演算器１８”では、キャ
リア位相ψ0 （ｔ）＝２πｆc ｔから、それぞれｃｏｓ
（２πｆc ｔ）、ｓｉｎ（２πｆc ｔ）を計算する。
ア位相は、次のようになる。 ψ0 （ｔ）＝ψ0 （ｎＴs ）＝２πｆc ・ｎＴs ＝２πｆc ・ｔ 余弦関数演算器１７、正弦関数演算器１８”では、キャ
リア位相ψ0 （ｔ）＝２πｆc ｔから、それぞれｃｏｓ
（２πｆc ｔ）、ｓｉｎ（２πｆc ｔ）を計算する。
【００１５】さらに、乗算器１６、１６’と減算器１１
０とを組み合わせることにより、以下のような送信パス
バンド信号を計算する。
０とを組み合わせることにより、以下のような送信パス
バンド信号を計算する。
【００１６】 Ｓ1 （ｔ）＝ａ（ｔ）ｃｏｓ（２πｆc ｔ）−ｂ（ｔ）ｓｉｎ（２πｆc ｔ） ＝Ｒｅ｛（ａ（ｔ）＋ｊｂ（ｔ））ｅｘｐ［ｊ２πｆc ｔ］｝ 次に、ＤＴＭＦ送信部について説明する。
【００１７】位相累算器１９、１９’では、それぞれ漸
化式 ψ1 （（ｎ＋１）Ｔs ）＝［ψ1 （ｎＴs ）＋２πｆ1 Ｔs ］（ｍｏｄ２π） ψ1 （０）＝０ ψ2 （（ｎ＋１）Ｔs ）＝［ψ2 （ｎＴs ）＋２πｆ2 Ｔs ］（ｍｏｄ２π） ψ2 （０）＝０ に従って、２つの正弦波の位相ψ1 （ｔ）、ψ2 （ｔ）
を計算する。
化式 ψ1 （（ｎ＋１）Ｔs ）＝［ψ1 （ｎＴs ）＋２πｆ1 Ｔs ］（ｍｏｄ２π） ψ1 （０）＝０ ψ2 （（ｎ＋１）Ｔs ）＝［ψ2 （ｎＴs ）＋２πｆ2 Ｔs ］（ｍｏｄ２π） ψ2 （０）＝０ に従って、２つの正弦波の位相ψ1 （ｔ）、ψ2 （ｔ）
を計算する。
【００１８】ただし、ｆ1 、ｆ2 は、それぞれの正弦波
の周波数である。
の周波数である。
【００１９】上式より、時刻ｔ＝ｎＴs におけるψ1
（ｔ）、ψ2 （ｔ）は、 ψ1 （ｔ）＝２πｆ1 ｔ ψ2 （ｔ）＝２πｆ2 ｔ となる。
（ｔ）、ψ2 （ｔ）は、 ψ1 （ｔ）＝２πｆ1 ｔ ψ2 （ｔ）＝２πｆ2 ｔ となる。
【００２０】正弦演算器１８、１８’では、ψ1
（ｔ）、ψ2 （ｔ）からそれぞれｓｉｎ（２πｆ1
ｔ）、ｓｉｎ（２πｆ2 ｔ）を計算する。
（ｔ）、ψ2 （ｔ）からそれぞれｓｉｎ（２πｆ1
ｔ）、ｓｉｎ（２πｆ2 ｔ）を計算する。
【００２１】さらに、乗算器１６”、１６''' では、上
の２つの正弦波に振幅値Ａ1 、Ａ2を乗じ、加算器１１
３で、その結果を加算し、ＤＴＭＦ信号 Ｓ2 （ｔ）＝Ａ1 ｓｉｎ（２πｆ1 ｔ）＋Ａ2 ｓｉｎ（２πｆ2 ｔ） を得る。
の２つの正弦波に振幅値Ａ1 、Ａ2を乗じ、加算器１１
３で、その結果を加算し、ＤＴＭＦ信号 Ｓ2 （ｔ）＝Ａ1 ｓｉｎ（２πｆ1 ｔ）＋Ａ2 ｓｉｎ（２πｆ2 ｔ） を得る。
【００２２】スイッチ２０は、送信モードに応じて出力
する信号を選択するためのものである。
する信号を選択するためのものである。
【００２３】
【発明が解決しようとする課題】しかしながら、上記従
来例において、位相累算器１９、１９’、１９”は、同
様な動作をするにもかかわらず、独立な回路を用いてい
るため、処理に冗長性が生じる欠点があった。
来例において、位相累算器１９、１９’、１９”は、同
様な動作をするにもかかわらず、独立な回路を用いてい
るため、処理に冗長性が生じる欠点があった。
【００２４】先に述べたように、ＤＳＰでは１チップ上
に命令ＲＯＭ、データＲＯＭ、ＲＡＭを搭載している。
処理の冗長性は、直ちに使用するＲＯＭ、ＲＡＭのワー
ド数の増加につながる。そして、その結果、ＤＳＰのチ
ップ面積が増大し、ひいてはコスト増を招くという問題
があった。
に命令ＲＯＭ、データＲＯＭ、ＲＡＭを搭載している。
処理の冗長性は、直ちに使用するＲＯＭ、ＲＡＭのワー
ド数の増加につながる。そして、その結果、ＤＳＰのチ
ップ面積が増大し、ひいてはコスト増を招くという問題
があった。
【００２５】本発明は、変調部とＤＴＭＦ送信部の間に
生じている冗長性を排除することができる変調装置を提
供することを目的とする。
生じている冗長性を排除することができる変調装置を提
供することを目的とする。
【００２６】
【課題を解決するための手段】本発明は、ＤＳＰもしく
はその他のマイクロプロセッサによって実現されるＱＡ
Ｍ（ＰＳＫ）モデムにおいて、送信ベースバンド信号
と、ＲＡＭ上の複素定数を選択するスイッチと、２系統
の位相を計算する２つの位相累算器と、これらの位相に
対して、余弦関数値と正弦関数値を計算する余弦関数演
算器および正弦関数演算器と、スイッチの選択した信号
の実部に余弦関数値を乗じて第１の被変調信号を得る乗
算器と、スイッチの選択した信号の虚部に正弦関数値を
乗じて第２の被変調信号を得る乗算器と、第１の被変調
信号から第２の被変調信号を減じて送信ディジタル信号
を得る減算器とを設けることにより、ＱＡＭもしくはＰ
ＳＫ変調部とＤＴＭＦ送信部の回路を共有化したもので
ある。
はその他のマイクロプロセッサによって実現されるＱＡ
Ｍ（ＰＳＫ）モデムにおいて、送信ベースバンド信号
と、ＲＡＭ上の複素定数を選択するスイッチと、２系統
の位相を計算する２つの位相累算器と、これらの位相に
対して、余弦関数値と正弦関数値を計算する余弦関数演
算器および正弦関数演算器と、スイッチの選択した信号
の実部に余弦関数値を乗じて第１の被変調信号を得る乗
算器と、スイッチの選択した信号の虚部に正弦関数値を
乗じて第２の被変調信号を得る乗算器と、第１の被変調
信号から第２の被変調信号を減じて送信ディジタル信号
を得る減算器とを設けることにより、ＱＡＭもしくはＰ
ＳＫ変調部とＤＴＭＦ送信部の回路を共有化したもので
ある。
【００２７】
【実施例】図１は、本発明の一実施例を示すブロック図
である。また、図４は、本実施例におけるモード選択と
回路内部の設定との関係をまとめた図表である。
である。また、図４は、本実施例におけるモード選択と
回路内部の設定との関係をまとめた図表である。
【００２８】本実施例は、図２に示す変調部とＤＴＭＦ
送信部の間に生じている冗長性を排除するために、回路
の共有化を図ったものである。
送信部の間に生じている冗長性を排除するために、回路
の共有化を図ったものである。
【００２９】本実施例のモデムは、ディジタル信号処理
をソフトウェアで実行するＤＳＰ１０と、このＤＳＰ１
０の出力した送信ディジタル信号をアナログ信号に変換
するＤ／Ａ変換器１１１と、回線に不要高周波成分が出
力されるのを防ぐため、Ｄ／Ａ変換器１１１の出力信号
の低域のみを通過させるローパスフィルタ１１２とを有
する。
をソフトウェアで実行するＤＳＰ１０と、このＤＳＰ１
０の出力した送信ディジタル信号をアナログ信号に変換
するＤ／Ａ変換器１１１と、回線に不要高周波成分が出
力されるのを防ぐため、Ｄ／Ａ変換器１１１の出力信号
の低域のみを通過させるローパスフィルタ１１２とを有
する。
【００３０】また、ＤＳＰのソフトウェアで実現される
回路として、スクランブラ１１、差動符号器１２、送信
フィルタ１３、１３’、正弦波の振幅値１４、１４’、
送信モードに応じて出力する信号を選択するスイッチ１
５、乗算器１６、１６’、余弦関数演算器１７、正弦関
数演算器１８、位相累算器１９、１９’および減算器１
１０を有している。
回路として、スクランブラ１１、差動符号器１２、送信
フィルタ１３、１３’、正弦波の振幅値１４、１４’、
送信モードに応じて出力する信号を選択するスイッチ１
５、乗算器１６、１６’、余弦関数演算器１７、正弦関
数演算器１８、位相累算器１９、１９’および減算器１
１０を有している。
【００３１】送信データは、スクランブラ１１、差動符
号器１２、送信フィルタ１３、１３’でＣＣＩＴＴ勧告
Ｖ．２９／Ｖ．２７ｔｅｒに基づいて処理され、送信ベ
ースバンド信号ａ（ｔ）＋ｊｂ（ｔ）（複素数）とな
る。
号器１２、送信フィルタ１３、１３’でＣＣＩＴＴ勧告
Ｖ．２９／Ｖ．２７ｔｅｒに基づいて処理され、送信ベ
ースバンド信号ａ（ｔ）＋ｊｂ（ｔ）（複素数）とな
る。
【００３２】スイッチ１５は、モデムがＶ．２９／Ｖ．
２７ｔｅｒ送信モードの時に、送信フィルタ１３、１
３’の出力ａ（ｔ）＋ｊｂ（ｔ）を選択し、ＤＴＭＦ送
信モードの時に２種類の正弦波の振幅値１４、１４’か
らなる複素数Ａ1 ＋ｊＡ2 を選択する。ここで、スイッ
チ１５の選択した信号を選択信号ｒ（ｔ）＋ｊｉ（ｔ）
と呼ぶ。
２７ｔｅｒ送信モードの時に、送信フィルタ１３、１
３’の出力ａ（ｔ）＋ｊｂ（ｔ）を選択し、ＤＴＭＦ送
信モードの時に２種類の正弦波の振幅値１４、１４’か
らなる複素数Ａ1 ＋ｊＡ2 を選択する。ここで、スイッ
チ１５の選択した信号を選択信号ｒ（ｔ）＋ｊｉ（ｔ）
と呼ぶ。
【００３３】位相累算器１９、１９’では、それぞれ漸
化式 ψ1 （（ｎ＋１）Ｔs ）＝［ψ1 （ｎＴs ）＋２πｆ1 Ｔs ］（ｍｏｄ２π） ψ1 （０）＝０ …以上 ψ2 （（ｎ＋１）Ｔs ）＝［ψ2 （ｎＴs ）＋２πｆ2 Ｔs ］（ｍｏｄ２π） ψ2 （０）＝０ …以上 に従って、２系統の位相ψ1 （ｔ）、ψ2 （ｔ）を計算
する。
化式 ψ1 （（ｎ＋１）Ｔs ）＝［ψ1 （ｎＴs ）＋２πｆ1 Ｔs ］（ｍｏｄ２π） ψ1 （０）＝０ …以上 ψ2 （（ｎ＋１）Ｔs ）＝［ψ2 （ｎＴs ）＋２πｆ2 Ｔs ］（ｍｏｄ２π） ψ2 （０）＝０ …以上 に従って、２系統の位相ψ1 （ｔ）、ψ2 （ｔ）を計算
する。
【００３４】上式より、時刻ｔ＝ｎＴs におけるψ1
（ｔ）、ψ2 （ｔ）は、 ψ1 （ｔ）＝２πｆ1 ｔ ψ2 （ｔ）＝２πｆ2 ｔ となる。
（ｔ）、ψ2 （ｔ）は、 ψ1 （ｔ）＝２πｆ1 ｔ ψ2 （ｔ）＝２πｆ2 ｔ となる。
【００３５】余弦関数演算器１７、正弦関数演算器１８
では、それぞれψ1 （ｔ）、ψ2 （ｔ）から、ｃｏｓ
（ψ1 （ｔ））＝ｃｏｓ（２πｆ1 ｔ）、ｓｉｎ（ψ2
（ｔ））＝ｓｉｎ（２πｆ2 ｔ）を計算する。
では、それぞれψ1 （ｔ）、ψ2 （ｔ）から、ｃｏｓ
（ψ1 （ｔ））＝ｃｏｓ（２πｆ1 ｔ）、ｓｉｎ（ψ2
（ｔ））＝ｓｉｎ（２πｆ2 ｔ）を計算する。
【００３６】さらに、乗算器１６、１６’と減算器１１
０を組み合わせることにより、以下の送信ディジタル信
号を計算する。
０を組み合わせることにより、以下の送信ディジタル信
号を計算する。
【００３７】 Ｓ（ｔ）＝ｒ（ｔ）ｃｏｓ（２πｆ1 ｔ）−ｉ（ｔ）ｓｉｎ（２πｆ2 ｔ）＝ Ｒｅ［（ｒ（ｔ）＋ｊｉ（ｔ））（ｃｏｓ（２πｆ1 ｔ）＋ｊｓｉｎ（２πｆ2 ｔ））］… 次に、図３は、位相累算器１９、１９’の内容を示すブ
ロック図である。ここで位相累算器１９、１９’の具体
的な構成を図３に基づいて説明する。
ロック図である。ここで位相累算器１９、１９’の具体
的な構成を図３に基づいて説明する。
【００３８】図３において、位相累算器１９、１９’
は、単位サンプル間隔Ｔs の遅延器３１と、モジュロ２
πの加算器３２とを有する。また、Δψは、ＤＳＰのＲ
ＡＭ上に置かれた位相変化定数である。
は、単位サンプル間隔Ｔs の遅延器３１と、モジュロ２
πの加算器３２とを有する。また、Δψは、ＤＳＰのＲ
ＡＭ上に置かれた位相変化定数である。
【００３９】図３の回路動作を式で表すと、以下のよう
になる。
になる。
【００４０】 ψ（（ｎ＋１）Ｔs ）＝ψ（ｎＴs ）＋Δψ（ｍｏｄ２π） また、遅延器３１の初期値を０とすると、ψ（０）＝０
となる。
となる。
【００４１】位相変化定数Δψは、ＤＳＰのＲＡＭ上に
置かれたデータなので、処理に応じて適当な値を選択す
ることができる。位相累算器１９においては、位相変化
定数をΔψ1 ＝２πｆ1 Ｔs と設定することによって、
漸化式を計算する。同様に、位相累算器１９’におい
ては、位相変化定数をΔψ2 ＝２πｆ2 Ｔs と設定する
ことによって、漸化式を計算する。
置かれたデータなので、処理に応じて適当な値を選択す
ることができる。位相累算器１９においては、位相変化
定数をΔψ1 ＝２πｆ1 Ｔs と設定することによって、
漸化式を計算する。同様に、位相累算器１９’におい
ては、位相変化定数をΔψ2 ＝２πｆ2 Ｔs と設定する
ことによって、漸化式を計算する。
【００４２】Ｖ．２９／Ｖ．２７ｔｅｒ送信モードの時
には、位相累算器１９、１９’において、同じ位相変化
定数Δψ1 ＝Δψ2 ＝２πｆc Ｔs を設定する。先に述
べたように、このモードではスイッチ１５の選択する信
号はｒ（ｔ）＋ｊｉ（ｔ）＝ａ（ｔ）＋ｊｂ（ｔ）であ
るから、式より、送信ディジタル信号は以下のように
なる。
には、位相累算器１９、１９’において、同じ位相変化
定数Δψ1 ＝Δψ2 ＝２πｆc Ｔs を設定する。先に述
べたように、このモードではスイッチ１５の選択する信
号はｒ（ｔ）＋ｊｉ（ｔ）＝ａ（ｔ）＋ｊｂ（ｔ）であ
るから、式より、送信ディジタル信号は以下のように
なる。
【００４３】 Ｓ（ｔ）＝Ｒｅ｛（ａ（ｔ）＋ｊｂ（ｔ））（ｃｏｓ２πｆc ｔ＋ｊｓｉｎ２ πｆc ｔ））｝＝Ｒｅ｛（ａ（ｔ）＋ｊｂ（ｔ））ｅｘｐ［ｊ２πｆc ｔ］｝ よって、従来例の変調部の出力信号Ｓ1 （ｔ）と同一の
信号が得られたことになる。
信号が得られたことになる。
【００４４】また、ＤＴＭＦ送信モードの時には、位相
累算器１９、１９’において、異なる位相変化定数Δψ
1 ＝２πｆ1 Ｔs 、Δψ2 ＝２πｆ2 Ｔs を設定する。
このモードにおいては、スイッチ１５の選択する信号は
ｒ（ｔ）＋ｊｉ（ｔ）＝Ａ1＋ｊＡ2 であるから、式
より、送信ディジタル信号は以下のようになる。
累算器１９、１９’において、異なる位相変化定数Δψ
1 ＝２πｆ1 Ｔs 、Δψ2 ＝２πｆ2 Ｔs を設定する。
このモードにおいては、スイッチ１５の選択する信号は
ｒ（ｔ）＋ｊｉ（ｔ）＝Ａ1＋ｊＡ2 であるから、式
より、送信ディジタル信号は以下のようになる。
【００４５】 Ｓ（ｔ）＝Ｒｅ［（Ａ1 ＋ｊＡ2 ）（ｃｏｓ２πｆ1 ｔ＋ｊｓｉｎ２πｆ2 ｔ ）］＝Ａ1 ｃｏｓ２πｆ1 ｔ−Ａ2 ｓｉｎ２πｆ2 ｔ＝Ａ1 ｓｉｎ（２πｆ1 ｔ ＋π／２）＋Ａ2 ｓｉｎ（２πｆ2 ｔ＋π） この信号は、従来例のＤＴＭＦ送信部の出力信号Ｓ2
（ｔ）とは位相がずれがあるものの同等のＤＴＭＦ信号
であるとみなすことができる。
（ｔ）とは位相がずれがあるものの同等のＤＴＭＦ信号
であるとみなすことができる。
【００４６】なお、以上の実施例においては、Ｖ．２９
／Ｖ．２７ｔｅｒモデムを例に挙げて説明したが、本発
明は、これに限定されるものではない。ＱＡＭもしくは
ＰＳＫ方式のモデム変調部に関して適用することができ
るものである。
／Ｖ．２７ｔｅｒモデムを例に挙げて説明したが、本発
明は、これに限定されるものではない。ＱＡＭもしくは
ＰＳＫ方式のモデム変調部に関して適用することができ
るものである。
【００４７】また、実時間処理が可能な場合には、ＤＳ
Ｐの代わりに通常のマイクロプロセッサを用いることが
可能である。
Ｐの代わりに通常のマイクロプロセッサを用いることが
可能である。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
ＱＡＭもしくはＰＳＫ方式のモデムの変調部とＤＴＭＦ
送信部の回路を共有化して、冗長性を排除することが可
能となるので、ＤＳＰ内部のＲＯＭやＲＡＭを有効に利
用することができるようになり、不要なチップ面積の増
大を避け、コスト増を抑えることが可能となる。
ＱＡＭもしくはＰＳＫ方式のモデムの変調部とＤＴＭＦ
送信部の回路を共有化して、冗長性を排除することが可
能となるので、ＤＳＰ内部のＲＯＭやＲＡＭを有効に利
用することができるようになり、不要なチップ面積の増
大を避け、コスト増を抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
【図３】上記実施例における位相累算器の内容を示すブ
ロック図である。
ロック図である。
【図４】上記実施例におけるモード選択と回路内部の設
定との関係をまとめた図表である。
定との関係をまとめた図表である。
１０…ＤＳＰ、 １１…スクランブラ、 １２…差動符号器、 １３、１３’…送信フィルタ、 １５…スイッチ、 １６、１６…乗算器、 １７…余弦関数演算器、 １８…正弦関数演算器、 １９、１９’…位相累算器、 １１０…減算器、 １１１…Ａ／Ｄ変換器、 １１２…ローパスフィルタ。
Claims (6)
- 【請求項１】 ディジタルシグナルプロセッサもしくは
その他のマイクロプロセッサを用いた変調装置であっ
て、 ２つの複素信号のうち、いずれか一方を選択して選択信
号を得るスイッチ手段と；第１の位相を計算する第１の
位相累算手段と；第２の位相を計算する第２の位相累算
手段と；上記第１の位相の余弦関数値を計算する余弦関
数値演算手段と；上記第２の位相の正弦関数値を計算す
る正弦関数値演算手段と；上記選択信号の実部と上記余
弦関数値とを乗じて第１の被変調信号を得る第１の乗算
手段と；上記選択信号の虚部と上記正弦関数値とを乗じ
て第２の被変調信号を得る第２の乗算手段と；上記第１
の被変調信号から第２の被変調信号を減じて送信ディジ
タル信号を得る減算手段と；を有することを特徴とする
変調装置。 - 【請求項２】 請求項１において、 上記第１および第２の位相累算手段は、位相変化定数と
位相とのモジュロ２πの加算を行い、新しい位相を得る
加算手段と、この加算手段による新しい位相を単位サン
プル間隔だけ遅延させて、上記位相を得る遅延手段とを
有することを特徴とする変調装置。 - 【請求項３】 請求項２において、 上記位相変化定数は、ディジタルシグナルプロセッサも
しくはその他のマイクロプロセッサのＲＡＭに格納され
ていることを特徴とする変調装置。 - 【請求項４】 請求項１において、 上記スイッチ手段は、送信ベースバンド信号もしくは複
素定数のうちいずれか一方を選択することを特徴とする
変調装置。 - 【請求項５】 請求項４において、 上記複素定数は、ディジタルシグナルプロセッサもしく
はその他のマイクロプロセッサのＲＡＭに格納されてい
ることを特徴とする変調装置。 - 【請求項６】 請求項２において、 上記第１の位相累算手段における第１の位相変化定数
と、上記第２の位相累算手段における第２の位相変化定
数とは、上記スイッチ手段が上記送信ベースバンド信号
を選択した時に一致していることを特徴とする変調装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4350836A JPH06177918A (ja) | 1992-12-04 | 1992-12-04 | 変調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4350836A JPH06177918A (ja) | 1992-12-04 | 1992-12-04 | 変調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177918A true JPH06177918A (ja) | 1994-06-24 |
Family
ID=18413219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4350836A Pending JPH06177918A (ja) | 1992-12-04 | 1992-12-04 | 変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177918A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000044345A (ko) * | 1998-12-30 | 2000-07-15 | 박태진 | 직교 진폭 변조 방식 송신기의 열화 제거 방법 |
| KR100324206B1 (ko) * | 1999-12-27 | 2002-02-16 | 오길록 | 고성능 소프트웨어 모뎀 플랫폼 보드 |
-
1992
- 1992-12-04 JP JP4350836A patent/JPH06177918A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000044345A (ko) * | 1998-12-30 | 2000-07-15 | 박태진 | 직교 진폭 변조 방식 송신기의 열화 제거 방법 |
| KR100324206B1 (ko) * | 1999-12-27 | 2002-02-16 | 오길록 | 고성능 소프트웨어 모뎀 플랫폼 보드 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100346966B1 (ko) | 직교솎음단을갖는수신기및디지탈신호처리방법 | |
| JP3654526B2 (ja) | 振幅制限装置 | |
| EP0909067A1 (en) | Modulator and modulation method | |
| US5115468A (en) | SSB digital modulator | |
| US5521559A (en) | Signal oscillator, FM modulation circuit using the same, and FM modulation method | |
| US3761829A (en) | Coherent digital demodulator | |
| JPH06177918A (ja) | 変調装置 | |
| JPH07162383A (ja) | Ｆｍステレオ放送装置 | |
| US5848100A (en) | Frequency conversion and modulation circuits | |
| JPH114208A (ja) | Ｏｆｄｍ伝送方法及びｏｆｄｍ伝送装置 | |
| JP2004023340A (ja) | 周波数制御装置 | |
| JPH09130361A (ja) | 周波数変換装置 | |
| JP2001298373A (ja) | 送信信号を発生する送信機および送信信号を発生する方法 | |
| JP2843699B2 (ja) | デジタル化直交変調器 | |
| JP4792907B2 (ja) | Ｆｍ変調装置及びその方法並びにそれを用いた通信装置 | |
| JP3331978B2 (ja) | ディジタル無線通信装置の変調回路とその変調方法 | |
| JP3893197B2 (ja) | デジタル変調回路 | |
| JP3253780B2 (ja) | 復調器 | |
| JP3363566B2 (ja) | 周波数誤差検出装置 | |
| US7876169B2 (en) | Modulating circuit | |
| JPH08163191A (ja) | 直交変調装置及びその制御方法 | |
| JP2705363B2 (ja) | 自動干渉除去装置 | |
| JP3447646B2 (ja) | デジタル信号送信装置 | |
| JPH08186550A (ja) | 複素乗算方法 | |
| JPH05207080A (ja) | 変調器 |