KR100324206B1

KR100324206B1 - 고성능 소프트웨어 모뎀 플랫폼 보드

Info

Publication number: KR100324206B1
Application number: KR1019990062407A
Authority: KR
Inventors: 이훈; 강성수; 유태환
Original assignee: 오길록; 한국전자통신연구원
Priority date: 1999-12-27
Filing date: 1999-12-27
Publication date: 2002-02-16
Also published as: KR20010064257A

Abstract

본 발명은 다수의 고성능 DSP(Digital Signal Processor) 및 FPGA(Field Programmable Gate Array)를 이용한 보드 형태의 고속, 고성능 소프트웨어 모뎀 플랫폼에 관한 것이다.

본 발명은 보드에 실장되는 각각의 DSP와 FPGA간 데이터 흐름을 사용 목적에 따라 변화시킬 수 있으며, DSP 및 FPGA는 사용자 프로그램에 따라 기능이 정의되므로 프로그램을 변화시키는 것 만으로 간단히 다양한 용도의 모뎀보드 구현이 가능하다. 또한 보드상에 아날로그 인터페이스 및 디지털 인터페이스를 두고 있으므로 별도의 회로 추가 없이 다양한 변복조 알고리즘을 지원하는 소프트웨어 모뎀 구현이 가능하고, 이더넷 인터페이스, JTAG 인터페이스 및 RS-232 인터페이스를 두어 모뎀 기능 수행 도중에 보드 제어 및 내부 데이터 입출력이 가능하다.

Description

고성능 소프트웨어 모뎀 플랫폼 보드 {High-performance software modem platform board}

최근 고속 데이터 통신 서비스에 대한 요구의 증가와 함께 고속, 고품질의 데이터 전송이 요구되면서 상대적으로 복잡한 모뎀기술이 사용되고 있다. 또한 다양한 모뎀기술이 혼재함으로 인해 표준화가 늦고, 따라서 첨단 모뎀기술 및 잠재적 시장을 선점하기 위해서는 표준화 이전에 다양한 모뎀기술을 빠른 시일 내에 시험 개발한 후 제품을 출시하고, 이를 표준화 하는 노력을 겸비해야 한다. 이 과정에서 개발 기간 및 단가를 줄이기 위해서는 하나의 모뎀 플랫폼이 다수의 모뎀기술을 제공할 수 있도록 설계되어야 하며, 방안으로서 소프트웨어 모뎀이 있다.

다양한 모뎀기술을 하나의 모뎀 플랫폼에서 제공하기 위한 소프트웨어 모뎀 기술은 현재까지 도 2와 같이 형태의 ASIC 기반 소프트웨어 모뎀 방식과 DSP 기반 소프트웨어 모뎀 방식의 두 방향으로 진행되어 왔고, 최근에는 도 3에서와 같이 ASIC(또는 FPGA)과 DSP, 그리고 아날로그 프론트 엔드(AFE: Analog Front End)가 결합된 형태로 발전되고 있다.

ASIC(Application Specific Iintergrated Circuit) 기반 소프트웨어 모뎀방식은 초기에는 도 2와 같이 사용하고자 하는 다양한 변복조 회로 - VSB(Vestigial Sideband), QAM(Quadrature Amplitude Modulation), QPSK(Quadrature Phase Shift Keying), DMT(Discrete Multi Tone)등 - 를 동시에 구현한 상태에서 전송 선로의 상태 및 요구되는 전송 품질에 따라 최적의 변복조 회로를 선택하여 사용하도록 하는 방식으로서 소프트웨어 모뎀이라고 하기에 어려웠다. 또한 이 경우 제공하고자 하는 변복조 회로 전체를 구현하여야 하므로 하드웨어 낭비적이고, 이를 개발하는 시간 역시 지나치게 많이 소요된다.

이러한 단점을 극복하기 위해 최근에는 서로 비슷한 구조를 가지는 변복조회로 구현시 공통으로 사용될 수 있는 범용 구조의 변복조 회로를 구현한 후 메모리로부터 특정 변복조 회로에 필요한 정보를 제공받아 사용하도록 함으로써 어느정도 하드웨어를 줄이고 있다. 그러나 이러한 노력에도 불구하고, 역시 하드웨어의 낭비 및 개발 시간의 단축이라는 문제를 해결하지는 못하고 있다.

DSP 기반 소프트웨어 모뎀방식은 복잡한 연산이 많은 경우 주로 사용되며, 사용자의 프로그램에 따라 원하는 동작을 수행하므로 다양한 변복조 알고리즘을 사용하는 경우 유리하다. 그러나 단순한 동작이 고속으로 반복되거나 비트 연산이 주로 사용되는 회로에서는 연산 효율이 현저히 저하된다.

이를 극복하기 위해 도 3과 같이 단순, 고속 동작이 필요하거나 비트 연산이 많이 소요되는 기능블록을 별도의 ASIC(ASSP: Application Specific Signal Processor)으로 구현하고, DSP는 시스템 제어 및 추가 연산기능을 수행하도록 하는 방안이 제시되고 있다. 이와 더불어 모뎀등에 사용하기 위해 아날로그 프론트 엔드 블록을 추가하기도 한다. 그러나 이 경우에도 각 변복조 알고리즘에 따라 DSP 및 ASSP에서 필요한 연산량이 각각 다르고, 이를 보완하기 위해 추가의 하드웨어가 필요하다.

상술한 바와 같은 종래 기술의 문제점을 해결한 다양한 변복조 알고리즘을 사용하는 모뎀 플랫폼을 구현하기 위해서는 고속, 단순 연산 및 비트 연산에 유리하면서 프로그램 가능한 FPGA와 복잡한 연산과 제어에 유리한 DSP를 하나의 보드상에 구현하고, 각각의 데이터 흐름을 제어할 수 있도록 함으로써 DSP와 FPGA의 연결 순서를 자유롭게 정할 수 있도록 하여야 한다. 즉 사용되는 변복조 알고리즘의 각 기능블럭별로 유리한 구조(DSP 또는 FPGA)를 선택할 수 있도록 하여야 하며, 알고리즘이 복잡하여 하나의 DSP와 하나의 FPGA로 구현할 수 없는 경우를 대비하여 다수의 DSP와 FPGA를 채택하여야 한다.

따라서, 본 발명은 다수의 고성능 DSP 칩 및 FPGA를 이용한 보드 형태의 고속, 고성능 소프트웨어 모뎀 플랫폼을 제공하는 데 그 목적이 있다.

도 1은 본 발명에 따른 다수의 DSP와 FPGA를 이용한 소프트웨어 모뎀의 구성도

도 2는 기존의 ASIC 기반 소프트웨어 모뎀의 구성도

도 3은 기존의 DSP 기반 소프트웨어 모뎀의 구성도

상기한 목적을 달성하기 위한 본 발명은 아날로그 프론트 엔드, 다수개의 고성능·고집적 FPGA, 다수개의 DSP, 상기 FPGA와 DSP간 또는 DSP들 상호간의 데이터 흐름을 연결하는 다수개의 FIFO, 상기 각 디바이스 및 보드제어를 위한 CPLD, 실시간 입출력을 위한 RSC-232와 이더넷 인터페이스를 제공하는 마이크로 프로세서(u-Processor), 상기 DSP, FPGA 및 CPLD(Complex Programmable Logic Device)의 실시간 디버깅을 제공하는 JTAG 헤더 및 보드에 파워를 제공하는 파워모듈을 포함하여 구성되는 것을 특징으로 한다.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 도 1은 본 발명의 실시예에 따른 다수의 DSP와 FPGA를 이용한 소프트웨어 모뎀의 구성도 이다.

도면에서 보듯이, 수신시 전송선로(UTP : Unshielded Twisted Pair)를 통해 입력되는 아날로그 신호를 필터링한 후 디지털 신호로 변환하여 출력하고, 송신시 하기의 FPGA1에서 입력되는 데이터를 디지털/아날로그 변환시킨 후 아날로그 필터를 통해 전송선로로 전달하는 아날로그 프론트 엔드(AFE); 수신시 상기 아날로그 프론트 엔드(AFE)에서 입력되는 디지털 신호에 대해 클록 복원, 프레임 클록 복원 및 적응필터를 이용한 전처리 과정을 수행하여 출력하고, 입력된 송신 데이터를 펄스 쉐이핑(pulse shaping) 처리하여 상기 아날로그 프론트 엔드(AFE)에 전달하는 FPGA1; 입력된 수신 데이터를 디지털 인터페이스를 통해 상위 계층으로 전달하고, 또 상위 계층으로부터 디지털 인터페이스를 통해 전달받은 데이터를 송신하기 위해 리드-솔로몬 인코딩, 티씨엠 인코딩, 인터리빙등의 에러정정 전처리 과정을 수행하는 FPGA2, 3; 상기 FPGA2, 3과 상위계층과의 인터페이스를 제공하는 디지털 인터페이스1, 2(Digital I/F 1, 2); 독립적인 모뎀으로 운용되기 위해 상기 FPGA1∼3에 다운로드 할 사용자 프로그램을 저장하기 위한 시리얼 롬1∼3(Serial ROM 1∼3); 수신 데이터를 고속, 고용량 푸리에 변환, 주파수 도메인 등화, 또는 기타 DMT 변복조 방식에서 필요한 각종 연산 처리하여 출력하고, 송신 데이터를 고속 푸리에 역변환(IFFT : Inverse Fast Fourier Transfer)하여 출력하는 DSP1,2, 3; 상기 DSP1, 2, 3에 각각 연결되어 사용자 데이터를 저장하는 FLASH 롬(FLASH ROM), 중간 연산결과를 보관하는 동기식 버스트 SRAM(SBSDRAM) 및 동기식 DRAM(SDRAM); 상기FPGA1과 DSP1, FPGA2과 DSP2, FPGA3과 DSP3 및 상기 DSP들 사이에서 버스를 통해 상호간의 데이터 흐름을 연결하는 동기식 FIFO 1∼5; 및 상기 각 디바이스 및 보드를 제어하는 CPLD(Complex Programmable Logic Device)를 포함하여 구성된다.

또한 고속의 데이터 전송을 요구하는 경우를 위해 상기 FPGA1과 DSP3는 FPGA1 내부의 이중포트 램을 이용하여 고속 FIFO를 구현하고 이를 통해 상호 데이터 흐름을 연결한다.

그리고, 단시간에 다양한 기술의 모뎀 개발을 가능하도록 상기 DSP들, FPGA들 및 CPLD의 실시간 디버깅을 제공 하는 JTAG(Joint Test Action Group)헤더를 포함하며, 상기 FPGA들간 및 DSP들간은 사용자 프로그램을 다운로드 하기 위해 상호 데이지 체인으로 연결된다. 또한 네트웍을 통한 실시간 데이터 입출력을 위해 RS-232 및 이더넷 인터페이스를 제공하는 마이크로프로세서를 포함한다.

이와 같이 구성되는 본 발명의 소프트웨어 모뎀 플랫폼의 동작을 설명한다.

먼저 발명의 초기화를 설명한다. 외부에서 파워가 인가되면 파워 모듈은 CPLD에만 전원을 인가하며, 따라서 초기에는 CPLD만 구동된다. 이때 CPLD 사용자는 전용 프로그래머를 이용하여 CPLD에 프로그램을 이식하거나, 퍼스널 컴퓨터에 JTAG 에뮬레이터를 설치한 후 JTAG 헤더를 통해 사용자 프로그램을 CPLD에 다운로드 한다. 이때 CPLD에는 각 디바이스 및 보드를 제어하기 위한 명령이 이식된다.

프로그램 이식이 끝난 CPLD는 파워 모듈에 제어신호를 보내 보드 전체에 필요한 파워를 공급하도록 한다. 이때 아날로그 프론트 엔드에는 CPLD와 동시에 전원이 인가된다. 보드에 전원이 인가된 후 역시 사용자는 퍼스널 컴퓨터의 JTAG 에뮬레이터를 이용하여, JTAG 헤더를 통해 FPGA에 프로그램을 다운로드 한다. 이때 세개의 FPGA는 데이지 체인 형식으로 묶여 있으므로 JTAG 헤더는 하나만 있으면 된다.

또한 본 발명은 추후에 퍼스널 컴퓨터의 도움 없이 독립적인 모뎀으로 운용되기 위해 보드에 FPGA에 다운로드 할 사용자 프로그램을 저장하기 위한 시리얼 롬을 준비하고 있다. FPGA에 사용자 프로그램 다운로드가 완료된 후 다시 DSP에 사용자 프로그램을 다운로드 한다. DSP 역시 세개가 모두 데이지 체인으로 연결되어 있으므로 하나의 JTAG 헤더만 있으면 되며, 퍼스널 컴퓨터에는 사용되는 DSP에 적합한 에뮬레이터를 두어 실시간 디버깅 및 실시간 데이터 입출력이 가능하도록 하고 있다. DSP에 사용자 데이터 다운로드가 완료되면 이제 비로소 보드를 운용할 준비가 된 것이다. 이와 같은 순서를 통해 각각의 디바이스를 프로그램 하는 경우 보드 제어를 위한 CPLD 프로그램 도중에 FPGA 및 DSP가 먼저 프로그램 되어 동작함으로써 CPLD I/O에 필요 없는 데이터를 쓰거나 읽는 것을 방지할 수 있다. 또한 DSP의 경우 사용자 프로그램 다운로드가 완료되면 바로 어드레스 '0'번지부터 프로그램을 수행하므로 이전에 DSP와 연결된 FPGA나 CPLD가 초기화 되어 있지 않은 경우 잘못된 데이터를 읽음으로 인해 오동작 할 수 있으나, 상기와 같은 순서를 통해 초기화를 수행하는 경우 이러한 오동작을 예방할 수 있다.

이하 발명의 데이터 흐름 및 조절 방법을 설명한다.

본 발명은 DMT(Discrete Multi Tone) 변복조 방식을 사용하는 VDSL(Very high speed Digital subscriber Line) 모뎀의 송신부 및 수신부 각 1조씩을 실장할 수 있도록 개발되었으며, DMT 방식 VDSL 모뎀의 하드웨어 복잡도가 기존의 여타 모뎀 방식에 비해 월등히 높은 점을 감안하면 어느 방식의 모뎀도 구현 가능하다고 할 수 있다. 따라서 여기서는 DMT 변복조 알고리즘을 사용하는 VDSL 모뎀을 기준으로 동작을 설명하겠다.

먼저 수신 기능을 살펴보면, 전송선로를 통해 들어오는 아날로그 신호는 아날로그 프론트 엔드(AFE)에서 내부의 필터를 거치고, 아날로그/디지털 변환기를 통해 디지털 데이터로 변환된다. 이 데이터는 FPGA1에 입력되며, 이곳에서 클록 복원, 프레임 클록 복원 및 적응필터를 이용한 전처리 과정을 거치게 된다. 이후 이 데이터는 FIFO1를 거쳐 DSP1에 인가된다.

DSP1에서는 고속, 고용량 푸리에 변환을 수행한 후 다시 FIFO2를 통해 DSP2에 데이터를 전달한다. DSP2는 전달 받은 데이터를 주파수 도메인 등화하고, 기타 DMT 변복조 방식에서 필요한 각종 연산 처리한 후 FIFO3을 통해 FPGA2에 인가한다. FPGA2에서는 인가된 데이터를 바탕으로 리드-솔로몬 디코딩, 티씨엠(TCM: Trellis Coded Modulation) 디코딩, 디인터리빙 등의 에러정정 과정을 수행하고, 프레임 처리한 후 디지털 인터페이스(Digital I/F)를 통해 상위 계층에 전달한다.

송신 기능에서는 FPGA3가 상위 계층으로부터 디지털 인터페이스를 통해 데이터를 전달 받고, 리드-솔로몬 인코딩, 티씨엠 인코딩, 인터리빙등의 에러정정 전처리 과정을 수행한 후 FIFO5를 통해 DSP3에 인가한다. DSP3는 인가된 데이터를 IFFT 처리하여 FPGA1에 전송하고, FPGA1은 펄스 쉐이핑(pulse shaping) 처리하여 아날로그 프론트 엔드(AFE)에 전달한다. 아날로그 프론트 엔드(AFE)에서는 이 데이터를 디지털/아날로그 변환시킨 후 아날로그 필터를 통해 전송선로에 전달한다. 설명한 바와 같이 본 발명은 복잡한 연산은 DSP에게, 단순, 고속 연산과 비트 연산은 FPGA에게 할당함으로써 연산 효율을 극대화 하였다.

앞서 설명한 것 이외에 만일 더 많은 연산량이 필요한 경우 사용자는 초기화 과정에서 CPLD에 새로운 프로그램을 인식시킴으로써 문제를 해결할 수 있다. 이때 CPLD는 각 DSP의 데이터 버스, FPGA의 데이터 버스, FIFO를 제어함으로써 데이터 흐름을 자유롭게 조절할 수 있다.

데이터 흐름을 전송선로->아날로그 프론트 엔드(아날로그/디지털 변환기)->FPGA1->DSP1->DSP2->DSP3->FPGA3->FPGA2->디지털 인터페이스가 되도록 조절할 경우 모두 세개의 DSP와 세개의 FPGA를 하나의 수신기 또는 송신기 기능에 동시에 사용할 수 있다.

또는 특정 변복조 알고리즘이 초기에 비트 연산이나 단순, 고속 연산이 많고 후반부에 복잡한 연산이 많은 경우 데이터 흐름을 전송선로->아날로그 프론트 엔드(아날로그/디지털 변환기)->FPGA1->FPGA2->DSP2->DSP3->FPGA3->디지털 인터페이스가 되도록 지정할 수도 있다.

이때 각 DSP와 FPGA간, DSP와 DSP간에는 동기식 FIFO가 데이터 흐름을 연결한다. 그리고, DSP3와 FPGA1간에는 고속의 전송이 요구되는 경우에 있어 하드웨어 복잡도를 줄이기 위해 FIFO를 두지 않는 대신 본 발명에 사용된 FPGA가 내부에 이중포트 램을 충분히 보유하고 있으므로, 이 램을 이용하여 고속 FIFO를 구현하면 된다.

그리고 본 발명에서 사용된 DSP는 외부에 FLASH 롬(ROM), 동기식 버스트 SRAM(SBSDRAM) 및 동기식 DRAM(SDRAM)을 각각 보유하고 있으며, 이중 FLASH 롬은 추후 보드가 퍼스널 컴퓨터의 도움 없이 사용자 데이터를 보관하기 위해 사용되고, DRAM과 SRAM은 중간 연산결과 보관에 사용된다. 본 발명은 또한 이후 업그레이드 된 DSP가 나올 경우 별도의 하드웨어 없이 교체 부착만으로 성능 향상이 가능하도록 하였다.

본 발명은 프로그램 가능한 소프트웨어 모뎀 플랫폼을 구현한 것으로서, DMT 방식 ADSL(Asymmetric Digital Subscriber Line) 및 VDSL 모뎀, QAM(CAP) 방식 VDSL 모뎀, 무선 모뎀 등 변복조 알고리즘에 구애 받지 않고 기능 구현이 가능하며, 별도의 아날로그 프론트 엔드 및 디지털 인터페이스를 두고 있어 바로 모뎀 역할을 수행할 수 있고, 아날로그 프론트 엔드만을 교체함으로써 실제 다양한 모뎀 기능을 단시간 내에 구현할 수 있다.

또한 JTAG 및 마이크로 프로세서를 통한 RS-232와 이더넷 인터페이스를 제공함으로써 실시간 보드 제어는 물론 실시간 데이터 입출력과 보드 디버깅이 가능하여 단시간에 다양한 기술의 모뎀 개발을 가능하게 한다.

더불어 현재 보드 형태로 구현된 소프트웨어 모뎀 플랫폼을 DSP 코어를 포함한 ASIC 형태로 구현할 경우 더욱 안정된 저가의 소프트웨어 모뎀 플랫폼을 구현할 수 있으며, 다양하게 변화하는 국제 표준에 적극적이고 신속하게 대처할 수 있다.

이상에서 본 발명에 대한 기술사상을 첨부도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims

소프트웨어를 변경시킴으로써 다양한 용도의 모뎀보드 구현하는 소프트웨어 모뎀 플렛폼 보드에 있어서,

수신시 전송선로를 통해 입력되는 아날로그 신호를 필터링한 후 디지털 신호로 변환하여 출력하고, 송신시 하기의 FPGA1에서 입력되는 데이터를 디지털/아날로그 변환시킨 후 아날로그 필터를 통해 전송선로로 전달하는 아날로그 프론트 엔드(AFE);

수신시 상기 아날로그 프론트 엔드(AFE)에서 입력되는 디지털 신호에 대해 클록 복원, 프레임 클록 복원 및 적응필터를 이용한 전처리 과정을 수행하여 출력하고, 입력된 송신 데이터를 펄스 쉐이핑 처리하여 상기 아날로그 프론트 엔드(AFE)에 전달하는 FPGA1;

입력된 수신 데이터를 디지털 인터페이스를 통해 상위 계층으로 전달하고, 또 상위 계층으로부터 디지털 인터페이스를 통해 전달받은 데이터를 송신하기 위해 리드-솔로몬 인코딩, 티씨엠 인코딩, 인터리빙등의 에러정정 전처리 과정을 수행하는 FPGA2, 3;

상기 FPGA2, 3과 상위계층과의 인터페이스를 제공하는 디지털 인터페이스1, 2(Digital I/F 1, 2);

독립적인 모뎀으로 운용되기 위해 상기 FPGA1∼3에 다운로드 할 사용자 프로그램을 저장하기 위한 시리얼 롬1∼3(Serial ROM 1∼3);

수신 데이터를 고속, 고용량 푸리에 변환, 주파수 도메인 등화, 또는 기타 DMT 변복조 방식에서 필요한 각종 연산 처리하여 출력하고, 송신 데이터를 고속 푸리에 역변환(IFFT)하여 출력하는 DSP1,2, 3 ;

상기 DSP1, 2, 3에 각각 연결되어 사용자 데이터를 저장하는 FLASH 롬(FROM), 중간 연산결과를 보관하는 동기식 버스트 SRAM(SBSDRAM) 및 동기식 DRAM(SDRAM);

상기 FPGA1과 DSP1, FPGA2과 DSP2, FPGA3과 DSP3 및 상기 DSP들 사이에서 버스를 통해 상호간의 데이터 흐름을 연결하는 동기식 FIFO 1∼5; 및

상기 각 디바이스 및 보드를 제어하는 CPLD를 포함하여, 복잡한 연산은 상기DSP들에게 할당하고, 단순 고속 연산 및 비트 연산은 상기 FPGA들에게 할당함으로써 연산 효율을 극대화 하고, 상기 CPLD에 의해 데이터 흐름을 자유롭게 조절할 수 있는 것을 특징으로 하는 고성능 소프트웨어 모뎀 플랫폼 보드.
제1항에 있어서,

초기 파워 인가시 상기 CPLD에 먼저 전원을 인가하여 프로그램을 이식한 후, 상기 CPLD로 하여금 전체 회로에 전원을 인가하도록 하여, 상기 FPGA들과 상기 DSP들에 프로그램을 이식하여 동작되는 것을 특징으로하는 고성능 소프트웨어 모뎀 플랫폼 보드.
제1항에 있어서,

고속의 데이터 전송을 요구하는 경우를 위해 상기 FPGA1과 DSP3는 FPGA1 내부의 이중포트 램을 이용하여 고속 FIFO를 구현하고, 이를 통해 상호 데이터 흐름을 연결하는 것을 특징으로 하는 고성능 소프트웨어 모뎀 플랫폼 보드.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 DSP들, FPGA들 및 CPLD의 실시간 디버깅을 제공하는 JTAG헤더를 포함하여 단시간에 다양한 기술의 모뎀 개발을 가능하도록 하는 것을 특징으로 하는 고성능 소프트웨어 모뎀 플랫폼 보드.
제1항 내지 제3항 중 어느 한 항에 있어서,

네트웍을 통한 실시간 데이터 입출력을 위한 RS-232 및 이더넷 인터페이스를 제공하는 마이크로 프로세서를 포함하는 것을 특징으로 하는 고성능 소프트 웨어 모뎀 플랫폼 보드.