CN117411952A - 单点与多点通信协议转换电路 - Google Patents

单点与多点通信协议转换电路 Download PDF

Info

Publication number
CN117411952A
CN117411952A CN202311298094.0A CN202311298094A CN117411952A CN 117411952 A CN117411952 A CN 117411952A CN 202311298094 A CN202311298094 A CN 202311298094A CN 117411952 A CN117411952 A CN 117411952A
Authority
CN
China
Prior art keywords
data
bus
uart
channel
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311298094.0A
Other languages
English (en)
Inventor
刘源
徐叔喜
张磊
汪健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Original Assignee
China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China North Industries Group Corp No 214 Research Institute Suzhou R&D Center filed Critical China North Industries Group Corp No 214 Research Institute Suzhou R&D Center
Priority to CN202311298094.0A priority Critical patent/CN117411952A/zh
Publication of CN117411952A publication Critical patent/CN117411952A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种单点与多点通信协议转换电路，包括：UART逻辑控制单元，实现串并转换功能；CAN逻辑控制单元，实现CAN总线协议转换功能；时钟单元和波特率控制器，实现UART逻辑控制单元和CAN逻辑控制单元的时钟管理功能；主控制器，实现UART逻辑控制单元和CAN逻辑控制单元的初始化控制功能，设置CAN单元模式选择、时钟分频寄存器、验收码寄存器、总线定时寄存器；本发明可单独设计为专用集成电路，也可作为一种标准IP应用于集成电路设计中，实现一路串行总线与四路CAN总线之间的相互转换，而且能以硬件方式实现透明转换，有效的降低了数据转换延迟，延长了数据传输距离，提高了传输速率。

Description

单点与多点通信协议转换电路
技术领域
本发明属于半导体集成电路中IP设计领域，尤其涉及一种单点与多点通信协议转换电路。
背景技术
UART(Universal Asynchronous Receiver/Transmitter)是用于串行数据通信的通用异步收发器，它的基本功能是可以从外围设备接收数据，实现串－并转换；同时，也可以从CPU端接收数据，实现并－串转换。CPU可以在工作时随时查询每个通道的完整状态，监视各种命令的执行及任何错误的发生。。
CAN(Controller Area Network)现场总线是一种串行通信网络，支持分布式控制系统和实时性控制，由于其抗干扰能力强、可靠性高和实时性强等优点，CAN成为了最普及的工业现场总线之一，也是国际上应用最广泛的现场总线之一。
目前市场上的UART串行总线与CAN总线协议转换大都通过模块化组装来实现，并且基本上只是单路UART对单路CAN总线进行转换。随着传感器种类越来越多，经常需要串口进行通信，比如某光电转换系统中，需要用到32个UART串口通道与CAN总线进行通信，如果采用模块化组装来实现，体积将超大。
发明内容
本发明目的是：提供一种单点与多点通信协议转换电路，采用单片集成电路设计方法，实现1通道UART串行总线与4通道CAN总线相互转换，大大减小了系统体积，提高了传输可靠性。
本发明的技术方案是：
单点与多点通信协议转换电路，实现UART串行数据与CAN协议数据进行相互转换，其特征在于，包括：
UART逻辑控制单元，实现串并转换功能：将RXD接收的串行信号转换为并行数据，存入内部FIFO中；将内部寄存器中的并行数据转换为串行数据，通过TXD端口发出；
CAN逻辑控制单元，实现CAN总线协议转换功能，将外部端口RX接收的CAN总线转换为并行数据；将内部寄存器中的并行数据转换为CAN协议数据，通过TX端口发出；
时钟单元和波特率控制器，实现UART逻辑控制单元和CAN逻辑控制单元的时钟管理功能；波特率控制器实现UART逻辑控制单元和CAN逻辑控制单元的波特率生成，产生标准或指定的波特率；
主控制器，实现UART逻辑控制单元和CAN逻辑控制单元的初始化控制功能，设置CAN单元模式选择、时钟分频寄存器、验收码寄存器、总线定时寄存器；
FIFO，用于存储转换的数据。
优选的，转换电路实现UART串行数据转换为CAN协议数据的方法为：
当外部有串行数据输入时，UART模块对RXD0中的串行输入数据送入串并转换器，进行串－并转换，并将转换的并行数据存入FIFO中，同时通知主控制器将FIFO中数据送入CAN模块，在CAN模块中转换成CAN-bus数据从TX0～TX3端口输出，其中CS_U0控制UART模块通道的选择，CS_C0～CS_C3分别控制CAN总线模块的4个通道。
优选的，转换电路实现CAN协议数据转换为实现UART串行数据的方法为：
当外部有CAN-bus总线数据输入时，CAN模块接收RX0～RX3端口输入的CAN总线数据，并对输入数据进行解算，将解算结果存入相应通道的FIFO中，同时通知主控制器CAN模块的FIFO中有数据需要转换，主控制器将数据送入UART模块，通过串并转换器对并行数据进行并－串的转换，最终从TXD0输出转换结果。同样，CS_U0分别控制UART模块通道的选择，CS_C0～CS_C3分别控制CAN总线模块的4个通道。
优选的，转换电路在接收UART串行数据或CAN总线数据前，首先进行初始化处理，当模块选择配置信号SUC为高电平时，进行UART模块的初始化，设置串行数据波特率、数据字长、奇偶校验位、停止位；当SUC信号为低电平时，进行CAN总线模块初始化，设置CAN模式选择、时钟分频寄存器、设置验收码寄存器、设计验收屏蔽寄存器、设置总线定时寄存器、设置输出控制寄存器。
优选的，在初始化完成后，当UART逻辑控制单元的RXD0端口只有一路串行数据输入时，设置UART通道选择信号CS_U0，通过[CS_U0]位信号来选择可接收RXD的通道数据；当串行数据接收完成后，在相应UART通道中进行串并转换，并将转换的并行数据存入各自通道的FIFO中，同时通知主控制器有数据需要进行转换；在主控制器将并行数据转换成CAN总线数据后，从相应CAN模块通道的TX端口输出；TX0～TX3端口通过设置CAN通道选择信号CS_C0～CS_C3来控制，通过[CS_C3：CS_C0]信号选择CAN总线的TX通道输出。
优选的，当UART逻辑控制单元的RXD0端口同时有多路串行数据输入时，设置UART通道选择信号CS_U0，在各自通道中进行数据处理，最终转换成CAN总线数据；由于同时有多路串行数据进行转换，当S_CAN信号为低电平时，默认UART0通道的数据从CAN0通道输出。
优选的，在初始化完成后，当CAN总线输入端口RX0～RX3有一路总线数据输入时，设置CAN总线通道选择信号CS_C0～CS_C3，通过[CS_C3：CS_C0]信号选择可接收RX端口的CAN总线数据；当CAN总线数据接收完成后，在CAN相应的模块通道中进行处理，将CAN总线数据解算成并行数据存入FIFO中，并通知主控模块FIFO中有数据需要处理，主控模块将数据送入UART逻辑控制单元，进行并行－串行转换，最终从TXD0～TXD3端口输出串行数据，UART串行输出通道由CS_U0选择控制。
优选的，当CAN总线输入端口RX0～RX3有多路总线数据同时输入时，若S_CAN信号为低电平时，默认CAN总线RX0通道数据从TXD0通道转换输出，RX1通道数据从TXD1通道转换输出，以此类推；当S_CAN信号为高电平时，多个CAN总线通道转换数据从TXD0～TXD3其中某个端口输出，UART通道选择信号由CS_U0来控制，CAN总线数据输出顺序为RX0通道数据优先级最高，RX3通道数据优先级最低。
本发明的优点是：
1.本发明主要实现单路UART串行数据与4路CAN总线数据间的透明转换，多个通道能够同时进行传输转换，也可以嵌入到具有UART接口或CAN接口的设备中，在不需要改变原有硬件结构的前提下使设备获得CAN－bus或UART通讯接口，实现具有UART设备和CAN－bus网络之间的数据通讯。
2.本发明实现了单路UART与4路CAN总线之间的半导体集成，很好的解决了总线协议转换模块体积大、成本高、灵活性低等问题，而且电路能以硬件方式实现透明转换，有效降低了数据转换延迟，提高传输速率。
附图说明
下面结合附图及实施例对本发明作进一步描述：
图1为本发明的单点与多点通信协议转换电路原理图；
图2为默认情况下UART至CAN转换选择的示意图；
图3为当S_CAN信号为高电平时的UART至CAN转换选择的示意图；
图4为默认情况下CAN至UART转换选择的示意图；
图5为当S_CAN信号为高电平时的CAN至UART转换选择的示意图。
具体实施方式
如图1所示，本发明设计一种单通道总线协议转换设计方法，可实现1通道UART串行总线与4通道CAN总线相互转换，采用单片集成电路设计方法，大大减小了系统体积，提高了传输可靠性。结构图如图1所示。
图1中UART逻辑控制单元主要实现串并转换功能，可以将RXD接收的串行信号转换为并行数据，存入内部FIFO中；也可以将内部寄存器中的并行数据转换为串行数据，通过TXD端口发出。
图1中CAN逻辑控制单元主要实现CAN总线协议转换功能，共有4通道，可将外部端口RX接收的CAN总线转换为并行数据；也可将内部寄存器中的并行数据转换为CAN协议数据，通过TX端口发出。
图1中时钟单元和波特率控制器主要实现UART单元和CAN单元的时钟管理功能，内置PLL倍频器，可对外部时钟进行倍频，最高为50MHz。另外波特率控制器主要实现UART单元和CAN单元的波特率生成，产生标准或指定的波特率。
图1中主控制器主要实现UART单元和CAN单元的初始化控制功能，包括设置UART单元数据输出波特率、数据字长、校验位、停止位等；设置CAN单元模式选择、时钟分频寄存器、验收码寄存器、总线定时寄存器等。
图1中FIFO主要用于存储转换的数据。
单通道总线协议转换可以实现UART串行数据与CAN协议数据进行相互转换。UART总线转换为CAN总线时，UART总线通道能独立的处理串行数据。当外部有串行数据输入时，UART模块对RXD0中的串行输入数据送入串并转换器，进行串－并转换，并将转换的并行数据存入FIFO中，同时通知主控制器将FIFO中数据送入CAN模块，在CAN模块中转换成CAN-bus数据从TX0～TX3端口输出，其中CS_U0控制UART模块通道的选择，CS_C0～CS_C3分别控制CAN总线模块的4个通道。在CAN-bus数据转换完成后，INTC信号可以指示转换结果。
CAN总线转换为UART总线时，当外部有CAN-bus总线数据输入时，CAN模块接收RX0～RX3端口输入的CAN总线数据，并对输入数据进行解算，将解算结果存入相应通道的FIFO中，同时通知主控制器CAN模块的FIFO中有数据需要转换，主控制器将数据送入UART模块，通过串并转换器对并行数据进行并－串的转换，最终从TXD0输出转换结果。同样，CS_U0分别控制UART模块通道的选择，CS_C0～CS_C3分别控制CAN总线模块的4个通道。在UART串行数据转换完成后，INTU信号可以指示转换结果。
表1 UART逻辑控制单元端口
表2 CAN逻辑控制单元端口
在接收UART串行数据和CAN总线数据前，首先要进行初始化处理，当SUC信号为高电平时，进行UART模块的初始化，设置串行数据波特率、数据字长、奇偶校验位、停止位等等；当SUC信号为低电平时，进行CAN总线模块初始化，设置CAN模式选择、时钟分频寄存器、设置验收码寄存器、设计验收屏蔽寄存器、设置总线定时寄存器、设置输出控制寄存器等等。在初始化工作完成后，才可以接收UART串行数据或CAN总线数据。
在初始化完成后，当UART模块的RXD0端口只有一路串行数据输入时，设置UART通道选择信号CS_U0，通过[CS_U0]位信号来选择可接收RXD的通道数据。当串行数据接收完成后，在相应UART通道中进行串并转换，并将转换的并行数据存入各自通道的FIFO中，同时通知主控制器有数据需要进行转换。在主控制器将并行数据转换成CAN总线数据后，从相应CAN模块通道的TX端口输出。TX0～TX3端口通过设置CAN通道选择信号CS_C0～CS_C3来控制，通过[CS_C3：CS_C0]信号选择CAN总线的TX通道输出。
当UART模块的RXD0端口同时有多路串行数据输入时，设置UART通道选择信号CS_U0，在各自通道中进行数据处理，最终转换成CAN总线数据。由于同时有多路串行数据进行转换，当S_CAN信号为低电平时，默认UART0通道的数据从CAN0通道输出。
在初始化完成后，当CAN总线输入端口RX0～RX3有一路总线数据输入时，设置CAN总线通道选择信号CS_C0～CS_C3，通过[CS_C3：CS_C0]信号选择可接收RX端口的CAN总线数据。当CAN总线数据接收完成后，在CAN相应的模块通道中进行处理，将CAN总线数据解算成并行数据存入FIFO中，并通知主控模块FIFO中有数据需要处理，主控模块将数据送入UART控制单元，进行并行－串行转换，最终从TXD0～TXD3端口输出串行数据，UART串行输出通道由CS_U0选择控制。
当CAN总线输入端口RX0～RX3有多路总线数据同时输入时，若S_CAN信号为低电平时，默认CAN总线RX0通道数据从TXD0通道转换输出，RX1通道数据从TXD1通道转换输出，以此类推。当S_CAN信号为高电平时，多个CAN总线通道转换数据从TXD0～TXD3其中某个端口输出，UART通道选择信号由CS_U0来控制，CAN总线数据输出顺序为RX0通道数据优先级最高，RX3通道数据优先级最低。
该发明主要实现单路UART串行数据与4路CAN总线数据间的透明转换，多个通道能够同时进行传输转换，也可以嵌入到具有UART接口或CAN接口的设备中，在不需要改变原有硬件结构的前提下使设备获得CAN－bus或UART通讯接口，实现具有UART设备和CAN－bus网络之间的数据通讯。
本发明实现了单路UART与4路CAN总线之间的半导体集成，很好的解决了总线协议转换模块体积大、成本高、灵活性低等问题，而且电路能以硬件方式实现透明转换，有效降低了数据转换延迟，提高传输速率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (8)

1.单点与多点通信协议转换电路，实现UART串行数据与CAN协议数据进行相互转换，其特征在于，包括：
UART逻辑控制单元，实现串并转换功能：将RXD接收的串行信号转换为并行数据，存入内部FIFO中；将内部寄存器中的并行数据转换为串行数据，通过TXD端口发出；
CAN逻辑控制单元，实现CAN总线协议转换功能，将外部端口RX接收的CAN总线转换为并行数据；将内部寄存器中的并行数据转换为CAN协议数据，通过TX端口发出；
时钟单元和波特率控制器，实现UART逻辑控制单元和CAN逻辑控制单元的时钟管理功能；波特率控制器实现UART逻辑控制单元和CAN逻辑控制单元的波特率生成，产生标准或指定的波特率；
主控制器，实现UART逻辑控制单元和CAN逻辑控制单元的初始化控制功能，设置CAN单元模式选择、时钟分频寄存器、验收码寄存器、总线定时寄存器；
FIFO，用于存储转换的数据。
2.根据权利要求1所述的单点与多点通信协议转换电路，其特征在于， 转换电路实现UART串行数据转换为CAN协议数据的方法为：
当外部有串行数据输入时，UART模块对RXD0中的串行输入数据送入串并转换器，进行串－并转换，并将转换的并行数据存入FIFO中，同时通知主控制器将FIFO中数据送入CAN模块，在CAN模块中转换成CAN-bus数据从TX0～TX3端口输出，其中CS_U0控制UART模块通道的选择，CS_C0～CS_C3分别控制CAN总线模块的4个通道。
3.根据权利要求2所述的单点与多点通信协议转换电路，其特征在于， 转换电路实现CAN协议数据转换为实现UART串行数据的方法为：
当外部有CAN-bus总线数据输入时，CAN模块接收RX0～RX3端口输入的CAN总线数据，并对输入数据进行解算，将解算结果存入相应通道的FIFO中，同时通知主控制器CAN模块的FIFO中有数据需要转换，主控制器将数据送入UART模块，通过串并转换器对并行数据进行并－串的转换，最终从TXD0输出转换结果。同样，CS_U0分别控制UART模块通道的选择，CS_C0～CS_C3分别控制CAN总线模块的4个通道。
4.根据权利要求3所述的单点与多点通信协议转换电路，其特征在于，转换电路在接收UART串行数据或CAN总线数据前，首先进行初始化处理，当模块选择配置信号SUC为高电平时，进行UART模块的初始化，设置串行数据波特率、数据字长、奇偶校验位、停止位；当SUC信号为低电平时，进行CAN总线模块初始化，设置CAN模式选择、时钟分频寄存器、设置验收码寄存器、设计验收屏蔽寄存器、设置总线定时寄存器、设置输出控制寄存器。
5.根据权利要求4所述的单点与多点通信协议转换电路，其特征在于，在初始化完成后，当UART逻辑控制单元的RXD0端口只有一路串行数据输入时，设置UART通道选择信号CS_U0，通过[CS_U0]位信号来选择可接收RXD的通道数据；当串行数据接收完成后，在相应UART通道中进行串并转换，并将转换的并行数据存入各自通道的FIFO中，同时通知主控制器有数据需要进行转换；在主控制器将并行数据转换成CAN总线数据后，从相应CAN模块通道的TX端口输出；TX0～TX3端口通过设置CAN通道选择信号CS_C0～CS_C3来控制，通过[CS_C3：CS_C0]信号选择CAN总线的TX通道输出。
6.根据权利要求5所述的单点与多点通信协议转换电路，其特征在于，当UART逻辑控制单元的RXD0端口同时有多路串行数据输入时，设置UART通道选择信号CS_U0，在各自通道中进行数据处理，最终转换成CAN总线数据；由于同时有多路串行数据进行转换，当S_CAN信号为低电平时，默认UART0通道的数据从CAN0通道输出。
7.根据权利要求6所述的单点与多点通信协议转换电路，其特征在于，在初始化完成后，当CAN总线输入端口RX0～RX3有一路总线数据输入时，设置CAN总线通道选择信号CS_C0～CS_C3，通过[CS_C3：CS_C0]信号选择可接收RX端口的CAN总线数据；当CAN总线数据接收完成后，在CAN相应的模块通道中进行处理，将CAN总线数据解算成并行数据存入FIFO中，并通知主控模块FIFO中有数据需要处理，主控模块将数据送入UART逻辑控制单元，进行并行－串行转换，最终从TXD0～TXD3端口输出串行数据，UART串行输出通道由CS_U0选择控制。
8.根据权利要求7所述的单点与多点通信协议转换电路，其特征在于，当CAN总线输入端口RX0～RX3有多路总线数据同时输入时，若S_CAN信号为低电平时，默认CAN总线RX0通道数据从TXD0通道转换输出，RX1通道数据从TXD1通道转换输出，以此类推；当S_CAN信号为高电平时，多个CAN总线通道转换数据从TXD0～TXD3其中某个端口输出，UART通道选择信号由CS_U0来控制，CAN总线数据输出顺序为RX0通道数据优先级最高，RX3通道数据优先级最低。
CN202311298094.0A 2023-10-09 2023-10-09 单点与多点通信协议转换电路 Pending CN117411952A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311298094.0A CN117411952A (zh) 2023-10-09 2023-10-09 单点与多点通信协议转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311298094.0A CN117411952A (zh) 2023-10-09 2023-10-09 单点与多点通信协议转换电路

Publications (1)

Publication Number Publication Date
CN117411952A true CN117411952A (zh) 2024-01-16

Family

ID=89497174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311298094.0A Pending CN117411952A (zh) 2023-10-09 2023-10-09 单点与多点通信协议转换电路

Country Status (1)

Country Link
CN (1) CN117411952A (zh)

Similar Documents

Publication Publication Date Title
CN109947681B (zh) 串化/解串器及高速接口协议交换芯片
US10642778B2 (en) Slave master-write/read datagram payload extension
CN110837486B (zh) 一种基于FPGA的FlexRay-CPCIe通信系统
CN106066838B (zh) 基于fpga多路uart的扩展模件及扩展方法
CN101252537A (zh) 一种交换网通信系统、方法和主控板
CN103067059B (zh) 基于延迟分集和cpci总线的短波收发信道处理设备
US10579581B2 (en) Multilane heterogeneous serial bus
CN103972909A (zh) Tsc系统及其基于fpga的rs485通信方法
CN101894086A (zh) 串口集线器及多串口高速通讯方法
CN111666248A (zh) 基于fpga的rs422串口通讯控制系统及方法
CN101847135B (zh) 串接通信系统及其通信方法
CN117353758B (zh) 一种基于国产元器件的高性能sdr平台
CN108415874B (zh) 一种基于eim总线的接口扩展设备和方法
JP3989376B2 (ja) 通信システム
CN117411952A (zh) 单点与多点通信协议转换电路
CN115412614A (zh) 一种多通道总线协议转换设计方法
CN115509970A (zh) 一种fpga多通道高速信号采集处理模块
WO2018226526A1 (en) In-band hardware reset for virtual general purpose input/output interface
CN206097099U (zh) Uart扩展模件
CN210721160U (zh) 温控电路及温控装置
CN107332841A (zh) 基于PowerPC的多协议混合交换模块
CN110297795B (zh) 基于以太网phy芯片实现单路串行数据传输系统及其方法
CN108650100B (zh) 一种srio与网络接口的转换器设计方法
CN104836754A (zh) 利用高速Serdes实现背板自协商功能的方法及装置
CN114356816B (zh) 一种异步传输装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination