JPH06169078A - プリアンプ付フォトダイオード構造 - Google Patents
プリアンプ付フォトダイオード構造Info
- Publication number
- JPH06169078A JPH06169078A JP43A JP34166792A JPH06169078A JP H06169078 A JPH06169078 A JP H06169078A JP 43 A JP43 A JP 43A JP 34166792 A JP34166792 A JP 34166792A JP H06169078 A JPH06169078 A JP H06169078A
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- chip
- preamplifier
- electrode
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 プリアンプ付フォトダイオード構造におい
て、フォトダイオードチップ電極と増幅用ＩＣチップ間
の浮遊容量を低減する。 【構成】 増幅用ＩＣチップＩ表面の、フォトダイオー
ドチップＰの下面に対向する位置に、所要の長さの溝Ａ
１を設け、フォトダイオードチップＰ電極４ａ，４ｂ
と、増幅用ＩＣチップＩの表面である溝の底との間の距
離を遠ざける。 【効果】 フォトダイオード電極と増幅用ＩＣチップ間
の浮遊容量を低減することにより、高速応答が可能とな
る。かつハンダによるショートの危険性を除去すること
ができる。
て、フォトダイオードチップ電極と増幅用ＩＣチップ間
の浮遊容量を低減する。 【構成】 増幅用ＩＣチップＩ表面の、フォトダイオー
ドチップＰの下面に対向する位置に、所要の長さの溝Ａ
１を設け、フォトダイオードチップＰ電極４ａ，４ｂ
と、増幅用ＩＣチップＩの表面である溝の底との間の距
離を遠ざける。 【効果】 フォトダイオード電極と増幅用ＩＣチップ間
の浮遊容量を低減することにより、高速応答が可能とな
る。かつハンダによるショートの危険性を除去すること
ができる。
Description
【０００１】
【産業上の利用分野】この発明は光ファイバ通信に用い
られるプリアンプ付フォトダイオード構造に関するもの
である。
られるプリアンプ付フォトダイオード構造に関するもの
である。
【０００２】
【従来の技術】高速応答を達成するためにフォトダイオ
ードを裏面入射型とし、これを増幅用ＩＣチップに直接
接続したプリアンプ付フォトダイオード構造の従来例を
図５に示す。
ードを裏面入射型とし、これを増幅用ＩＣチップに直接
接続したプリアンプ付フォトダイオード構造の従来例を
図５に示す。
【０００３】図５において、Ｉは増幅用ＩＣチップ、Ｐ
はフォトダイオード（以下ＰＤともいう）チップ、１は
ｐ−Ｓｉ基板、２は該ｐ−Ｓｉ基板１上に形成されたｎ
−Ｓｉエピタキシャル層、３は該ｎ−Ｓｉエピタキシャ
ル層２上に形成されたＳｉＯ2 絶縁膜、４ａは増幅用Ｉ
Ｃチップ１の活性領域であるｎ−Ｓｉエピタキシャル層
２にＳｉＯ2 絶縁膜３を介して接続して形成された増幅
器入力電極、４ｂは同様にして形成されたＧＮＤ電極、
Ｔは増幅用ＩＣチップＩの上記電極４ａ下の増幅器入力
部、Ｂは素子分離のために形成されたｐ型拡散によるｐ
ｎ接合分離領域である。
はフォトダイオード（以下ＰＤともいう）チップ、１は
ｐ−Ｓｉ基板、２は該ｐ−Ｓｉ基板１上に形成されたｎ
−Ｓｉエピタキシャル層、３は該ｎ−Ｓｉエピタキシャ
ル層２上に形成されたＳｉＯ2 絶縁膜、４ａは増幅用Ｉ
Ｃチップ１の活性領域であるｎ−Ｓｉエピタキシャル層
２にＳｉＯ2 絶縁膜３を介して接続して形成された増幅
器入力電極、４ｂは同様にして形成されたＧＮＤ電極、
Ｔは増幅用ＩＣチップＩの上記電極４ａ下の増幅器入力
部、Ｂは素子分離のために形成されたｐ型拡散によるｐ
ｎ接合分離領域である。
【０００４】また、６はフォトダイオードチップＰのｎ
−ＩｎＰ基板、７はフォトダイオードチップＰのｐ型拡
散領域、４ｃはフォトダイオードチップＰのｐ型拡散領
域７に接続して形成されたカソード電極、４ｄはフォト
ダイオードチップＰのｎ−ＩｎＰ基板６に接続して形成
されたアノード電極、５は上記増幅用ＩＣチップ１の電
極４ａ，４ｂとフォトダイオードチップＰの電極４ｃ，
４ｄとをそれぞれ接続する半田、Ｔは増幅用ＩＣチップ
１内の増幅器入力部、Ｂはｐ型拡散によるｐｎ接合分離
領域である。
−ＩｎＰ基板、７はフォトダイオードチップＰのｐ型拡
散領域、４ｃはフォトダイオードチップＰのｐ型拡散領
域７に接続して形成されたカソード電極、４ｄはフォト
ダイオードチップＰのｎ−ＩｎＰ基板６に接続して形成
されたアノード電極、５は上記増幅用ＩＣチップ１の電
極４ａ，４ｂとフォトダイオードチップＰの電極４ｃ，
４ｄとをそれぞれ接続する半田、Ｔは増幅用ＩＣチップ
１内の増幅器入力部、Ｂはｐ型拡散によるｐｎ接合分離
領域である。
【０００５】次に組立手順について説明する。まず、Ｉ
ＣチップＩに形成した電極４ａ，４ｂ上にＡｕ，Ｓｎ等
のハンダペレット５を置き、該チップを２００〜３００
℃に加熱し、ハンダが十分に溶けた時点で該ＩＣチップ
Ｉ上にフォトダイオードチップＰを載せ、冷却する。こ
こで、もちろん、ＩＣチップＩの製造工程の最後に、電
極４ａ，４ｂの上にハンダ材を蒸着しておいてもよい。
ＣチップＩに形成した電極４ａ，４ｂ上にＡｕ，Ｓｎ等
のハンダペレット５を置き、該チップを２００〜３００
℃に加熱し、ハンダが十分に溶けた時点で該ＩＣチップ
Ｉ上にフォトダイオードチップＰを載せ、冷却する。こ
こで、もちろん、ＩＣチップＩの製造工程の最後に、電
極４ａ，４ｂの上にハンダ材を蒸着しておいてもよい。
【０００６】次に動作について説明する。図５におい
て、フォトダイオードへの入射光（波長１．３または
１．５５μｍ）は、フォトダイオードチップＰの上部よ
り入射し、ＩｎＰ基板６を透過し、ｐ拡散領域７付近の
ＩｎＧａＡｓ光吸収層で吸収される。ここで発生したキ
ャリア対がフォトダイオードチップＰに印加された逆バ
イアスにより分離され、光電流が電極（４ｃ→４ａ→４
ｂ→４ｄ）を通して流れる。上記ＩＣチップＩの増幅器
入力部Ｔに流れ込んだ光電流は、ＩＣチップＩ上の増幅
回路にて増幅され、プリアンプ付フォトダイオードの出
力として得られる。
て、フォトダイオードへの入射光（波長１．３または
１．５５μｍ）は、フォトダイオードチップＰの上部よ
り入射し、ＩｎＰ基板６を透過し、ｐ拡散領域７付近の
ＩｎＧａＡｓ光吸収層で吸収される。ここで発生したキ
ャリア対がフォトダイオードチップＰに印加された逆バ
イアスにより分離され、光電流が電極（４ｃ→４ａ→４
ｂ→４ｄ）を通して流れる。上記ＩＣチップＩの増幅器
入力部Ｔに流れ込んだ光電流は、ＩＣチップＩ上の増幅
回路にて増幅され、プリアンプ付フォトダイオードの出
力として得られる。
【０００７】
【発明が解決しようとする課題】従来のプリアンプ付フ
ォトダイオードは以上のようにフォトダイオードとＩＣ
とが直接接続されているので、フォトダイオードチップ
Ｐの電極とＩＣチップＩの表面との間の、図５における
上記フォトダイオードチップの上記２つの電極４ｃ，４
ｄのうちの長い方の電極４ｃの、ＳｉＯ2 絶縁膜３上の
電極引き出し部であって半田５を形成した部分を除いた
部分である，Ｌの領域に浮遊容量が形成され、これはよ
り高速動作を得るための障害となっていた。またフォト
ダイオードチップとＩＣとの間の狭い領域において、２
つの領域のハンダ付けを行うため、該ハンダのしみ出し
が両チップの電極間のショートを生ずる危険性があると
いう問題があった。
ォトダイオードは以上のようにフォトダイオードとＩＣ
とが直接接続されているので、フォトダイオードチップ
Ｐの電極とＩＣチップＩの表面との間の、図５における
上記フォトダイオードチップの上記２つの電極４ｃ，４
ｄのうちの長い方の電極４ｃの、ＳｉＯ2 絶縁膜３上の
電極引き出し部であって半田５を形成した部分を除いた
部分である，Ｌの領域に浮遊容量が形成され、これはよ
り高速動作を得るための障害となっていた。またフォト
ダイオードチップとＩＣとの間の狭い領域において、２
つの領域のハンダ付けを行うため、該ハンダのしみ出し
が両チップの電極間のショートを生ずる危険性があると
いう問題があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、フォトダイオードチップとＩＣ
チップ間の浮遊容量を低減できるとともに、ハンダによ
るショートの危険性を除去したプリアンプ付フォトダイ
オード構造を得ることを目的としている。
ためになされたもので、フォトダイオードチップとＩＣ
チップ間の浮遊容量を低減できるとともに、ハンダによ
るショートの危険性を除去したプリアンプ付フォトダイ
オード構造を得ることを目的としている。
【０００９】
【課題を解決するための手段】この発明に係るプリアン
プ付フォトダイオード構造は、増幅用ＩＣチップの表面
に裏面入射型のフォトダイオードを半田付けしてなり、
かつ該フォトダイオードチップの下面に対向する上記Ｉ
Ｃチップの表面に、上記フォトダイオードの上記２つの
電極のうちの長い方の第１の電極の電極引き出し部に対
向する部分を少なくとも含む溝を設けてなるものであ
る。
プ付フォトダイオード構造は、増幅用ＩＣチップの表面
に裏面入射型のフォトダイオードを半田付けしてなり、
かつ該フォトダイオードチップの下面に対向する上記Ｉ
Ｃチップの表面に、上記フォトダイオードの上記２つの
電極のうちの長い方の第１の電極の電極引き出し部に対
向する部分を少なくとも含む溝を設けてなるものであ
る。
【００１０】また、この発明に係るプリアンプ付フォト
ダイオード構造は、上記溝を、上記フォトダイオードの
下面の２つの電極の上記増幅用ＩＣチップの２つの電極
との半田による接続部を除いた領域のすべてにわたって
設けてなるものである。
ダイオード構造は、上記溝を、上記フォトダイオードの
下面の２つの電極の上記増幅用ＩＣチップの２つの電極
との半田による接続部を除いた領域のすべてにわたって
設けてなるものである。
【００１１】また、この発明に係るプリアンプ付フォト
ダイオード構造は、上記溝を増幅用ＩＣチップ内部の能
動層より深い溝とし、これにより素子間の電気的絶縁を
行うようにしたものである。
ダイオード構造は、上記溝を増幅用ＩＣチップ内部の能
動層より深い溝とし、これにより素子間の電気的絶縁を
行うようにしたものである。
【００１２】また、フォトダイオードチップとＩＣチッ
プの電極の接合直下の位置にＩＣチップ内の増幅器入力
部を位置させたものである。また、増幅用ＩＣチップの
表面に設けた溝の中に突起部を設け、両チップ間の電極
接合に用いた半田のしみ出しをこの突起部により堰き止
めてなるようにしたものである。
プの電極の接合直下の位置にＩＣチップ内の増幅器入力
部を位置させたものである。また、増幅用ＩＣチップの
表面に設けた溝の中に突起部を設け、両チップ間の電極
接合に用いた半田のしみ出しをこの突起部により堰き止
めてなるようにしたものである。
【００１３】
【作用】この発明におけるフォトダイオードチップは、
直接接続するＩＣチップの表面にフォトダイオードの一
方の電極の電極引き出し部に対向する部分を少なくとも
含んで溝を設けてあるため、フォトダイオードチップ表
面とＩＣチップ表面の溝の底との距離が開き、浮遊容量
は低減される。また、該溝を設けたことによりハンダの
広がりを抑えることができる。
直接接続するＩＣチップの表面にフォトダイオードの一
方の電極の電極引き出し部に対向する部分を少なくとも
含んで溝を設けてあるため、フォトダイオードチップ表
面とＩＣチップ表面の溝の底との距離が開き、浮遊容量
は低減される。また、該溝を設けたことによりハンダの
広がりを抑えることができる。
【００１４】また、増幅用ＩＣチップの表面にＩＣチッ
プ内部の能動層より深い溝を設け、素子間の電気的絶縁
をしたことにより、ｐｎ接合分離領域を省略することが
できる。
プ内部の能動層より深い溝を設け、素子間の電気的絶縁
をしたことにより、ｐｎ接合分離領域を省略することが
できる。
【００１５】また、フォトダイオードチップとＩＣチッ
プの電極の接合直下の位置にＩＣチップ内の増幅器入力
部を位置させたことにより、さらに余分な配線インピー
ダンスの低減を図ることができる。
プの電極の接合直下の位置にＩＣチップ内の増幅器入力
部を位置させたことにより、さらに余分な配線インピー
ダンスの低減を図ることができる。
【００１６】また、増幅用ＩＣチップの表面に設けた溝
の中に突起部を設け、電極接合に用いた半田のしみ出し
をこの突起部により堰き止めてなることにより、ハンダ
の広がりを抑えることができる。
の中に突起部を設け、電極接合に用いた半田のしみ出し
をこの突起部により堰き止めてなることにより、ハンダ
の広がりを抑えることができる。
【００１７】
実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の第１の実施例によるプリアンプ
付フォトダイオード構造を示し、図において、図６と同
一符号は同一または相当部分を示す。Ａ１はＩＣチップ
Ｉの表面の、上記フォトダイオードチップＰの下面に対
向する位置に、該フォトダイオードの下面の２つの電極
４ｃ，４ｄの、増幅用ＩＣチップの２つの電極４ａ，４
ｂとの半田５による接続部を除いた領域のすべてにわた
って設けられた溝である。これは勿論、図５における、
フォトダイオードの２つの電極４ｃ，４ｄのうちの長い
方の電極４ｃの，ＳｉＯ2 絶縁膜３上の電極引き出し部
であって半田５を形成した部分を除いた部分である、Ｌ
の領域を含むものとなっている。なお、上記溝Ａ１の紙
面と垂直な方向の長さは、フォトダイオードチップＰの
幅と同じか、それよりも長いものとなっている。
する。図１はこの発明の第１の実施例によるプリアンプ
付フォトダイオード構造を示し、図において、図６と同
一符号は同一または相当部分を示す。Ａ１はＩＣチップ
Ｉの表面の、上記フォトダイオードチップＰの下面に対
向する位置に、該フォトダイオードの下面の２つの電極
４ｃ，４ｄの、増幅用ＩＣチップの２つの電極４ａ，４
ｂとの半田５による接続部を除いた領域のすべてにわた
って設けられた溝である。これは勿論、図５における、
フォトダイオードの２つの電極４ｃ，４ｄのうちの長い
方の電極４ｃの，ＳｉＯ2 絶縁膜３上の電極引き出し部
であって半田５を形成した部分を除いた部分である、Ｌ
の領域を含むものとなっている。なお、上記溝Ａ１の紙
面と垂直な方向の長さは、フォトダイオードチップＰの
幅と同じか、それよりも長いものとなっている。
【００１８】本実施例１のプリアンプ付フォトダイオー
ド構造においては、フォトダイオードチップＰの下面と
対向するＩＣチップＩの表面の、図５におけるＬの領域
を含む広い領域にわたって溝Ａ１を設け、上記フォトダ
イオードチップＰ下面と該溝Ａ１の底面との間の距離を
広げるようにしているので、両チップ間の浮遊容量を低
減することができ、しかも該距離を広げたことにより、
ハンダによるショートの危険性を除去することができる
効果がある。
ド構造においては、フォトダイオードチップＰの下面と
対向するＩＣチップＩの表面の、図５におけるＬの領域
を含む広い領域にわたって溝Ａ１を設け、上記フォトダ
イオードチップＰ下面と該溝Ａ１の底面との間の距離を
広げるようにしているので、両チップ間の浮遊容量を低
減することができ、しかも該距離を広げたことにより、
ハンダによるショートの危険性を除去することができる
効果がある。
【００１９】なお、本実施例１において、溝Ａ１の長さ
は、上記Ｌの領域に相当するものであってもよいし、ま
た上記Ｌの領域と、フォトダイオードチップＰのカソー
ド電極４ｃのｐ型拡散領域７との接続部とを含む長さに
相当するものであってもよいものである。
は、上記Ｌの領域に相当するものであってもよいし、ま
た上記Ｌの領域と、フォトダイオードチップＰのカソー
ド電極４ｃのｐ型拡散領域７との接続部とを含む長さに
相当するものであってもよいものである。
【００２０】実施例２．図２はこの発明の第２の実施例
によるプリアンプ付フォトダイオード構造を示し、図に
おいて、Ａ２は図１の溝Ａ１に代えて、該溝を能動層２
より深く形成した溝である。
によるプリアンプ付フォトダイオード構造を示し、図に
おいて、Ａ２は図１の溝Ａ１に代えて、該溝を能動層２
より深く形成した溝である。
【００２１】本実施例２においては、溝Ａ２を能動層２
より深く形成したことにより、ＩＣチップＩの電極４
ａ，４ｂ間の電気的分離を行ったので、上記実施例１の
効果に加えて、該実施例１のようにｐｎ接合分離領域Ｂ
を設けることを不要とすることができる効果がある。
より深く形成したことにより、ＩＣチップＩの電極４
ａ，４ｂ間の電気的分離を行ったので、上記実施例１の
効果に加えて、該実施例１のようにｐｎ接合分離領域Ｂ
を設けることを不要とすることができる効果がある。
【００２２】実施例３．図３はこの発明の第３の実施例
によるプリアンプ付フォトダイオード構造を示し、本実
施例３はこの図３に示すように、上記実施例２の構成に
加えて、フォトダイオードチップＰとＩＣチップＩとの
電極接合部の直下に、増幅用ＩＣチップの増幅部への電
極入力部Ｔを設けるようにしたものである。
によるプリアンプ付フォトダイオード構造を示し、本実
施例３はこの図３に示すように、上記実施例２の構成に
加えて、フォトダイオードチップＰとＩＣチップＩとの
電極接合部の直下に、増幅用ＩＣチップの増幅部への電
極入力部Ｔを設けるようにしたものである。
【００２３】本実施例３においては、ＩＣチップ増幅部
への電極入力部Ｔを、フォトダイオードチップＰとＩＣ
チップＩとの電極接合部の直下に位置させることによ
り、上記実施例２の効果に加えて、さらに余分な配線イ
ンピーダンスの低減を図ることができる効果がある。
への電極入力部Ｔを、フォトダイオードチップＰとＩＣ
チップＩとの電極接合部の直下に位置させることによ
り、上記実施例２の効果に加えて、さらに余分な配線イ
ンピーダンスの低減を図ることができる効果がある。
【００２４】実施例４．図４は本発明の第４の実施例に
よるプリアンプ付フォトダイオード構造を示す。本実施
例４はこの図４に示すように、電極部４ａ，４ｂからの
ハンダ５のしみ出しが大きい場合において、溝Ａ２中に
複数の突起部Ｃ１，Ｃ２を形成することにより、該突起
部Ｃ１，Ｃ２によりハンダの溝Ａ２内での広がりを堰き
止めるようにしたものである。これにより、上記実施例
２，３の効果に加えて、ハンダによるショートの危険性
を除去することができる。なお、この突起部Ｃ１，Ｃ２
の大きさはできるだけ小さい方が好ましいものである。
よるプリアンプ付フォトダイオード構造を示す。本実施
例４はこの図４に示すように、電極部４ａ，４ｂからの
ハンダ５のしみ出しが大きい場合において、溝Ａ２中に
複数の突起部Ｃ１，Ｃ２を形成することにより、該突起
部Ｃ１，Ｃ２によりハンダの溝Ａ２内での広がりを堰き
止めるようにしたものである。これにより、上記実施例
２，３の効果に加えて、ハンダによるショートの危険性
を除去することができる。なお、この突起部Ｃ１，Ｃ２
の大きさはできるだけ小さい方が好ましいものである。
【００２５】
【発明の効果】以上のように、この発明にかかるプリア
ンプ付フォトダイオード構造によれば、ＩＣチップ表面
のフォトダイオードチップ下面に対向する位置に、少な
くともフォトダイオードの一方の電極の電極引き出し部
の長さに相当する長さの溝を設けたので、ＩＣチップと
フォトダイオードチップ間に生ずる浮遊容量を低減する
ことができ、高速動作が可能なプリアンプ付フォトダイ
オード構造を得ることができる効果がある。かつ、上記
溝を設けたことによりハンダの広がりを抑えることがで
き、ハンダによるショートの危険性を除去することがで
きる効果がある。
ンプ付フォトダイオード構造によれば、ＩＣチップ表面
のフォトダイオードチップ下面に対向する位置に、少な
くともフォトダイオードの一方の電極の電極引き出し部
の長さに相当する長さの溝を設けたので、ＩＣチップと
フォトダイオードチップ間に生ずる浮遊容量を低減する
ことができ、高速動作が可能なプリアンプ付フォトダイ
オード構造を得ることができる効果がある。かつ、上記
溝を設けたことによりハンダの広がりを抑えることがで
き、ハンダによるショートの危険性を除去することがで
きる効果がある。
【００２６】また、増幅用ＩＣチップの表面にＩＣチッ
プ内部の能動層より深い溝を設け、ＩＣチップ内の素子
間の電気的絶縁をこの溝により行うことにより、ｐｎ接
合分離領域を設けることを省略できる効果がある。
プ内部の能動層より深い溝を設け、ＩＣチップ内の素子
間の電気的絶縁をこの溝により行うことにより、ｐｎ接
合分離領域を設けることを省略できる効果がある。
【００２７】また、フォトダイオードチップとＩＣチッ
プの電極との接合直下の位置にＩＣ内の増幅器入力部を
位置させることにより、さらに余分な配線インピーダン
スの低減を図ることができる効果がある。
プの電極との接合直下の位置にＩＣ内の増幅器入力部を
位置させることにより、さらに余分な配線インピーダン
スの低減を図ることができる効果がある。
【００２８】また、増幅用ＩＣチップの表面に設けた溝
の中に突起部を設け、電極接合に用いた半田のしみ出し
をこの突起部により堰き止めることにより、ハンダの広
がりを抑えることができ、ハンダによるショートの危険
性を除去することができる効果がある。
の中に突起部を設け、電極接合に用いた半田のしみ出し
をこの突起部により堰き止めることにより、ハンダの広
がりを抑えることができ、ハンダによるショートの危険
性を除去することができる効果がある。
【図１】この発明の実施例１によるプリアンプ付フォト
ダイオード構造を示す断面図。
ダイオード構造を示す断面図。
【図２】この発明の実施例２によるプリアンプ付フォト
ダイオード構造を示す断面図。
ダイオード構造を示す断面図。
【図３】この発明の実施例３によるプリアンプ付フォト
ダイオード構造を示す断面図。
ダイオード構造を示す断面図。
【図４】この発明の実施例４によるプリアンプ付フォト
ダイオード構造を示す断面図。
ダイオード構造を示す断面図。
【図５】従来のプリアンプ付フォトダイオード構造を示
す断面図。
す断面図。
Ｉ 増幅用ＩＣチップ Ｐ フォトダイオードチップ １ ｐ−Ｓｉ基板 ２ ｎ−Ｓｉエピタキシャル層 ３ ＳｉＯ2 絶縁膜 ４ａ 増幅器入力電極 ４ｂ ＧＮＤ電極 ４ｃ カソード電極 ４ｄ アノード電極 ５ 半田 ６ ｎ−ＩｎＰ基板 ７ ｐ型拡散領域 Ａ１ 溝 Ａ２ 溝 Ａ３ 溝 Ｔ 増幅器入力部 Ｂ ｐ型拡散ｐｎ接合分離領域
Claims (6)
- 【請求項１】 プリアンプを有するフォトダイオードの
構造において、 プリアンプを構成する増幅用ＩＣチップの表面の２つの
電極に、裏面入射型のフォトダイオードの２つの電極を
それぞれ半田付けしてなり、 かつ該フォトダイオードの下面に対向する上記ＩＣチッ
プの表面に、上記フォトダイオードの上記２つの電極の
うちの長い方の第１の電極の電極引き出し部に対向する
部分を少なくとも含む溝を設けてなることを特徴とする
プリアンプ付フォトダイオード構造。 - 【請求項２】 請求項１記載のプリアンプ付フォトダイ
オード構造において、 上記溝は、上記フォトダイオードの第１の電極の該フォ
トダイオードの拡散領域との接続部および該第１の電極
の電極引き出し部に対向する部分を含むものであるプリ
アンプ付フォトダイオード構造。 - 【請求項３】 請求項１記載のプリアンプ付フォトダイ
オード構造において、 上記溝は、上記フォトダイオードの下面の２つの電極
の、上記増幅用ＩＣチップの２つの電極との半田による
接続部を除いた領域のすべてにわたって設けられている
ことを特徴とするプリアンプ付フォトダイオード構造。 - 【請求項４】 請求項１ないし３のいずれかに記載のプ
リアンプ付フォトダイオード構造において、 上記溝は、上記増幅用ＩＣチップの表面に該ＩＣ内部の
能動層より深い深さまで達するものであり、 該溝により素子間の電気的絶縁をしてなることを特徴と
するプリアンプ付フォトダイオード構造。 - 【請求項５】 請求項１ないし４のいずれか記載のプリ
アンプ付フォトダイオード構造において、 上記フォトダイオードの電極と上記ＩＣチップの電極と
の接合直下の位置に、該ＩＣ内の増幅器入力部を位置さ
せたことを特徴とするプリアンプ付フォトダイオード構
造。 - 【請求項６】 請求項１ないし５のいずれかに記載のプ
リアンプ付フォトダイオード構造において、 上記増幅用ＩＣチップの表面に設けた上記溝の中に突起
部を設け、 上記フォトダイオードの電極と上記ＩＣチップの電極と
の接合に用いた半田のしみ出しをこの突起部により堰き
止めてなることを特徴とするプリアンプ付フォトダイオ
ード構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4341667A JP2798333B2 (ja) | 1992-11-27 | 1992-11-27 | プリアンプ付フォトダイオード構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4341667A JP2798333B2 (ja) | 1992-11-27 | 1992-11-27 | プリアンプ付フォトダイオード構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06169078A true JPH06169078A (ja) | 1994-06-14 |
| JP2798333B2 JP2798333B2 (ja) | 1998-09-17 |
Family
ID=18347859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4341667A Expired - Lifetime JP2798333B2 (ja) | 1992-11-27 | 1992-11-27 | プリアンプ付フォトダイオード構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2798333B2 (ja) |
-
1992
- 1992-11-27 JP JP4341667A patent/JP2798333B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2798333B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357121A (en) | Optoelectronic integrated circuit | |
| US8062919B2 (en) | Monolithic silicon-based photonic receiver | |
| JP4034153B2 (ja) | 半導体受光装置 | |
| EP0712165B1 (en) | Photoelectric conversion module | |
| JP2798333B2 (ja) | プリアンプ付フォトダイオード構造 | |
| JPH06163977A (ja) | フォトカプラ | |
| JP3008571B2 (ja) | 受光装置 | |
| JPS6211796B2 (ja) | ||
| JPS62112382A (ja) | 半導体受光装置 | |
| JP5642593B2 (ja) | 裏面入射型半導体受光素子、光受信モジュール、光トランシーバ | |
| JPH04167565A (ja) | フリップチップ型受光素子 | |
| JP3794606B2 (ja) | 受光素子用接合容量 | |
| JP4459472B2 (ja) | 光検出器 | |
| JP2847561B2 (ja) | 半導体受光素子 | |
| JP2707147B2 (ja) | 半導体装置 | |
| JP2007300133A (ja) | 半導体受光装置 | |
| JPH0487377A (ja) | 半導体受光素子 | |
| JPH07273370A (ja) | 光半導体装置 | |
| JP2649862B2 (ja) | 回路内蔵受光素子の製造方法 | |
| JP2712208B2 (ja) | 受光素子 | |
| JP2000269537A (ja) | 半導体受光装置 | |
| JPH04373181A (ja) | フォトカプラ | |
| JPS6329427B2 (ja) | ||
| JP2002134761A (ja) | 受光装置 | |
| Kyomasu | Integrated master slice‐type transimpedance amplifier photosensors using pin‐bipolar process |