JPH0487377A

JPH0487377A - 半導体受光素子

Info

Publication number: JPH0487377A
Application number: JP2201527A
Authority: JP
Inventors: Fumihiko Kuroda; 黒田　文彦
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-07-31
Filing date: 1990-07-31
Publication date: 1992-03-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、モジュール化に適した半導体受光素子に係わ
り、特にコンデンサを一体形成した半導体受光素子に関
する。

（従来の技術）近年、ファイバの損失が最小となる波長１．５５μｍの
光を用いたＭｂｐｓクラスの光通信システムは既に実用
化され、ＧｂｐＳクラスのシステムも実用化されようと
している。このような高速伝送システムの実用化には、
浮遊容量等の削減のために部品の集積化が必須である。

しかし、電子部品同士の集積化は容易であるが、レーザ
、フォトダイオード（ＰＤ）、ファイバ等とのモノリシ
ック集積化は困難である。このため、これらをモジュー
ル化したかたちで実用化しようとする試みがなされてい
る。

既に提案されている受信モジュールの一例として、Ｉｎ
ＧａＡｓ−ＡＰＤ　（アバランシェ・フォトダイオード
）を用いた例を第９図に示す。

各電子素子はモノリシックに集積されてトランインピー
ダンス素子型のプリアンプを形成しているが、ＡＰＤや
周辺の抵抗Ｒｖ及びコンデンサＣｖは、個別の部品を外
付けしているのが実情である。

ここで、ＡＰＤやｐｉｎ等のＰＤは、光を受けて内部で
電流を発生させる素子であるが、電源インピーダンスが
高く、且つ入力光が大きいとき、ＰＤで発生する電流に
よってＰＤに印加されるバイアス電圧が変動するため、
ＰＤの感度や応答速度等が変化してしまう。また、電源
等からサージが入ると、ＰＤが破壊されてしまう。これ
らのバイアス電圧の変動やサージを抑えるのが、Ｒｖ、
Ｃｖの働きである。そのため、Ｃｖはバイパスコンデン
サと呼ばれるが、例えば１０００〜ｅｏｏｏｐ　Ｆとい
った大きな値のものが選ばれる。このような大きな値の
コンデンサを個別の素子でモジュールに組み込もうとす
ると、その実装面積も大きなものとなってしまう。これ
は、小型化、小部品点数化が必須のモジュールでは致命
的な欠点となる。

また、第９図ではＡＰＤの出力をトランスインピーダン
スアンプの入力に直結した一例をあげたが、ＡＰＤの出
力を、コンデンサＣｉ（カップリングコンデンサ）を介
してアンプの入力に入れることもよくなされる。これも
やはり、入力光が大きい場合や、その消光比が大きい場
合に、ＰＤでの過大な直流電流の発生により、アンプを
構成するＦＥＴのバイアス電圧が変動することを抑える
ためである。このＣｉを、アンプを構成する電子素子と
集積することは容易である。しかし、ＰＤのみが個別素
子として接続されるとき、ＰＤ−Ｃｉ間に配線の必要が
生じる。Ｇｂｐｓクラスのシステムを構成するためには
、この配線のインダクタンスが無視できなくなるため、
この配線はできるだけ短く、且つ強固にした方がよいが
、現状ではそれが困難である。

（発明が解決しようとする課題）このように従来、高速・大容量の光通信システムにおい
ては、外付けのコンデンサを使用したのでは小型化モジ
ュールを製作するのに障害があった。また、フォトダイ
オードの出力をアンプの入力へ容量結合する際、その配
線を短（且つ強固にすることは困難であった。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、モジュールに組み込んだ際に小型化
をはかることができ、且つアンプを構成する電子素子等
への接続配線を短く強固にできる半導体受光素子を提供
することにある。

［発明の構成］（課題を解決するための手段）本発明の骨子は、受光素子を構成する半導体基体に接続
される通常の２つの電極の他に、半導体基体に薄い誘電
体膜を介して接続する電極を設けることにより、半導体
受光素子にコンデンサを一体形成することにある。

即ち本発明は、半導体基体中にｐｎ接合障壁若しくはシ
ョットキー障壁による受光領域を有し、この受光領域に
電気的に接続され、該受光領域の障壁に対して逆バイア
スとなる電圧を印加する第１．第２の電極が設けられた
半導体受光素子において、前記半導体基体に誘電体膜を
介して第３の電極を設け、この第３の電極を他の電子素
子（電子回路）に接続、又は接地するようにしたもので
ある。

（作用）半導体基体に薄い誘電体膜を介して接続される第３の電
極は、そ屯のみでコンデンサを形成する。従って、この
コンデンサをバイパスコンデンサとして利用することに
より、従来困難であった、受信モジュールの小型化、省
部品化が達成できる。また、このコンデンサを介してＰ
Ｄの出力をアンプ等の電子素子に入力させることにより
、接続配線を短く且つ強固にすることが可能となる。

（実施例）以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例に係わる半導体受光素子の概
略構成を示す断面図であり、波長１．５５μｍの受信を
目的としたｐ　ｉ　ｎ−ＰＤに適用した例を示している
。ｎ型ＩｎＰ基板１１上に、それぞれｎ型のＩｎＰバッ
ファ層１２゜Ｉ　ｎＧａＡｓ光吸収層１３．ＩｎＰウィ
ンド層１４をエピタキシャル成長した後、ＳｉＮ等の絶
縁膜（誘電体膜）１５をマスクとしてＺｎやＣｄ等のｐ
型不純物を選択的に拡散し、ｐｎ接合１６を形成する。

この半導体基体１０に、第１の電極としてｎ側電極２１
を、第２の電極としてｎ側電極２２をそれぞれ形成する
のは通常のｐｉｎ−ＰＤと同様であるが、本実施例では
さらに絶縁膜１５上に第３の電極２３を形成する。ｎ側
電極２１と第３の電極２３との間隔は、ｐｎ接合１６か
ら延伸する空乏層の幅Ｗよりも広くする必要がある。そ
の後、ｎ側電極２２に光入射窓２４を開け、この窓２４
に反射防止膜２５を被着することにより、ｐｉｎ−ＰＤ
が完成することになる。

ｎ側電極２２への窓開けは、通常のエツチング工程で可
能であるが、先に反射防止膜２５を被着しておき、ｎ側
電極２２を蒸着後、リフトオフ工程により光入射窓２５
を開けてもよい。

この例では、光入射窓２４はｎ側電極２２に開けたが、
ｎ側電極２１に開けてもよいのは勿論である。また、第
１図ではｎ側電極２１と第３の電極２３とを同一面に設
けたが、ｎ側電極２２と第３の電極２３を同一面に設け
ることも可能であり、さらに後述するように、３つの電
極全てを同一面に設けることも可能である。ＰＤは必ず
しもｐｎ接合を持つ必要はなく、ショットキー障壁によ
り受光部を形成してもよい。

次に、本実施例素子の実装形態の例を第２図に示す。Ｆ
ＥＴ３１等を集積してプリアンプを形成した実装基板３
０上にポンディングパッド３２．３３を形成しておき、
メタルバンブでフリップチップを接続する。即ち、ｎ側
電極２１をバッド３２に接続し、第３の電極２３をパッ
ド３３に接続する。ｎ側電極２２への接続は、通常のワ
イヤボンディングで可能である。

次に、外部の回路との接続形態の例を第３図〜第５図に
示す。各図の　（ａ）は素子構造断面とその接続状態、
（ｂ）は等価回路であり、点線で囲まれた範囲が本実施
例により一体化された領域を示す。第３図はＰＤの出力
をアンプの入力に直結し、第３の電極２３と絶縁膜１５
とで形成されるコンデンサＣｐを接地した例である。

第４図はＰＤの出力をコンデンサＣｐを介してアンプの
入力に接続した例である。いずれも、高周波信号ｆは図
の矢印のように流れるので、電源回路へつながる線はあ
まり短くする必要はない。

第１〜第３の電極全てを同一面上に形成することもでき
る。その例を第５図に示す。この場合、ｎ側電極２２を
ｎ側電極２１の外側に形成し、さらにその外側に絶縁膜
１５を介して第３の電極２３を形成する。このときは全
ての配線を強固に、且つ最短距離で接続できる。電極配
置は、例えば第６図のように取り得るが、この場合はｎ
側電極２２にギャップＧｐが生じる。

そこで、ｍ７図のように、半絶縁性基板４１に不純物導
入領域４２を形成し、これを配線として用いることも可
能である。こうすると、第６図中の電極のギャップｃｐ
をなくすことができる。なお、第７図において、４３は
絶縁膜、４４は配線層を示している。

コンデンサＣｐは半導体基体１０の下面にも取ることが
できる。このとき、第８図に示すように、実装基板との
間でコンデンサを形成させることもできる。即ち、半絶
縁性基板４１に不純物導入領域４２を形成し、この上に
装着された薄い絶縁膜４３．ボンディング電極４５を介
して半導体基体１０を接続する。不純物導入領域４２は
、勿論アンプの入力へ接続されている。

この図のように半導体基体１０は半絶縁性基板４１へ必
ずしも埋め込まれている必要はないが、埋込むことによ
って、ボンディングワイヤ４６を最短距離で接続するこ
とができる。

このように本実施例によれば、半導体基体１０にｐ側及
びｎ側の電極２１．２２とは別に、絶縁膜１５を介して
第３の電極２３を設けているので、コンデンサが一体形
成されたｐｉｎ−ＰＤを実現することができる。そして
、このコンデンサを第３図のようにバイパスコンデンサ
として利用することにより、受信モジュールの小型化、
省部品化を達成することができる。また、第４図乃至第
８図のように、このコンデンサを介してＰＤの出力をア
ンプ等の電子素子に入力させることにより、接続配線を
短く且つ強固にすることが可能となる。

なお、本発明は上述した実施例に限定されるものではな
い。実施例では、波長１．５５μｍの受信を目的とした
ｐ　ｉ　ｎ−ＰＤを例にとって説明したが、他の波長の
受光を目的とした他の組成のＰＤにも適用できることは
いうまでもない。

さらに、ｐｉｎ構造に限らずＡＰＤに適用することもで
きる。また、電極配置、接続形態には種々の変形１組み
合わせが考えられ、さらにｐとｎの関係は逆にしてもよ
い。また、フリップチップ接続されたＰＤばかりでなく
、モノリシックに接続されたＰＤにも、この発明を適用
することが可能である。また、本発明はＰＤに限らず半
導体レーザや発光ダイオード等にも適用可能である。こ
の場合は第３の電極を、例えば変調信号入力手段として
用いることができる。

その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。

［発明の効果コ以上詳述したように本発明によれば、受光素子を構成す
る半導体基体に接続される通常の２つの電極の他に、半
導体基体に薄い誘電体膜を介して電極を設けることによ
り、半導体受光素子にコンデンサを一体形成することが
できる。

従って、モジュールに組み込んだ際に小型化をはかるこ
とができ、且つアンプを構成する電子素子等への接続配
線を短く強固にすることが可能となる。

【図面の簡単な説明】第１図は本発明の一実施例に係わる半導体受光素子の概
略構成を示す断面図、第２図は実施例素子の実装方法を
説明するための斜視図、第３図乃至第５図は実施例素子
の接続方法を説明するための図、第６図は実施例素子の
電極配置を示す平面図、第７図及び第８図は実施例素子
の実装方法を示す断面図、第９図は従来の受光素子モジ
ュールの接続方法を説明するための回路構成図である。１０・・・半導体基体、１１−ｎ　−Ｉ　ｎ　Ｐ基板、１２・・・ｎ−１ｎＰバッファ層、１３・−１ｎＧａＡ−ｓ光吸収層、１４・・・ＩｎＰウィンド層、１５・・・絶縁膜（誘電体膜）、１６・・・ｐｎ接合、２１・・・ｐ側電極（第１の電極）、２２・・・ｎ側電極（第２の電極）、２３・・・Ｍ３の電極、３０・・・実装基板、３１・・・ＦＥＴ。３２．３３・・・パッド。第１図出願人代理人　弁理士　鈴　江　武彦第２図第図第図ｚ第図第図

Claims

【特許請求の範囲】

半導体基体中にｐｎ接合障壁若しくはショットキー障壁
による受光領域を有し、この受光領域に電気的に接続さ
れ、該受光領域の障壁に対して逆バイアスとなる電圧を
印加する第１、第２の電極が設けられた半導体受光素子
において、前記半導体基体に誘電体膜を介して第３の電
極を設け、この第３の電極を他の電子素子に接続、又は
接地してなることを特徴とする半導体受光素子。