JPH06168199A

JPH06168199A - 入出力制御方式

Info

Publication number: JPH06168199A
Application number: JP32170592A
Authority: JP
Inventors: Eiji Takano; 栄治高野
Original assignee: NEC Ibaraki Ltd
Current assignee: NEC Ibaraki Ltd
Priority date: 1992-12-01
Filing date: 1992-12-01
Publication date: 1994-06-14

Abstract

(57)【要約】【構成】入出力制御装置にデータバッファと同一デー
タ個数制御部または転送データ格納レジスタおよび複写
実行部およびアドレス制御部とを設け、チャネル制御装
置にもチャネルバッファと、入出力制御装置にに対応す
る転送データ格納レジスタおよび複写実行部およびアド
レス制御部または同一データ個数制御部とを設ける。【効果】同一データを何回も連続して転送しなければ
ならないとき、そのデータと転送回数とを１回の転送で
送出することが可能になり、従ってデータの転送回数を
削減してチャネルバスの使用権を速かに他のチャネル制
御装置に渡すことが可能となり、総合的なデータの転送
能力を向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、システムバスを介して
主記憶制御装置に接続される入出力制御装置と、前記入
出力制御装置にデータ転送路を共通にするチャネルバス
を介して接続され周辺制御装置を接続するための共通イ
ンタフェースを有する複数台のチャネル制御装置とを備
える入出力制御方式に関する。

【０００２】

【従来の技術】システムバスを介して主記憶制御装置に
接続される入出力制御装置と、前記入出力制御装置にデ
ータ転送路を共通にするチャネルバスを介して接続され
周辺制御装置を接続するための共通インタフェースを有
する複数台のチャネル制御装置とを備える従来の入出力
制御方式は、主記憶制御装置の入出力制御装置との間の
プロトコルはシステムに依存し、１回のデータ転送にお
いて８〜３２バイト単位の転送バイト数でパケット転送
を行っている。

【０００３】例えば、システムバスのデータ転送路の幅
が４バイトで、１回のデータ転送の転送バイト数が１６
バイト単位であるとき、４バイトの転送データを４回連
続し送出するパケット転送となっている。

【０００４】このため、主記憶制御装置に対してデータ
を転送するとき、入出力制御装置に接続されている複数
台のチャネル制御装置には、それぞれ１６バイトのバッ
ファが用意されており、このバッファに１６バイトの転
送データが格納されると、システムバスに対して転送の
許可を得るための要求を出し、この要求が受付けられる
と、４バイト単位のデータを４回連続し送出している。

【０００５】また、主記憶制御装置からデータを読出す
場合は、バッファに１６バイトの空きエリアができたと
き、システムバスに対して転送の許可を得るための要求
を出力し、この要求が受付けられると、主記憶制御装置
から４バイト単位のデータを４回連続して入力し、それ
らを入出力制御装置のバッファに一時的に格納してい
る。

【０００６】入出力制御装置には、４〜８バイト程度の
データ転送路を共通にするチャネルバスを介して複数台
のチャネル制御装置が接続されており、各チャネル制御
装置は、それぞれ周辺制御装置を接続するための１バイ
トの幅のデータ転送路を含む共通インタフェースを有し
ている。

【０００７】入出力制御装置のデータ転送路の幅が４バ
イトであり、チャネル制御装置の共通インタフェースの
データ転送路の幅が１バイトであってそれらのデータ転
送路の幅が異っているため、チャネル制御装置には、そ
れらの整合を図るためのチャネルバッファが設けてあ
り、チャネル制御装置は、入出力制御装置から送られて
くる４バイト単位のデータをこのチャネルバッファに一
時的に格納し、ここから１バイト単位にデータを読出し
て、共通インタフェースのデータ転送路に送出してい
る。

【０００８】チャネル制御装置はまた、共通インタフェ
ースにおいてデータとデータとの間に切れ目が生じて空
き時間が発生しないように、チャネルバッファに数ワー
ドのデータを格納するようにしている。

【０００９】入出力制御装置のデータバッファとチャネ
ル制御装置のチャネルバッファとの間のデータの転送方
式は、複数のチャネル制御装置が同時に動作できるよう
にするために、一つのチャネル制御装置がチャネルバス
を専有しないようにする必要があり、このため、システ
ムバスにおけるデータ転送方式のようなパケット転送に
よる連続転送ではなく、数バイト単位で転送を行って、
連続しては転送しない。

【００１０】例えば、転送単位が４バイトであり、入出
力制御装置のデータバッファの容量１６バイトであると
すると、４バイトのデータ転送を４回行う。

【００１１】

【発明が解決しようとする課題】上述したような従来の
入出力制御方式は、転送するデータのビットパターンに
無関係に、すべてのデータに対して数バイト単位で数ワ
ードのデータの転送を行っている。例えば、４バイト単
位でデータの転送を行うとき、“００００００００”の
データが連続しているときや、“ＦＦＦＦＦＦＦＦ”の
データが連続しているとき、同じデータを何回も転送す
ることになる。

【００１２】プログラムの中では、プログラムエリアと
データエリアとが分かれているのが一般的であり、プロ
グラムエリア内のビットパターンはランダムパターンで
あるが、データエリア内においては、ある程度同じビッ
トパターンがあり、また、フルに使用していないデータ
エリアにおいては、“００００００００”や“ＦＦＦＦ
ＦＦＦＦ”をダミーのデータとしていることがある。

【００１３】更に、周辺装置として固定長セクタの磁気
ディスク装置を接続しており、データ長が一定の長さに
規定されているとき、その規定長に満たないデータに
は、ダミーのデータが格納されている。

【００１４】このような場合、同一データが連続して存
在しており、従来の入出力制御方式は、同じデータを何
回も転送しなければならないという欠点を有している。

【００１５】本発明の目的は、同一データが連続して存
在して場合に、転送すべきデータを圧縮して転送するこ
とにより、データの転送回数を削減してチャネルバスの
使用権を速かに他のチャネル制御装置に渡すことができ
るようにすることにより、総合的なデータの転送能力を
向上させた入出力制御方式を提供することにある。

【００１６】

【課題を解決するための手段】本発明の第一の入出力制
御方式は、システムバスを介して主記憶制御装置に接続
される入出力制御装置と、前記入出力制御装置にデータ
転送路を共通にするチャネルバスを介して接続され周辺
制御装置を接続するための共通インタフェースを有する
複数台のチャネル制御装置とを備える入出力制御方式で
あって、前記主記憶制御装置との間のデータ転送を数バ
イト単位のパケット転送によって行うための転送データ
を格納するデータバッファと、前記データバッファに格
納されている前記転送データの中に同一データが連続し
て何個含まれているかを判断して同一データ個数を作成
する同一データ個数制御部とを有する前記入出力制御装
置と、前記共通インタフェース内のデータ転送路のデー
タビット幅と前記入出力制御装置内のデータビット幅と
の差異を整合するためのチャネルバッファと、前記チャ
ネルバッファから読出した転送データまたは前記入出力
制御装置から前記チャネルバスを介して送られてきた転
送データを一時的に格納する転送データ格納レジスタ
と、前記入出力制御装置の前記同一データ個数制御部か
ら送られてきた前記同一データ個数を基に前記転送デー
タ格納レジスタの内容を前記チャネルバッファに書込む
動作の制御を行う複写実行部と、前記チャネルバッファ
の書込みアドレスまたは読出しアドレスを出力するアド
レス制御部とを有する前記チャネル制御装置とを備えた
ものである。

【００１７】本発明の第二の入出力制御方式は、システ
ムバスを介して主記憶制御装置に接続される入出力制御
装置と、前記入出力制御装置にデータ転送路を共通にす
るチャネルバスを介して接続され周辺制御装置を接続す
るための共通インタフェースを有する複数台のチャネル
制御装置とを備える入出力制御方式であって、前記主記
憶制御装置との間のデータ転送を数バイト単位のパケッ
ト転送によって行うための転送データを格納するデータ
バッファと、前記データバッファから読出した転送デー
タまたは前記チャネル制御装置から前記チャネルバスを
介して送られてきた転送データを一時的に格納する転送
データ格納レジスタと、前記チャネル制御装置の同一デ
ータ個数制御部から送られてきた同一データ個数を基に
前記転送データ格納レジスタの内容を前記データバッフ
ァに書込む動作の制御を行う複写実行部と、前記データ
バッファの書込みアドレスまたは読出しアドレスを出力
するアドレス制御部とを有する前記入出力制御装置と、
前記共通インタフェース内のデータ転送路のデータビッ
ト幅と前記入出力制御装置内のデータビット幅との差異
を整合するためのチャネルバッファと、前記チャネルバ
ッファに格納されている転送データの中に同一データが
連続して何個含まれているかを判断して前記同一データ
個数を作成する前記同一データ個数制御部とを有する前
記チャネル制御装置とを備えたものである。

【００１８】本発明の第三の入出力制御方式は、システ
ムバスを介して主記憶制御装置に接続される入出力制御
装置と、前記入出力制御装置にデータ転送路を共通にす
るチャネルバスを介して接続され周辺制御装置を接続す
るための共通インタフェースを有する複数台のチャネル
制御装置とを備える入出力制御方式であって、前記主記
憶制御装置との間のデータ転送を数バイト単位のパケッ
ト転送によって行うための転送データを格納するデータ
バッファと、前記データバッファに格納されている前記
転送データの中に同一データが連続して何個含まれてい
るかを判断して同一データ個数を作成する同一データ個
数制御部と、前記データバッファから読出した転送デー
タまたは前記チャネル制御装置から前記チャネルバスを
介して送られてきた転送データを一時的に格納する転送
データ格納レジスタと、前記チャネル制御装置の同一デ
ータ個数制御部から送られてきた同一データ個数を基に
前記転送データ格納レジスタの内容を前記データバッフ
ァに書込む動作の制御を行う複写実行部と、前記データ
バッファの書込みアドレスまたは読出しアドレスを出力
するアドレス制御部とを有する前記入出力制御装置と、
前記共通インタフェース内のデータ転送路のデータビッ
ト幅と前記入出力制御装置内のデータビット幅との差異
を整合するためのチャネルバッファと、前記データバッ
ファに格納されている前記転送データの中に同一データ
が連続して何個含まれているかを判断して前記同一デー
タ個数を作成する同一データ個数制御部と、前記チャネ
ルバッファから読出した転送データまたは前記入出力制
御装置から前記チャネルバスを介して送られてきた転送
データを一時的に格納する転送データ格納レジスタと、
前記入出力制御装置の前記同一データ個数制御部から送
られてきた前記同一データ個数を基に前記転送データ格
納レジスタの内容を前記チャネルバッファに書込む動作
の制御を行う複写実行部と、前記チャネルバッファの書
込みアドレスまたは読出しアドレスを出力するアドレス
制御部とを有する前記チャネル制御装置とを備えたもの
である。

【００１９】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００２０】図１は本発明の第一の実施例を示すブロッ
ク図である。

【００２１】図１において、入出力制御装置２０ａは、
システムバス４０を介して主記憶制御装置１０に接続さ
れており、４バイト単位の４ワードの転送データを格納
できるデータバッファ２１ａを有している。データバッ
ファ２１ａは、チャネルバス５０を介して接続されてい
るチャネル制御装置３０ａの数に対応した数となってい
る。入出力制御装置２０ａはまた、データバッファ２１
ａに格納されている転送データの中に同一データが連続
して何個含まれているかを判断し、その同一データの個
数に相当する数を作成する同一データ個数制御部２２ａ
も有している。

【００２２】一方、チャネル制御装置３０ａは、チャネ
ルバス５０を介して入出力制御装置２０ａと接続されて
おり、入出力制御装置２０ａとの間で同一データ個数信
号２４ａおよび転送データ２５ａの授受を行っている。
転送データ格納レジスタ３１ａは、入出力制御装置２０
ａのデータバッファ２１ａとの間で送受する転送データ
２５ａを一時的に格納する。複写実行部３３ａは、入出
力制御装置３０ａの同一データ個数制御部２２ａから送
られてくる同一データ個数信号２４ａを受信し、それを
基に転送データ格納レジスタ３１ａの内容をチャネルバ
ッファ３２ａに書込む動作の制御を行う。アドレス制御
部３４ａは、チャネルバッファ３２ａの書込みアドレス
または読出しアドレスを、チャネルバッファアドレス３
６ａとして出力する。チャネルバッファ３２ａは、入出
力制御装置２０ａのデータ転送路の幅が４バイトであ
り、チャネル制御装置３０ａの共通インタフェース６０
のデータ転送路の幅が１バイトであってそれらのデータ
転送路の幅が異っているため、それらの整合を図るため
のものである。

【００２３】次に、上述のように構成した入出力制御方
式の動作について説明する。

【００２４】主記憶制御装置１０のデータを本入出力制
御方式に転送するときは、入出力制御装置２０ａは、シ
ステムバス４０を介して送られてきたデータをデータバ
ッファ２１ａに格納する。システムバス４０のパケット
転送の１回の転送バイト数はシステムによって異なる
が、本実施例においては、４バイト単位のデータを４回
連続して転送するパケット転送である。このため、デー
タバッファ２１ａは、システムバス４０の１回のパケッ
ト転送によって一杯となる。

【００２５】次に、入出力制御装置２０ａは、データバ
ッファ２１ａに格納したデータを、データバッファ格納
データ２３ａとして同一データ個数制御部２２ａに送
る。同一データ個数制御部２２ａは、データバッファ格
納データ２３ａのワード単位のビットパターンを見て、
どのワードから何ワードに亘って同一データが連続して
いるかを判断する。例えば、データバッファ格納データ
２３ａのデータがワード単位ですべて同一データである
ときは、入出力制御装置２０ａは、同一データ個数制御
部２２ａにおいて同一データの個数に相当する数“４”
を作成して同一データ個数信号２４ａとしてチャネルバ
ス５０に送出すると共に、データバッファ２１ａのデー
タを転送データ２５ａとして１回のみチャネルバス５０
に送出する。これ以降は、データバッファ２１ａに新た
なデータが格納されない限り、データバッファ２１ａの
データを読出すことなない。

【００２６】また、データバッファ格納データ２３ａの
データが０ワード目だけが異なったデータであり、１ワ
ード〜３ワードが同一データであるときは、２回のデー
タ転送を行う。このときの１回目のデータ転送は、通常
のデータ転送を行う。すなわち、データバッファ２１ａ
の０ワード目のデータを読出して転送データ２５ａとし
てチャネルバス５０に送出する。２回目のデータ転送
は、データバッファ２１ａの１ワード目のデータを読出
して転送データ２５ａとしてチャネルバス５０に送出す
ると同時に、同一データ個数制御部２２ａにおいて同一
データの個数に相当する数“３”を作成して同一データ
個数信号２４ａとしてチャネルバス５０に送出する。

【００２７】チャネル制御装置３０ａは、チャネルバス
５０を介して入出力制御装置２０ａのデータバッファ２
１ａから転送データ２５ａとして送られてくるデータを
転送データ格納レジスタ３１ａに一時的に格納し、更
に、チャネルバス５０を介して同時に送られてくる同一
データ個数信号２４ａを、複写実行部３３ａに格納す
る。

【００２８】複写実行部３３ａは、転送データ格納レジ
スタ３１ａに格納したデータを、同一データ個数信号２
４ａの値に相当する回数だけ書込む指示を、同一データ
個数実行指示３５ａによってチャネルバッファ３２ａに
与える。また、アドレス制御部３４ａに対しても、同一
データ個数実行指示３５ａによって、同一データ個数信
号２４ａの値に相当する回数だけアドレスを作成して、
チャネルバッファアドレス３６ａとして出力する指示を
与える。

【００２９】アドレス制御部３４ａは、同一データ個数
実行指示３５ａを入力すると、転送データ格納レジスタ
３１ａに格納したデータがチャネルバッファ３２ａに１
回書込まれる度に１回ずつアドレスを更新し、同一デー
タ個数信号２４ａの値に相当する回数だけアドレスを更
新してチャネルバッファ３２ａのアドレスを管理する。

【００３０】チャネルバッファ３２ａに書込まれたデー
タは、１バイトずつ読出され、共通インタフェース６０
を介して周辺制御装置に転送される。

【００３１】図２は本発明の第二の実施例を示すブロッ
ク図である。

【００３２】本実施例は、図２に示すよう、入出力制御
装置２０ｂは、システムバス４１を介して主記憶制御装
置１０に接続されており、４バイト単位の４ワードの転
送データを格納できデータバッファ２１ｂを有してい
る。データバッファ２１ｂは、チャネルバス５１を介し
て接続されているチャネル制御装置３０ｂの数に対応し
た数となっている。入出力制御装置２０ｂはまた、チャ
ネル制御装置３０ｂから送られてくる転送データ２５ｂ
を一時的に格納する転送データ格納レジスタ７１ｂと、
チャネル制御装置３０ｂの同一データ個数制御部３７ｂ
から送られてくる同一データ個数信号７２ｂを入力して
データバッファ２１ｂの制御を行う複写実行部２７ｂ
と、データバッファ２１ｂのの書込みアドレスまたは読
出しアドレスを、チャネルバッファアドレス２８ｂとし
て出力するアドレス制御部２６ｂとを有している。

【００３３】一方、チャネル制御装置３０ｂは、チャネ
ルバス５１を介して入出力制御装置２０ｂとの間で４バ
イト単位の転送データ２５ｂおよび同一データ個数信号
７２ｂの授受を行っている。チャネルバッファ３２ｂ
は、入出力制御装置２０ｂのデータ転送路の幅が４バイ
トであり、チャネル制御装置３０ｂの共通インタフェー
ス６１のデータ転送路の幅が１バイトであってそれらの
データ転送路の幅が異っているため、それらの整合を図
るためのものである。同一データ個数制御部３７ｂは、
入出力制御装置２０ｂに対して送出するチャネルバッフ
ァ３２ｂ内の転送データの中に同一データが連続して何
個含まれているかを判断し、同一データの個数に相当す
る数を作成する。

【００３４】次に、上述のように構成した入出力制御方
式の動作について説明する。

【００３５】本入出力制御方式から主記憶制御装置１０
に対してデータを転送するときは、チャネル制御装置３
０ｂは、共通インタフェース６１を介して周辺制御装置
から１バイトずつ転送されてくるデータをチャネルバッ
ファ３２ｂに格納する。

【００３６】チャネルバッファ３２ｂは、入出力制御装
置２０ｂのデータ転送幅以上のデータを格納すると、入
出力制御装置２０ｂに対してデータ転送要求を行う。こ
の要求が受付けられると、チャネル制御装置３０ｂは、
入出力制御装置２０ｂのデータ転送幅分のデータをチャ
ネルバッファ３２ｂから読出し、転送データ２５ｂとし
てチャネルバス５１に送出する。データ転送要求が受付
けられなかったときは、チャネルバッファ３２ｂが一杯
になるまで、共通インタフェース６１を介して周辺制御
装置から転送されてくるデータを１バイトずつ格納す
る。

【００３７】このようにチャネルバッファ３２ｂにデー
タを格納しているとき、チャネル制御装置３０ｂは、チ
ャネルバッファ３２ｂに格納したデータをチャネルバッ
ファ格納データ３８ｂによって同一データ個数制御部３
７ｂに送る。

【００３８】同一データ個数制御部３７ｂは、チャネル
バッファ３２ｂに格納したデータの中で、入出力制御装
置２０ｂに対して転送すべきデータを１ワード単位と
し、そのワード単位でどのワードから何ワードに亘って
同一データが連続しているかを判断し、その同一データ
の個数に相当する数を作成する。

【００３９】例えば、入出力制御装置２０ｂのデータ転
送幅が４バイトであり、チャネルバッファ３２ｂに格納
したデータが１６バイトであるとき、４ワードの転送デ
ータを判断する。チャネルバッファ３２ｂに格納したデ
ータがすべて同じデータであるときは、同一データ個数
制御部３７ｂは、チャネルバッファ３２ｂから最初の１
ワードのデータを読出してチャネルバス５１に送出す
る。これと同時に、同一データ個数制御部３７ｂは、同
一データ個数制御部３７ｂにおいて同一データの個数に
相当する数“４”を作成して同一データ個数信号７２ｂ
としてチャネルバス５０に送出する。これによって４バ
イト×４＝１６バイトのデータが転送されたことにな
る。このようにして、転送データ２５ｂを１回だけチャ
ネルバス５１に送出することによってデータの転送を終
了する。

【００４０】また、チャネルバッファ３２ｂのデータが
０ワード目だけが異なったデータであり、１ワード〜３
ワードが同一データであるときは、２回のデータ転送を
行う。このときの１回目のデータ転送は、通常のデータ
転送を行う。すなわち、チャネルバッファ３２ｂの０ワ
ード目のデータを読出して転送データ２５ｂとしてチャ
ネルバス５１に送出する。２回目のデータ転送は、チャ
ネルバッファ３２ｂのデータの１ワード目のデータを読
出して転送データ２５ｂとしてチャネルバス５１に送出
すると同時に、同一データ個数制御部３７ｂにおいて同
一データの個数に相当する数“３”を作成して同一デー
タ個数信号７２ｂとしてチャネルバス５１に送出する。
これによって４バイト×３＝１２バイトのデータが転送
されたことになる。

【００４１】入出力制御装置２０ｂは、チャネルバス５
１を介してチャネル制御装置３０ｂのチャネルバッファ
３２ｂから転送データ２５ｂとして送られてくるデータ
を転送データ格納レジスタ７１ｂに一時的に格納し、更
に、チャネルバス５１を介して同時に送られてくる同一
データ個数信号７２ｂを、複写実行部２７ｂに格納す
る。

【００４２】複写実行部２７ｂは、転送データ格納レジ
スタ７１ｂに格納したデータを、同一データ個数信号７
２ｂの値に相当する回数だけ書込む指示を、同一データ
個数実行指示２９ｂによってデータバッファ２１ｂに与
える。また、アドレス制御部２６ｂに対しても、同一デ
ータ個数実行指示２９ｂによって、同一データ個数信号
７２ｂの値に相当する回数だけアドレスを作成して、デ
ータバッファアドレス２８ｂとして出力する指示を与え
る。

【００４３】アドレス制御部２６ｂは、同一データ個数
実行指示２９ｂを入力すると、転送データ格納レジスタ
７１ｂに格納したデータがデータバッファ２１ｂに１回
書込まれる度に１回ずつアドレスを更新し、同一データ
個数信号７２ｂの値に相当する回数だけアドレスを更新
してデータバッファ２１ｂのアドレスを管理する。

【００４４】データバッファ２１ｂに格納されたデータ
は、システムバス４１のプロトコルによって定められた
パケット転送によって主記憶制御装置１０に対して転送
される。

【００４５】図３は本発明の第三の実施例を示すブロッ
ク図である。

【００４６】本実施例は、図１の実施例と図２の実施例
の機能を合せ持つものである。

【００４７】すなわち、入出力制御装置２０ｃは、シス
テムバス４２を介して主記憶制御装置１０に接続されて
おり、データバッファ２１ｃと、同一データ個数制御部
２２ｃと、転送データ格納レジスタ７１ｃと、複写実行
部２７ｃと、アドレス制御部２６ｃとを有しており、一
方、チャネル制御装置３０ｃは、チャネルバス５２を介
して入出力制御装置２０ｃに接続されており、転送デー
タ格納レジスタ３１ｃと、複写実行部３３ｃと、アドレ
ス制御部３４ｃと、チャネルバッファ３２ｃと、同一デ
ータ個数制御部３７ｃとを有している。

【００４８】このように構成した入出力制御方式は、主
記憶制御装置１０のデータを本入出力制御方式に転送す
るとき（入力転送）は、入出力制御装置２０ｃのデータ
バッファ２１ｃおよび同一データ個数制御部２２ｃと、
チャネル制御装置３０ｃの転送データ格納レジスタ３１
ｃおよび複写実行部３３ｃおよびアドレス制御部３４ｃ
およびチャネルバッファ３２ｃとを用いて図１の実施例
と同じ動作を行う。

【００４９】本入出力制御方式から主記憶制御装置１０
に対してデータを転送するとき（出力転送）は、入出力
制御装置２０ｃのデータバッファ２１ｃおよび転送デー
タ格納レジスタ７１ｃおよび複写実行部２７ｃおよびア
ドレス制御部２６ｃと、チャネル制御装置３０ｃのチャ
ネルバッファ３２ｃおよび同一データ個数制御部３７ｃ
とを用いて図２の実施例と同じ動作を行う。

【００５０】また、複数のチャネル制御装置３０ｃのう
ちの一つのチャネル制御装置が入力転送であり、もう一
つのチャネル制御装置が出力転送であるとき、送出側の
データバッファ２１ｃおよびチャネルバッファ３２ｃに
格納してある転送データを検索して同一データ個数信号
２４ｃおよび７２ｃを作成し、受信側の複写実行部２７
ｃまたは３３ｃに送り、転送データ格納レジスタ３１ｃ
または７１ｃに格納してあるデーータを、同一データ個
数信号２４ｃまたは７２ｃの値に相当する回数だけデー
タバッファ２１ｃまたはチャネルバッファ３２ｃに書込
ませることができる。

【００５１】

【発明の効果】以上説明したように、本発明の入出力制
御方式は、入出力制御装置にデータバッファと同一デー
タ個数制御部または転送データ格納レジスタおよび複写
実行部およびアドレス制御部とを設け、チャネル制御装
置にもチャネルバッファと、入出力制御装置にに対応す
る転送データ格納レジスタおよび複写実行部およびアド
レス制御部または同一データ個数制御部とを設けること
により、同一データを何回も連続して転送しなければな
らないとき、そのデータと転送回数とを１回の転送で送
出することが可能になるという効果があり、従ってデー
タの転送回数を削減してチャネルバスの使用権を速かに
他のチャネル制御装置に渡すことが可能となり、総合的
なデータの転送能力を向上させることができるという効
果がある。

【図面の簡単な説明】

【図１】本発明の第一の実施例を示すブロック図であ
る。

【図２】本発明の第二の実施例を示すブロック図であ
る。

【図３】本発明の第三の実施例を示すブロック図であ
る。

【符号の説明】

１０主記憶制御装置２０ａ・２０ｂ・２０ｃ入出力制御装置２１ａ・２１ｂ・２１ｃデータバッファ２２ａ・２２ｃ同一データ個数制御部２３ａ・２３ｃデータバッファ格納データ２４ａ・２４ｃ同一データ個数信号２５ａ・２５ｂ・２５ｃ転送データ２６ｂ・２６ｃアドレス制御部２７ｂ・２７ｃ複写実行部２８ｂ・２８ｃチャネルバッファアドレス２９ｂ・２９ｃ同一データ個数実行指示３０ａ・３０ｂ・３０ｃチャネル制御装置３１ａ・３１ｃ転送データ格納レジスタ３２ａ・３２ｂ・３２ｃチャネルバッファ３３ａ・３３ｃ複写実行部３４ａ・３４ｃアドレス制御部３５ａ・３５ｃ同一データ個数実行指示３６ａ・３６ｃチャネルバッファアドレス３７ｂ・３７ｃ同一データ個数制御部３８ｂ・３８ｃチャネルバッファ格納データ４０・４１・４２システムバス５０・５１・５２チャネルバス６０・６１・６２共通インタフェース７１ｂ・７１ｃ転送データ格納レジスタ７２ｂ・７２ｃ同一データ個数信号

Claims

【特許請求の範囲】

【請求項１】システムバスを介して主記憶制御装置に
接続される入出力制御装置と、前記入出力制御装置にデ
ータ転送路を共通にするチャネルバスを介して接続され
周辺制御装置を接続するための共通インタフェースを有
する複数台のチャネル制御装置とを備える入出力制御方
式であって、前記主記憶制御装置との間のデータ転送を数バイト単位
のパケット転送によって行うための転送データを格納す
るデータバッファと、前記データバッファに格納されて
いる前記転送データの中に同一データが連続して何個含
まれているかを判断して同一データ個数を作成する同一
データ個数制御部とを有する前記入出力制御装置と、前記共通インタフェース内のデータ転送路のデータビッ
ト幅と前記入出力制御装置内のデータビット幅との差異
を整合するためのチャネルバッファと、前記チャネルバ
ッファから読出した転送データまたは前記入出力制御装
置から前記チャネルバスを介して送られてきた転送デー
タを一時的に格納する転送データ格納レジスタと、前記
入出力制御装置の前記同一データ個数制御部から送られ
てきた前記同一データ個数を基に前記転送データ格納レ
ジスタの内容を前記チャネルバッファに書込む動作の制
御を行う複写実行部と、前記チャネルバッファの書込み
アドレスまたは読出しアドレスを出力するアドレス制御
部とを有する前記チャネル制御装置とを備えることを特
徴とする入出力制御方式。
【請求項２】システムバスを介して主記憶制御装置に
接続される入出力制御装置と、前記入出力制御装置にデ
ータ転送路を共通にするチャネルバスを介して接続され
周辺制御装置を接続するための共通インタフェースを有
する複数台のチャネル制御装置とを備える入出力制御方
式であって、前記主記憶制御装置との間のデータ転送を数バイト単位
のパケット転送によって行うための転送データを格納す
るデータバッファと、前記データバッファから読出した
転送データまたは前記チャネル制御装置から前記チャネ
ルバスを介して送られてきた転送データを一時的に格納
する転送データ格納レジスタと、前記チャネル制御装置
の同一データ個数制御部から送られてきた同一データ個
数を基に前記転送データ格納レジスタの内容を前記デー
タバッファに書込む動作の制御を行う複写実行部と、前
記データバッファの書込みアドレスまたは読出しアドレ
スを出力するアドレス制御部とを有する前記入出力制御
装置と、前記共通インタフェース内のデータ転送路のデータビッ
ト幅と前記入出力制御装置内のデータビット幅との差異
を整合するためのチャネルバッファと、前記チャネルバ
ッファに格納されている転送データの中に同一データが
連続して何個含まれているかを判断して前記同一データ
個数を作成する前記同一データ個数制御部とを有する前
記チャネル制御装置とを備えることを特徴とする入出力
制御方式。
【請求項３】システムバスを介して主記憶制御装置に
接続される入出力制御装置と、前記入出力制御装置にデ
ータ転送路を共通にするチャネルバスを介して接続され
周辺制御装置を接続するための共通インタフェースを有
する複数台のチャネル制御装置とを備える入出力制御方
式であって、前記主記憶制御装置との間のデータ転送を数バイト単位
のパケット転送によって行うための転送データを格納す
るデータバッファと、前記データバッファに格納されて
いる前記転送データの中に同一データが連続して何個含
まれているかを判断して同一データ個数を作成する同一
データ個数制御部と、前記データバッファから読出した
転送データまたは前記チャネル制御装置から前記チャネ
ルバスを介して送られてきた転送データを一時的に格納
する転送データ格納レジスタと、前記チャネル制御装置
の同一データ個数制御部から送られてきた同一データ個
数を基に前記転送データ格納レジスタの内容を前記デー
タバッファに書込む動作の制御を行う複写実行部と、前
記データバッファの書込みアドレスまたは読出しアドレ
スを出力するアドレス制御部とを有する前記入出力制御
装置と、前記共通インタフェース内のデータ転送路のデータビッ
ト幅と前記入出力制御装置内のデータビット幅との差異
を整合するためのチャネルバッファと、前記データバッ
ファに格納されている前記転送データの中に同一データ
が連続して何個含まれているかを判断して前記同一デー
タ個数を作成する同一データ個数制御部と、前記チャネ
ルバッファから読出した転送データまたは前記入出力制
御装置から前記チャネルバスを介して送られてきた転送
データを一時的に格納する転送データ格納レジスタと、
前記入出力制御装置の前記同一データ個数制御部から送
られてきた前記同一データ個数を基に前記転送データ格
納レジスタの内容を前記チャネルバッファに書込む動作
の制御を行う複写実行部と、前記チャネルバッファの書
込みアドレスまたは読出しアドレスを出力するアドレス
制御部とを有する前記チャネル制御装置とを備えること
を特徴とする入出力制御方式。