JPH06168004A - 制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＰＩＤ形制御装置において、目標値の変化に
対して微分演算が制御応答の向上に適切に作用し、かつ
微分演算による出力信号の引戻しも発生しないようにす
る。 【構成】 減算部１は入力信号ＳＶｎと目標値ＰＶｎか
ら制御偏差Ｅｎを比例演算部１９、積分演算部２１に出
力する。入力値ＰＶｎを入力微分演算部２３ａで微分処
理し、目標値ＳＶｎを目標値微分演算部３５で微分処理
する。加算部２５は比例、積分および微分演算出力ＰＶ
ｎ、Ｉｎ、Ｄｐｎを加算して第１のＰＩＤ信号ＰＩＤｐ
ｎを第１の出力リミッタ２９へ出力する。加算部３７は
第１の出力リミッタ２９で制限された第１のＰＩＤ信号
ＰＩＤｐｎ’に目標値の微分演算出力Ｄｓｎを加算して
第２のＰＩＤ信号ＰＩＤｎを得る。第２の出力リミッタ
３３は第２のＰＩＤ信号を制限して出力信号ＭＶｎを出
力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は比例、積分および微分演
算いわゆるＰＩＤ演算を行なう制御装置に係り、特にそ
の微分演算を改良した制御装置に関する。

【０００２】

【従来の技術】従来、この種のＰＩＤ形の制御装置とし
ては、手動／自動運転のバンプレス切換が容易である等
の理由から、図９に示すような速度形ＰＩＤ構成が良く
用いられている。この構成は、減算部１で目標値ＳＶｎ
から入力信号ＰＶｎを減算して得た制御偏差Ｅｎを比例
変化分演算部３および積分変化分演算部５へ加えるとと
もに入力信号ＰＶｎを微分変化分演算部７へ加え、比例
変化分演算部３および積分変化分演算部５からの演算出
力ΔＰｎ、ΔＩｎを加算部９で加算し、この加算出力に
対して加算部１１で微分変化分演算部７からの演算出力
ΔＤｎを減算して得たＰＩＤ変化信号ΔＰＩＤｎを速度
／位置形変換部１３へ加え、このＰＩＤ変化信号ΔＰＩ
Ｄｎとこれより一時点前（ｎ−１時点）のＰＩＤ信号Ｐ
ＩＤ（ｎ−１）から速度／位置形変換部１３でＰＩＤ信
号ＰＩＤｎを演算し、このＰＩＤ信号ＰＩＤｎを出力リ
ミッタ１５を介して出力信号ＭＶｎとして出力するよう
になっている。なお、（ｎ−１）について図面では（）
を省略する（以下同じ）。

【０００３】しかも、ＰＩＤ信号ＰＩＤｎが出力リミッ
タ１５の上限値ＭＨ又は下限値ＭＬを越えたとき、変換
制御部１７によってＰＩＤ変化信号ΔＰＩＤｎのうち制
限値ＭＬ又はＭＨを越えた分を切捨てるように速度／位
置形変換部１３を制御している。この速度形ＰＩＤ構成
の制御装置は、目標値ＳＶｎの変更等によって出力信号
ＭＶｎが大きく変化しても、出力リミッタ１５によって
それを制限値ＭＨ〜ＭＬ内に制限するとともに、変換制
御部１７で速度／位置形変換部１３を制御することによ
り、過積分によって入力信号ＰＶｎが目標値ＳＶｎを行
過ぎてしまう現象いわゆるリセットワインドアップ現象
が生じるのを抑えている。

【０００４】すなわち、速度／位置形変換部１３では通
常 ＰＩＤｎ＝ＰＩＤ（ｎ−１）＋ΔＰＩＤｎ ＰＩＤ（ｎ−１）＝ＰＩＤｎ のような演算が行なわれるが、ＰＩＤ信号ＰＩＤｎが制
限値ＭＨ又はＭＬを越えているとき、変換制御部１７は
ＰＩＤ信号ＰＩＤｎを次のように変更する。 ＰＩＤｎ＞ＭＨのとき：ＰＩＤｎ＝ＭＨ、ＰＩＤ（ｎ−
１）＝ＭＨ ＰＩＤｎ＜ＭＬのとき：ＰＩＤｎ＝ＭＬ、ＰＩＤ（ｎ−
１）＝ＭＬ

【０００５】また、速度形ＰＩＤ構成に類似した位置形
ＰＩＤ構成の制御装置についても、速度形ＰＩＤ構成と
同様な出力処理が行なえるよう図１０のように積分値を
任意に変更できる積分制御部を設けたものが用いられて
いる。この構成は、減算部１からの制御偏差Ｅｎを比例
演算部１９および積分演算部２１に加えるとともに入力
信号ＰＶｎを微分演算部２３へ加え、これら比例演算部
１９、積分演算部２１および微分演算部２３からの演算
出力Ｐｎ、Ｉｎ、Ｄｎを加算部２５で加減算し、得られ
たＰＩＤ信号ＰＩＤｎを出力リミッタ１５を介して出力
信号ＭＶｎとして出力するとともに、ｎ時点のＰＩＤ信
号ＰＩＤｎが出力リミッタ１５の制限値ＭＨ又はＭＬを
越えるとき、積分制御部２７によって積分演算部２１か
らの積分出力ＩｎをＭＨ−（Ｐｎ−Ｄｎ）又はＭＬ−
（Ｐｎ−Ｄｎ）に修正制御している。

【０００６】この位置形ＰＩＤ構成の制御装置において
も、積分制御部２７を介して積分演算部２１を制御し、
過積分を抑制えて入力信号ＰＶの行過量を小さくしてリ
セットワインドアップ現象を抑えている。すなわち、図
１０の積分演算部２１は通常 Ｉｎ＝Ｉ（ｎ−１）＋ΔＩｎ Ｉ（ｎ−１）＝Ｉｎ のような演算を行なうが、ＰＩＤ信号ＰＩＤｎが制限値
ＭＨ又はＭＬを越えているとき、積分制御部２７が積分
値Ｉｎを次のように変更する。 ＰＩＤｎ＞ＭＨのとき：Ｉｎ＝ＭＨ−（Ｐｎ−Ｄｎ）、
Ｉ（ｎ−１）＝Ｉｎ ＰＩＤｎ＜ＭＬのとき：Ｉｎ＝ＭＬ−（Ｐｎ−Ｄｎ）、
Ｉ（ｎ−１）＝Ｉｎ

【０００７】ところで、上述した各制御装置は、次のよ
うな理由からステップ状に変化しない入力信号ＰＶｎだ
けを微分するようにしている。一般に、この種の制御装
置では、上述したようにＰＩＤ信号ＰＩＤｎや積分値Ｉ
ｎを変更することによってリセットワインドアップ現象
を抑えることができる反面、偏差Ｅｎに対して微分演算
を行なうようにした場合、目標値ＳＶをステップ状に変
更すると、ＰＩＤ信号ＰＩＤｎが一度制限値ＭＨ又はＭ
Ｌに達した後、制限値内に大きく引戻されるいわゆる微
分引戻し現象が発生してしまう。

【０００８】図１１はそのような微分引戻し現象を説明
する図である。図１１中の一点鎖線は、仮に図９又は図
１０の制御装置を偏差微分構成とし、目標値ＳＶをステ
ップ状に変更したとき、変換制御部１７や積分制御部２
７を設けない場合のＰＩＤ信号ＰＩＤｎの目標値変更応
答であり、微分演算が効いて出力信号ＭＶｎがピークＡ
点を有するパルス状波形となっている。このＰＩＤ信号
ＰＩＤｎに対し、図９の構成では変換制御部１７がＰＩ
Ｄ信号ＰＩＤｎのピークＡ点を出力リミッタ１５の上限
値ＭＨに抑え、図１０の構成では積分制御部２７が積分
値ＩｎをＭＨ−（Ｐｎ−Ｄｎ）に変更することにより、
各々ＰＩＤ信号ＰＩＤｎが上限値ＭＨに等しくなる処理
している。

【０００９】これは図１１中の一点鎖線で示された波形
にバイアスをかけてピークＡ点を上限値ＭＨまで下方向
に平行移動したことと等価である。そのため、変換制御
部１７や積分制御部２７を付加した場合のＰＩＤ信号Ｐ
ＩＤｎは、図１１中の点線のように目標値変更のタイミ
ングで上限値ＭＨになった後、急激に逆方向（下限値Ｍ
Ｌ側）に引戻され、その結果として同図の点線のように
入力信号ＰＶの応答が遅れるという不具合が発生する。
このような理由から上述した図９や図１０の従来構成で
は、ステップ状に変化しない入力信号ＰＶを微分する入
力微分構成となっている。

【００１０】

【発明が解決しようとする課題】しかしながら、上述し
たように制御装置を入力微分形ＰＩＤ構成にすると、目
標値ＳＶのステップ状変更に対する応答は良いが、目標
値ＳＶを時間関数で連続的に変化させ、それに入力信号
ＰＶを追従させようとすると、目標値ＳＶに対して微分
演算が効かないため追従性が悪くなる難点がある。もっ
とも、図１２に示すように、減算部１からの制御偏差Ｅ
ｎを比例変化分演算部３、積分変化分演算部５および微
分演算部２３へ加え、比例変化分演算部３および積分変
化分演算部５からの演算出力ΔＰｎ、ΔＩｎを加算部９
で加算し、この加算出力であるＰＩ変化信号ΔＰＩｎを
速度／位置形変換部１３へ加え、この速度／位置形変換
部１３からのＰＩ出力ＰＩｎを第１の出力リミッタ２９
で制限したＰＩ出力ＰＩｎ’を加算部３１へ加え、これ
と微分演算部２３からの演算出力Ｄｎとを加算部３１で
加算して得たＰＩＤ信号ＰＩＤｎを第２の出力リミッタ
３３へ加え、この第２の出力リミッタ３３から出力信号
ＭＶｎを出力する構成も提案されている。なお、変換制
御部１７は上述した図９と同様である。

【００１１】この構成は、比例変化分演算部３および積
分変化分演算部５からの演算出力ΔＰｎ、ΔＩｎだけを
まとめて速度／位置形変換部１３および変換制御部１７
によって処理した後、制御偏差Ｅｎに対する微分演算部
２３からの微分演算出力Ｄｎを加算する速度形ＰＩＤ構
成であり、ステップ状の目標値変更ＳＶに対して微分引
戻し現象は起こらないものの、やはり微分引戻し方向へ
の効きが強いため、出力信号ＭＶｎの戻りが速く、入力
信号ＰＶの応答が遅れ易い。本発明はこのような従来の
欠点を解決するためになされたもので、目標値の変化に
対して微分演算機能が制御応答の向上に適切に作用し、
微分演算による出力信号の引戻しが発生しない制御装置
の提供を目的とする。

【００１２】

【課題を解決するための手段】このような課題を解決す
るために本発明の制御装置は、入力信号を目標値に一致
させるようにそれら入力信号や目標値に対して比例、積
分および微分演算を含む演算を行なって出力信号を得る
制御装置において、それら比例および積分演算出力並び
にその入力信号の微分演算出力から得られた第１のＰＩ
Ｄ信号であって第１の出力リミッタで制限されたその第
１のＰＩＤ信号と、上記目標値の微分演算出力とを加算
して第２のＰＩＤ信号を出力し、この第２のＰＩＤ信号
を第２の出力リミッタで制限して上記出力信号を得るも
のである。

【００１３】また、本発明では、上記第１のＰＩＤ信号
が第１の出力リミッタの制限値を越えたとき、その第１
のＰＩＤ信号を制限値に一致させるよう形成可能であ
る。さらに、本発明では、上記第１および第２の出力リ
ミッタの制限値を同一値に選定することも、目標値に係
数を乗じて微分演算するよう構成可能である。

【００１４】

【作用】このような手段を備えた本発明では、制御偏差
に対する微分を入力信号に対する微分と目標値信号に対
する微分に分離されており、過積分防止のために出力リ
ミッタの制限値との大小関係を比較するＰＩＤ信号が、
比例および積分演算出力と入力信号の微分演算出力から
得た第１のＰＩＤ信号となり、かつ、その第１のＰＩＤ
信号が第１の出力リミッタの制限値を越えたとき、その
第１のＰＩＤ信号を制限値に一致させるように形成すれ
ば、目標値のステップ状の変更に対して過積分防止効果
が入力信号の動きに対する比例、微分および積分演算の
関係からスムーズに得られるし、適度な応答速度のもと
で行過量が抑制される。しかも、この第１のＰＩＤ信号
には目標値に対する微分が含まれていないため、目標値
のステップ状の変更に対して出力引戻し現象が抑えられ
る。

【００１５】そして、この第１のＰＩＤ信号を第１の出
力リミッタで制限してから目標値の微分演算出力と加算
して得た第２のＰＩＤ信号について、第２の出力リミッ
タで制限して出力信号とするから、目標値が連続的に変
化する時間関数である場合には、目標値追従性が改善さ
れる。さらに、上記第１および第２の出力リミッタの制
限値を同一値に選定する構成では、いずれかの制限値を
設定すれば双方連動設定される。さらにまた、目標値に
係数を乗じて微分演算する構成では、出力信号の引戻し
現象を発生させることなく目標値の微分出力の効きかた
を可変できる。

【００１６】

【実施例】以下本発明の実施例を図面を参照して説明す
る。なお、従来と共通する部分には同一の符号を付す。
まず、本発明の理解を容易にするために本発明の制御装
置の概略を説明しておく。図１は本発明の制御装置の概
略を上述した図１０の構成を用いて示すブロック図であ
る。図１において、入力信号ＳＶｎと目標値ＰＶｎから
制御偏差Ｅｎを減算部１で演算して比例演算部１９、積
分演算部２１に加え、入力値ＰＶｎを入力微分演算部２
３ａに加え、目標値ＳＶｎを目標値微分演算部３５に加
え、加算部２５で比例、積分および入力微分演算出力Ｐ
ｎ、Ｉｎ、Ｄｐｎを加算して得た第１のＰＩＤ信号ＰＩ
Ｄｐｎを第１の出力リミッタ２９で制限し、制限された
第１のＰＩＤ信号ＰＩＤｐｎ’と目標値微分演算部３５
からの微分演算出力Ｄｓｎを加算部３７で加算して得た
第２のＰＩＤ信号ＰＩＤｎを第２の出力リミッタ３３に
加え、この第２のＰＩＤ信号を第２の出力リミッタで制
限して出力信号ＭＶｎを得るものである。

【００１７】すなわち、本発明では入力信号ＰＶｎと目
標値ＳＶｎを別個に微分演算する構成となっている。図
２は本発明の制御装置の一実施例を具体的に示すブロッ
ク図であり、本発明を上述した図９の速度形ＰＩＤ構成
に適用したものである。図２において、減算部１は目標
値ＳＶｎから入力信号ＰＶｎを減算して制御偏差Ｅｎを
得るもので、比例変化分演算部３および積分変化分演算
部５に接続されており、微分変化分演算部（特に入力微
分変化分演算部とする）７ａには入力信号ＰＶｎが接続
されている。

【００１８】これら比例変化分演算部３、積分変化分演
算部５および入力微分変化分演算部７ａは制御偏差Ｅｎ
や入力信号ＰＶｎを演算して演算出力ΔＰｎ、ΔＩｎ、
ΔＤｐｎを出力するもので加算部９に接続されており、
加算部９は演算出力ΔＰｎ、ΔＩｎ、ΔＤｐｎを加減算
して得たＰＩＤ変化信号ΔＰＩＤｐｎを出力するもので
速度／位置形変換部１３に接続されている。速度／位置
形変換部１３はこのＰＩＤ変化信号ΔＰＩＤｐｎとこれ
より一時点前（ｎ−１時点）のＰＩＤ信号ＰＩＤｐ（ｎ
−１）から第１のＰＩＤ信号ＰＩＤｐｎを出力するもの
で、第１の出力リミッタ２９および変換制御部１７に接
続されている。

【００１９】この第１の出力リミッタ２９は、第１のＰ
ＩＤ信号ＰＩＤｐｎが制限値ＭＨ又はＭＬを越えるとき
にそれを制限値ＭＨ又はＭＬに抑えて制限された第１の
ＰＩＤ信号ＰＩＤｐｎ’を出力するもので、加算部３７
および変換制御部１７に接続されている。係数部４１は
目標値ＳＶｎに係数αを乗じるもので図１で説明した目
標値微分演算部３５に接続されており、この目標値微分
演算部３５は微分演算出力Ｄｓｎを加算部３７へ出力す
るものである。係数部４１で目標値ＳＶｎに乗じる係数
αは０〜１まで任意に可変選定可能である。

【００２０】加算部３７は第１の出力リミッタ２９から
の第１のＰＩＤ信号ＰＩＤｐｎ’と目標値微分演算部３
５からの微分演算出力Ｄｓｎを加算して第２のＰＩＤ信
号ＰＩＤｎを出力するもので、第２の出力リミッタ３３
に接続されている。この第２の出力リミッタ３３は、第
２のＰＩＤ信号ＰＩＤｎが第１の出力リミッタ２９と同
じ制限値ＭＨ又はＭＬを越えるとき、それを制限値ＭＨ
又はＭＬに抑えて出力信号ＭＶｎとして出力するもので
ある。

【００２１】変換制御部１７は、第１のＰＩＤ信号ＰＩ
Ｄｐｎが第１の出力リミッタ２９の制限値ＭＨ又はＭＬ
を越えたとき、ＰＩＤ変化信号ΔＰＩＤｐｎのうち制限
値ＭＬ又はＭＨを越えた分を切捨てるように速度／位置
形変換部１３を制御するものである。このような構成の
制御装置において、入力信号ＰＶｎと目標値ＳＶｎが別
個に微分演算されて出力信号ＭＶｎが出力される動作を
説明する。

【００２２】まず、制御偏差Ｅｎに対する比例変化分演
算部３からの演算出力ΔＰｎ、積分変化分演算部５から
の演算出力ΔＩｎ、入力信号ＰＶｎに対する入力微分変
化分演算部７ａからの演算出力ΔＤｐｎを加算部９で加
算し、 ΔＰＩＤｐｎ＝ΔＰｎ＋ΔＩｎ−ΔＤｐｎ ＰＩＤ変化信号ΔＰＩＤｐｎを得る。このＰＩＤ変化信
号ΔＰＩＤｐｎを速度／位置形変換部１３で位置形に変
換して第１のＰＩＤ信号ＰＩＤｐｎを得る。 ＰＩＤｐｎ＝ＰＩＤｐ（ｎ−１）＋ΔＰＩＤｐｎ ＰＩＤｐ（ｎ−１）＝ＰＩＤｐｎ （ここでＰＩＤｐ（ｎ−１）は一時点前の第１のＰＩＤ
信号である。）

【００２３】変換制御部１７は、これら第１のＰＩＤ信
号ＰＩＤｐｎと第１の出力リミッタ２９の制限値ＭＨ又
はＭＬを比較し、第１のＰＩＤ信号ＰＩＤｐｎが制限値
ＭＨ又はＭＬを越えていたとき、次のように第１のＰＩ
Ｄ信号ＰＩＤｐｎを修正する。 ＰＩＤｐｎ＞ＭＨのとき： ＰＩＤｐｎ＝ＭＨ ＰＩＤｐ（ｎ−１）＝ＭＨ ＰＩＤｐｎ＜ＭＬのとき： ＰＩＤｐｎ＝ＭＬ ＰＩＤｐ（ｎ−１）＝ＭＬ

【００２４】一方、目標値ＳＶｎに対する微分演算は係
数部４１で係数αを乗じて目標値微分演算を行ない、目
標値微分演算部３５からの演算出力Ｄｓｎを加算部３７
に加え、この加算部３７にて第１の出力リミッタ２９か
らの制限された第１のＰＩＤ信号ＰＩＤｐｎ’とを加算
して第２のＰＩＤ信号ＰＩＤｎを得る。 ＰＩＤｎ＝ＰＩＤｐｎ´＋Ｄｓｎ この第２のＰＩＤ信号ＰＩＤｎを第２の出力リミッタ３
３で第１の出力リミッタ２９の制限値と同じ制限値ＭＨ
又はＭＬで制限して出力信号ＭＶｎを出力する。

【００２５】このような構成において微分時間（微分の
比例定数）をＴＤ、比例定数をＫｐとすると、 Ｄｓｎ＝Ｋｐ・ＴＤ［ｄ／ｄｔ（α・ＳＶｎ）］ ΔＤｐｎ＝Ｋｐ・ＴＤ［ｄ² ／ｄｔ² （ＰＶｎ）］ となる。ここで、ｄ／ｄｔ（ ）は（ ）内を一階微分
し、ｄ² ／ｄｔ² （ ）は（ ）内を二階微分すること
を表している。

【００２６】そして、積分演算出力ΔＤｐｎは速度／位
置形変換部１３においてマイナス符号で変換されるか
ら、トータルの微分出力をＤｎとすれば、 Ｄｎ＝Ｄｓｎ＋∫（−ΔＤｐｎ）ｄｔ ＝Ｋｐ・ＴＤ［ｄ／ｄｔ（α・ＳＶｎ）］ ＋∫［（−Ｋｐ・ＴＤ（ｄ² ／ｄｔ² （ＰＶｎ）］ｄｔ ＝Ｋｐ・ＴＤ［ｄ／ｄｔ（α・ＳＶｎ）−ｄ／ｄｔ（ＰＶｎ）］ ＝Ｋｐ・ＴＤ［ｄ／ｄｔ（α・ＳＶｎ−ＰＶｎ）］ となり、ここで係数αが「１」のとき、 Ｄｎ＝Ｋｐ・ＴＤ［ｄ／ｄｔ（ＳＶｎ−ＰＶｎ）］ ＝Ｋｐ・ＴＤ［ｄ／ｄｔ（Ｅｎ）］ となる。

【００２７】そのため、変換制御部１７によって第１の
ＰＩＤ信号ＰＩＤｐｎが変更されない範囲、すなわちＭ
Ｌ≦ＰＩＤｐｎ≦ＭＨの範囲では偏差微分と特性が一致
し、目標値ＳＶが連続的に時間関数で変化する場合、入
力信号ＰＶの微分だけのＰＩＤ演算に比べて追従性が一
段と良くなる。一方、目標値ＳＶに対する目標値微分演
算部３５からの微分演算出力Ｄｓｎは、第１の出力リミ
ッタ２９の後で第１のＰＩＤ信号ＰＩＤｐｎ’に加算さ
れて変換制御部１７の処理を受けないため、偏差微分の
場合の目標値変更時の微分による出力の引戻し現象が発
生しない。

【００２８】しかも、制御対象（図示せず）からのフィ
ードバックである入力信号ＰＶの動きに対して入力微分
が働くため、第１のＰＩＤ信号ＰＩＤｐｎが第１の出力
リミッタ２９の制限値ＭＨ又はＭＬを超えるようなステ
ップ状の目標値ＳＶの変更に対し、変換制御部１７によ
って過積分防止効果がスムーズに得られるから、適度な
応答速度の下で行過量の抑制を図ることができる。上述
した本発明の制御装置は、実際にはＣＰＵやこのＣＰＵ
の動作プログラムを内蔵したＲＯＭ等を含むマイクロコ
ンピュータによって実施されるのが一般的である。

【００２９】そこで、図２に示した制御装置の動作を図
３のフローチャートを参照して説明する。これによって
本発明の制御装置が一層良く理解されるであろう。な
お、以下の処理は所定のサンプリング周期毎に実行され
る。図３において処理が開始されると、ステップ３０１
でΔＰｎ、ΔＩｎ、ΔＤｐｎおよびΔＰＩＤｐｎ（＝Δ
Ｐｎ＋ΔＩｎ−ΔＤｐｎ）を演算し、ステップ３０２で
１次点前の第１のＰＩＤ信号ＰＩＤｐ（ｎ−１）とＰＩ
Ｄ変化信号ΔＰＩＤｐｎから制限前の第１のＰＩＤ信号
ＰＩＤｐｎを演算して速度形から位置形へ変換する。

【００３０】続くステップ３０３で第１のＰＩＤ信号Ｐ
ＩＤｐｎが制限値ＭＬ又はＭＨと比較され、第１のＰＩ
Ｄ信号ＰＩＤｐｎが下限値ＭＬより小さいときにはステ
ップ３０４で制限後の第１のＰＩＤ信号ＰＩＤｐｎ’を
下限値ＭＬとしてステップ３０５へ移り、ステップ３０
５で第１のＰＩＤ信号ＰＩＤｐｎを下限値ＭＬに変換制
御してステップ３０６に移る。第１のＰＩＤ信号ＰＩＤ
ｐｎが上限値ＭＨより大きいときにはステップ３０３か
らステップ３０７へ移り、ステップ３０７で第１のＰＩ
Ｄ信号ＰＩＤｐｎ’を上限値ＭＨにしてステップ３０８
へ移り、ステップ３０８で第１のＰＩＤ信号ＰＩＤｐｎ
を上限値ＭＨに変換制御してステップ３０６に移る。

【００３１】第１のＰＩＤ信号ＰＩＤｐｎが制限値ＭＬ
〜ＭＨの範囲にあるときにはステップ３０３からステッ
プ３０９へ移り、ステップ３０９で第１のＰＩＤ信号Ｐ
ＩＤｐｎ’をＰＩＤｐｎにしてステップ３０６に移る。
ステップ３０６では第１のＰＩＤ信号ＰＩＤｐ（ｎ−
１）をＰＩＤｐｎに置き換え、ステップ３１０で目標値
ＳＶｎの微分演算出力Ｄｓｎを得て、続くステップ３１
１で第１のＰＩＤ信号ＰＩＤｐｎ’に微分演算出力Ｄｓ
ｎを加算して第２のＰＩＤ信号ＰＩＤｎを演算してステ
ップ３１２へ移る。

【００３２】ステップ３１２では第２のＰＩＤ信号ＰＩ
Ｄｎを制限値ＭＬ又はＭＨと比較し、第２のＰＩＤ信号
ＰＩＤｎが下限値ＭＬより小さいときにはステップ３１
３で出力信号ＭＶｎを下限値ＭＬにして終了する。第２
のＰＩＤ信号ＰＩＤｎが上限値ＭＨより大きいときには
ステップ３１２からステップ３１４へ移り、ステップ３
１４で出力信号ＭＶｎを上限値ＭＨにして終了し、第２
のＰＩＤ信号ＰＩＤｎが制限値ＭＬ〜ＭＨの範囲にある
ときにはステップ３１２からステップ３１５へ移り、ス
テップ３１５で出力信号ＭＶｎを第２のＰＩＤ信号ＰＩ
Ｄｎにして終了する。

【００３３】このように本発明の制御装置では、制御偏
差Ｅｎに対する比例および積分演算出力、並びに入力信
号ＰＶの微分演算出力から得られたＰＩＤ信号を第１の
出力リミッタ２９で制限して第１のＰＩＤ信号を演算出
力し、目標値ＳＶに対する微分演算出力とその第１のＰ
ＩＤ信号を加算して得られた第２のＰＩＤ信号を第２の
出力リミッタ３３で制限して出力信号ＭＶｎを得るよう
にしたから、目標値ＳＶの変化に対して微分演算機能が
制御応答の向上に適切に作用することになり、微分演算
による出力信号ＭＶｎの引戻しが発生しなくなる。しか
も、第１のＰＩＤ信号が第１の出力リミッタ２９の制限
値ＭＬ又はＭＨを越えたとき、その第１のＰＩＤ信号を
制限値ＭＬ又はＭＨに一致させるよう構成したから、変
換制御部１７の過積分防止効果によってリセットワイン
ドアップ現象の抑制ができる。

【００３４】さらに、第１および第２の出力リミッタ２
９、３３の制限値ＭＬ又はＭＨを同一値に選定すれば、
それらを連動して設定可能となって操作性を向上できる
し、目標値ＳＶに係数を乗じて微分演算するから、微分
演算出力Ｄｓｎの効きを調整可能となり、種々の制御対
象に対応できる。なお、図２に示す制御装置も図１のよ
うに簡略化可能であり、比例演算部１９、積分演算部２
１、入力微分演算部２３ａおよび加算部２５が、比例変
化分演算部３、積分変化分演算部５、入力微分変化分演
算部７ａおよび加算部９に対応すると考え、速度／位置
形変換部１３も内在されていると考えればよい。

【００３５】図４は本発明の制御装置の他の実施例を具
体的に示すブロック図であり、上述した図１０の位置形
ＰＩＤ構成に適用したものである。図４において、減算
部１は比例演算部１９および積分演算部２１に接続され
ており、微分演算部（特に入力微分演算部とする）２３
ａには入力信号ＰＶｎが接続されている。これら比例演
算部１９、積分演算部２１および入力微分演算部２３ａ
は加算部２５に接続されており、加算部２５は第１の出
力リミッタ２９および積分制御部２７に接続されてお
り、第１の出力リミッタ２９は加算部３７および積分制
御部２７に接続されている。

【００３６】目標値ＳＶｎに係数αを乗じる係数部４１
は目標値微分演算部３５に接続されており、この目標値
微分演算部３５は加算部３７に微分演算出力Ｄｓｎを出
力するものである。このような構成の制御装置におい
て、入力信号ＰＶｎと目標値ＳＶｎを別個に微分演算し
て出力信号ＭＶｎを出力する動作を以下に説明する。

【００３７】制御偏差Ｅｎに対する比例演算部１９から
の演算出力Ｐｎ、積分演算部２１からの演算出力Ｉｎ、
入力ＰＶｎに対する入力微分演算部２３ａからの演算出
力Ｄｐｎを加算部２５で加減算し、 ＰＩＤｐｎ＝Ｐｎ＋Ｉｎ−Ｄｐｎ 第１のＰＩＤ信号ＰＩＤｐｎを得て第１の出力リミッタ
２９へ加える。ここで、積分値Ｉｎは通常 Ｉｎ＝Ｉ（ｎ−１）＋ΔＩｎ Ｉ（ｎ−１）＝Ｉｎ （ここでＩ（ｎ−１）は１時点前の積分値、ΔＩｎは今
回の積分変化分）と演算される。

【００３８】積分制御部２７は、第１のＰＩＤ信号ＰＩ
Ｄｐｎと第１の出力リミッタ２９の制限値ＭＨ又はＭＬ
を比較し、次のように積分値Ｉｎを修正する。 ＰＩＤｐｎ＞ＭＨのとき： Ｉｎ＝ＭＨ−（Ｐｎ−Ｄ
ｐｎ） Ｉ（ｎ−１）＝Ｉｎ ＰＩＤｐｎ＜ＭＬのとき： Ｉｎ＝ＭＬ−（Ｐｎ−Ｄ
ｐｎ） Ｉ（ｎ−１）＝Ｉｎ

【００３９】一方、目標値ＳＶｎに対する微分演算は係
数部４１で係数αを乗じて目標値微分を行ない、目標値
微分演算部３５から演算出力Ｄｓｎを加算部３７に加
え、この加算部３７にて第１の出力リミッタからの制限
された第１のＰＩＤｐｎ’と演算出力Ｄｓｎを加算して
第２のＰＩＤ信号ＰＩＤｎを得る。ＰＩＤｎ＝ＰＩＤｐ
ｎ’＋Ｄｓｎこの第２のＰＩＤ信号ＰＩＤｎを第２の出
力リミッタ３３で第１の出力リミッタ２９の制限値ＭＨ
又はＭＬと同じ制限値ＭＨ又はＭＬで制御して出力信号
ＭＶｎを出力する。

【００４０】このような構成において微分時間をＴＤ、
比例定数をＫｐとすると、 Ｄｓｎ＝Ｋｐ・ＴＤ［ｄ／ｄｔ（α・ＳＶｎ）］ Ｄｐｎ＝Ｋｐ・ＴＤ［ｄ／ｄｔ（ＰＶｎ）］ となる。ここでｄ／ｄｔ（ ）は（ ）内を一階微分す
ることを表している。

【００４１】そして、加算時点の符号を考慮すると、ト
ータルの微分出力Ｄｎは、 Ｄｎ＝Ｄｓｎ−Ｄｐｎ ＝Ｋｐ・ＴＤ［ｄ／ｄｔ（α・ＳＶｎ−ＰＶｎ）］ ここでαが「１」のとき Ｄｎ＝Ｋｐ・ＴＤ［ｄ／ｄｔ（ＳＶｎ−ＰＶｎ）］ ＝Ｋｐ・ＴＤ［ｄ／ｄｔ（Ｅｎ）］ となり、変換制御部２７によって第１のＰＩＤ信号ＰＩ
Ｄｐｎが変更されない範囲、すなわちＭＬ≦ＰＩＤｐｎ
≦ＭＨでは、偏差微分に特性が一致し、目標値ＳＶが連
続的に時間関数で変化する場合、入力微分だけのＰＩＤ
演算に比べて追従性が向上する。

【００４２】また、偏差微分の場合の目標値変更時の微
分による出力引戻し現象が発生しない点、過積分防止効
果がスムーズに得られる点は上述した図２の構成と同様
である。図５は図４に示した制御装置の動作を示すフロ
ーチャートである。図５において、処理が開始されると
ステップ５０１でＰｎ、Ｉｎ（＝Ｉ（ｎ−１）＋ΔＩ
ｎ）、Ｄｐｎ、ＰＩＤｐｎ（＝Ｐｎ＋Ｉｎ−Ｄｐｎ）を
演算し、ステップ５０２で第１のＰＩＤ信号ＰＩＤｐｎ
が制限値ＭＨ又はＭＬと比較される。

【００４３】第１のＰＩＤ信号ＰＩＤｐｎが下限値ＭＬ
より小さいときにはステップ５０２からステップ５０３
へ移って第１のＰＩＤ信号ＰＩＤｐｎ’を下限値ＭＬに
してステップ５０４へ移り、ステップ５０４で積分値Ｉ
ｎをＭＬ−（Ｐｎ−Ｄｐｎ）に積分制御してステップ５
０５に移る。第１のＰＩＤ信号ＰＩＤｐｎが上限値ＭＨ
より大きいときにはステップ５０２からステップ５０６
へ移り、ステップ５０６で第１のＰＩＤ信号ＰＩＤｐ
ｎ’を上限値ＭＨにしてステップ５０７へ移り、ステッ
プ５０７で積分値ＩｎをＭＨ−（Ｐｎ−Ｄｐｎ）に積分
制御してステップ５０５に移る。

【００４４】第１のＰＩＤ信号ＰＩＤｐｎが制限値ＭＬ
〜ＭＨの範囲にあるときにはステップ５０２からステッ
プ５０８へ移り、ステップ５０８で第１のＰＩＤ信号Ｐ
ＩＤｐｎ’をＰＩＤｐｎにしてステップ５０５に移る。
ステップ５０５では１時点前の積分値Ｉ（ｎ−１）をＩ
ｎに置き換え、ステップ５０９で目標値ＳＶｎの微分演
算出力Ｄｓｎを得て、続くステップ５１０で第１のＰＩ
Ｄ信号ＰＩＤｐｎ’に微分演算出力Ｄｓｎを加算して第
２のＰＩＤ信号ＰＩＤｎを演算してステップ５１１へ移
る。

【００４５】ステップ５１１では第２のＰＩＤ信号ＰＩ
Ｄｎを制限値ＭＨ又はＭＬと比較し、第２のＰＩＤ信号
ＰＩＤｎが下限値ＭＬより小さいときにはステップ５１
２で出力信号ＭＶｎを下限値ＭＬにして終了する。第２
のＰＩＤ信号ＰＩＤｎが上限値ＭＨより大きいときには
ステップ５１１からステップ５１３に移り出力信号ＭＶ
ｎを上限値ＭＨにして終了し、第２のＰＩＤ信号ＰＩＤ
ｎが制限値ＭＬ〜ＭＨの範囲にあるときにはステップ５
１１からステップ５１４に移り、出力信号ＭＶｎを第２
のＰＩＤ信号ＰＩＤｎにして終了する。

【００４６】次に、上述した本発明の制御装置に係る応
答特性を制御シミュレーションした状態を示す。図６は
上述した図２および図４の制御装置において目標値ＳＶ
をステップ状に変更したときの制御応答を示しており、
図７は図９や図１０に示した従来の制御装置において偏
差微分構成とした場合に目標値ＳＶをステップ状に変更
したときの制御応答を示している。図６および図７から
分るように、従来例では目標値変更時に微分による出力
引戻し現象が発生して出力信号ＭＶが上限値ＭＨから下
限値ＭＬへ引戻され、入力信号ＰＶの応答が遅れている
が、本発明によれば出力信号ＭＶの引戻し現象は発生せ
ず、入力信号ＰＶは速やかに目標値ＳＶへと制御され
る。

【００４７】図８は、目標値ＳＶがランプ状に変化する
場合の制御応答であり、入力信号ＰＶに対する微分しか
行なえない従来例と、入力信号と目標値を別々に微分演
算している本発明の制御特性の違いを比較したものであ
る。図８から分るように、目標値ＳＶがランプ状に変化
する場合には偏差微分構成が有効であり、目標値ＳＶの
変化に対して出力信号ＭＶが速やかに変化する結果、入
力信号ＰＶの立上がりが速く、かつ目標値ＳＶがランプ
状態から一定値に変化した場合の行過量も小さくなって
いる。

【００４８】ところで、上述した従来例および本発明に
係る構成は、離散型（デジタル型）の演算で説明してい
るが、同様な構成を連続型（アナログ型）の演算構成と
しても同様な効果を得ることができる。すなわち、本発
明では離散型（デジタル型）および連続型（アナログ
型）の双方で実施可能である。この場合、連続型の演算
である微分（ｄｘ／ｄｔ）および積分（∫ｘｄｔ）は、
各々離散型演算で［｛ｘｎ−ｘ（ｎ−１）｝／τ］およ
びΣ（τ・ｘｎ）に置き換えことができる。なお、符号
ｔは時間、符号τはサンプリング周期、時間ｔはｎτで
ある。

【００４９】

【発明の効果】以上説明したように本発明は、入力信号
と目標値を別々に微分演算し、制御偏差の比例および積
分演算出力と入力信号の微分演算出力から第１のＰＩＤ
信号を得るとともにこれを第１の出力リミッタによって
制限し、この制限された第１のＰＩＤ信号に目標値の微
分演算出力を加算して第２のＰＩＤ信号を得て、この第
２のＰＩＤ信号を第２の出力リミッタによって制限して
出力信号ＭＶを出力する構成としたから、目標値の変化
に対して微分演算機能が制御応答の向上に適切に作用
し、微分演算による出力信号の引戻しが発生しない。ま
た、その第１のＰＩＤ信号が第１の出力リミッタの制限
値を越えたとき、その第１のＰＩＤ信号を制限値に一致
させるよう形成すれば、上述した効果に加えて、リセッ
トワインドアップ現象を抑えることが可能となる。さら
に、上記第１および第２の出力リミッタの制限値を同一
値に選定する構成では、制限値の設定を連動させること
か可能となって操作性が向上する。さらにまた、目標値
に係数を乗じて微分演算する構成では、目標値の微分出
力の効きかたを可変できるから、種々の制御に対応可能
となる。

【図面の簡単な説明】

【図１】本発明に係る制御装置の概略を示すブロック図
である。

【図２】本発明の制御装置の一実施例を具体的に示すブ
ロック図である。

【図３】図２に示す制御装置の動作を説明するフローチ
ャートである。

【図４】本発明の制御装置の他の実施例を具体的に示す
ブロック図である。

【図５】図４に示す制御装置の動作を説明するフローチ
ャートである。

【図６】本発明の制御装置の動作応答を示す図である。

【図７】従来の制御装置の動作応答を示す図である。

【図８】本発明および従来の制御装置の動作応答を示す
図である。

【図９】従来の制御装置の一例を示すブロック図であ
る。

【図１０】従来の別の制御装置を示すブロック図であ
る。

【図１１】図９および図１０の制御装置の動作を説明す
る図である。

【図１２】本発明の参考となる制御装置を示すブロック
図である。

【符号の説明】

１ 減算部 ３ 比例変化分演算部 ５ 積分変化分演算部 ７ 微分変化分演算部 ７ａ 入力微分変化分演算部（微分変化分演算部） ９、１１、２５、３１、３７ 加算部 １３ 速度／位置形変換部 １５ 出力リミッタ １７ 変換制御部 １９ 比例演算部 ２１ 積分演算部 ２３ 微分演算部 ２３ａ 入力微分演算部（微分演算部） ２７ 積分制御部 ２９ 第１の出力リミッタ ３３ 第２の出力リミッタ ３５ 目標値微分演算部

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力信号を目標値に一致させるようにそ
   れら入力信号や目標値に対して比例、積分および微分演
   算を含む演算を行なって出力信号を得る制御装置におい
   て、 前記比例および積分演算出力並びに前記入力信号の微分
   演算出力から得られた第１のＰＩＤ信号であって第１の
   出力リミッタで制限された前記第１のＰＩＤ信号と、前
   記目標値の微分演算出力とを加算して第２のＰＩＤ信号
   を出力し、この第２のＰＩＤ信号を第２の出力リミッタ
   で制限して前記出力信号を得ることを特徴とする制御装
   置。
2. 【請求項２】 前記第１のＰＩＤ信号が前記第１の出力
   リミッタの制限値を越えたとき、前記第１のＰＩＤ信号
   を前記制限値に一致させるように形成された請求項１記
   載の制御装置。
3. 【請求項３】 前記第１および第２の出力リミッタの制
   限値が同一値に選定されてなる請求項１又は２記載の制
   御装置。
4. 【請求項４】 前記目標値が係数を乗じて微分演算され
   る請求項１、２又は３のいずれか１項記載の制御装置。