JPH06167952A - 書込リセット方式液晶パネル駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】電圧輝度特性がヒステリシス特性を有する液晶
パネルにおいて、同じ入力電圧に対して２種類の輝度が
表示されるという不都合を改善すること。 【構成】アクティブマトリクス液晶パネルの画素に印加
する映像信号の極性反転周期に同期して電圧値が周期的
に切り変わるリセット電圧を発生するリセット電圧回路
と、該リセット電圧を上記ドレイン線に印加するスイッ
チから構成されるリセット回路と、該スイッチの開閉を
制御するリセット制御回路を設けた書込リセット方式液
晶パネル駆動回路。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶パネルの駆動回路に
関り、特に電圧輝度特性にヒステリシス特性を有する液
晶パネルの駆動回路に関する。

【０００２】

【従来の技術】液晶パネルを電気光学的特性から分類す
ると、 （１）散乱モード・・ＰＤＬＣ（Polymer Dipersed Liq
uid Crystal）等 （２）偏向回転モード・・ＴＮ（Twisted Nematic） （３）複屈折モード・・ＳＴＮ（Super Twisted Nemati
c）等 （４）強誘電性モード・・ＦＬＣ（Ferroelectric Liqu
id Crystal）等 （５）吸収２色性モード・・ＧＨ（Guest Host）等 に大別される。

【０００３】液晶パネルの大半はＴＮモードもしくはＳ
ＴＮモードを用いているが、他の光学モードでの研究も
行われている。ＰＤＬＣも最近注目されている液晶材料
の一つであり、 （１）パネル製作工程が簡便 （２）高速応答 （３）偏光板が不必要なため明るい などの特長があり、調光ガラス等では既に実用化が始ま
っている。画像表示装置への応用も盛んに研究されてお
り、投写形への応用の一例として「フラットディスプレ
イ １９９１」（日経エレクトロニクス社 １９９１）
の２１４頁〜２２４頁に詳しい。

【０００４】

【発明が解決しようとする課題】ＰＤＬＣは、「ＰＤＬ
Ｃ素子における電界印加によるメモリ効果」（テレビ学
技法 Vol.15、NO.37、p81〜p86）に報告されているよ
うに、メモリ効果を有することが知られている。

【０００５】このメモリー効果は、一定輝度の画面を表
示する場合は問題とならない。しかし、輝度が変化する
場合、メモリー効果によって、現在の表示輝度が過去に
印加した電圧の影響を受けるというヒステリシス現象を
生じる。すなわち、過去の印加電圧が高いか低いかによ
って、同じ印加電圧を与えても表示輝度が異なる現象を
生じる。

【０００６】このヒステリシス現象は動画表示では問題
であって、例えば、黒背景に白窓を表示している状態か
ら全面灰色に表示を切替えた場合、白窓の部分が焼きつ
いたように表示像が残る画質劣化となる。

【０００７】

【課題を解決するための手段】このヒステリシスの問題
を解決するために、所定の基準電圧を設け、この基準電
圧で画素をリセットした直後に画像表示電圧を画素に印
加する。

【０００８】

【作用】画素を一定の基準電圧にリセットした後に画像
表示電圧を印加するのであるから、いずれの画像表示電
圧を書きこむ場合も過去の印加電圧は共通の基準電圧に
なる。すなわち、前述の如く黒背景に白窓を表示してい
る状態から全面灰色に切替える場合、基準電圧でリセッ
トしてから表示するのであるから白窓の部分の焼きつき
は生じない。ＰＤＬＣのヒステリシス特性は残ったまま
であるが、焼きつきなどの画像劣化を防止することが出
来る。

【０００９】

【実施例】動画表示用の液晶パネルは画素毎に画素トラ
ンジスタを設けたアクティブマトリクス方式で駆動する
ことが多い。以下の実施例では、投写に用いられるモノ
クロタイプのアクティブマトリクス方式パネルを用いた
実施例を説明する。

【００１０】図１は本発明における第１の実施例を説明
するための液晶パネル駆動回路の構成図である。

【００１１】図１の駆動回路の構成は、ビデオ入力端子
１、同期制御回路２、映像処理回路３、レベル調整回路
４、極性変換回路５およびビデオスイッチ６ａと６ｂか
らなる極性反転回路６、バッファアンプ７ａおよび７
ｂ、水平（Ｈ）制御回路８、水平走査回路９、垂直
（Ｖ）制御回路１０、垂直走査回路１１、リセット制御
回路１２、電圧切替えスイッチ１３ａと１３ｂおよびリ
セット電圧源１７ａと１７ｂからなるリセット電圧回路
１３、サンプルホールド回路１４、リセット回路１５お
よびアクティブマトリクス液晶パネル１６からなる。

【００１２】これらのうち、サンプルホールド回路１４
はサンプリングスイッチとして動作するｎ個のトランジ
スタＴｓ１〜Ｔｓｎおよびサンプルホールド容量Ｃｓ１
〜Ｃｓｎからなり、リセット回路１５はスイッチとして
動作するｎ個のトランジスタＴｃ１〜Ｔｃｎからなり、
液晶パネル１６は水平方向にｎ個、垂直方向にｍ個ずつ
配列した画素トランジスタＴｒ１１〜Ｔｒｍｎおよび保
持容量Ｃａ１１〜Ｃａｍｎと、画素トランジスタＴｒ１
１〜Ｔｒｍｎの縦方向画素毎にドレイン電極を共通に引
きだしたドレイン線Ｄ１〜Ｄｎおよび横方向画素毎にゲ
ート電極を共通に引きだしたゲート線Ｇ１〜Ｇｍから構
成される。

【００１３】図１では特に、画素に書きこむ映像信号の
極性を列（水平方向）毎に反転して駆動を可能とする
「列毎反転駆動」に対応する構成であり、奇数番号のサ
ンプリングトランジスタＴｓ１〜Ｔｓ（ｎ−１）により
映像信号Ｖｉｄｅｏ１をサンプリングして奇数番号のド
レイン線Ｄ１〜Ｄ（ｎ−１）に印加し、偶数番号のサン
プリングトランジスタＴｓ２〜Ｔｓｎにより映像信号Ｖ
ｉｄｅｏ２をサンプリングして偶数番号のドレイン線Ｄ
２〜Ｄｎに印加する構成である。また、リセット回路１
５についても上記列毎反転駆動に対応しており、リセッ
ト回路１５を構成する奇数番号のトランジスタＴｃ１〜
Ｔｃ（ｎ−１）は奇数番号のドレイン線Ｄ１〜Ｄ（ｎ−
１）にリセット電圧Ｖｒｓｔ１を印加して、偶数番号の
トランジスタＴｃ２〜Ｔｃｎは偶数番号のドレイン線Ｄ
２〜Ｄｎにリセット電圧Ｖｒｓｔ２を印加する構成であ
る。

【００１４】図１に示す構成では入力端子１にビデオ信
号（複合映像信号）を入力し、この入力ビデオ信号を同
期制御回路２および映像処理回路３で処理する。

【００１５】同期制御回路３は垂直同期信号Ｖｓｙｎｃ
と水平同期信号Ｈｓｙｎｃを形成してＨ制御回路８、Ｖ
制御回路１０およびリセット回路１２の同期をとり、ま
た極性制御信号Ｐａｌｔを形成してビデオスイッチ６
ａ，６ｂおよび電圧切替えスイッチ１３ａ，１３ｂの開
閉を制御する。すなわち、Ｖ制御回路１０は垂直同期信
号Ｖｓｙｎｃおよび水平同期信号Ｈｓｙｎｃに同期し
て、スタートパルスＶｓｔｒｔとシフトクロックＶｃｌ
ｋを形成して垂直走査回路１１を制御し、垂直走査回路
１１は液晶パネル１６のゲート線Ｇ１〜Ｇｎを順次ＯＮ
・ＯＦＦして垂直走査を行う。

【００１６】制御回路８は、垂直同期信号Ｖｓｙｎｃお
よび水平同期信号Ｈｓｙｎｃに同期して、垂直走査期間
毎にスタートパルスＨｓｔｒｔおよびシフトクロックＨ
ｃｌｋを形成して水平走査回路９を制御し、水平走査回
路９はサンプリングパルスφ１〜φｎを出力することに
より、サンプリング回路１４のサンプリングトランジス
タＴｓ１〜Ｔｓｎを順次ＯＮ・ＯＦＦさせて、奇数およ
び偶数番号のトランジスタでそれぞれＶｉｄｅｏ１およ
びＶｉｄｅｏ２の映像信号をサンプリングし、ホールド
容量Ｃｓ１〜Ｃｓｎにサンプリングデータをホールドす
ると同時に、液晶パネル１６のドレイン線Ｄ１〜Ｄｎを
介して、選択されるゲート線の画素に信号を書き込んで
いる。

【００１７】リセット制御回路１２は、垂直同期信号Ｖ
ｓｙｎｃおよび水平同期信号Ｈｓｙｎｃに同期して、リ
セット信号Ｒｓｔを形成してリセット回路１５のトラン
ジスタＴｃ１〜ＴｃｎをＯＮ・ＯＦＦして制御し、奇数
番号のドレイン線Ｄ１〜Ｄ(ｎ−１）および偶数番号の
ドレイン線Ｄ２〜Ｄｎをそれぞれリセット電圧Ｖｒｓｔ
１およびＶｒｓｔ２にリセットする。

【００１８】電圧切替えスイッチ１３ａ，１３ｂは、極
性制御信号Ｐａｌに基づいてリセット電圧源１７ａ，１
７ｂからの電圧を切替えて、互いに極性が異なる２系統
のリセット電圧Ｖｒｓｔ１およびＶｒｓｔ２を形成し、
リセット回路１５に供給する。

【００１９】一方、映像処理回路３では、入力ビデオ信
号を処理して液晶パネルに表示する映像信号を形成す
る。形成した映像信号をレベル調整回路４にて適当な振
幅に調整し、極性変換回路５にて正極性，負極性の２つ
の映像信号に変換する。この極性の異なる２つの映像信
号をビデオスイッチ６ａ，６ｂにて極性制御信号Ｐａｌ
ｔの周期毎に極性が反転する信号に変換したのちバッフ
ァアンプ７ａおよび７ｂを介してそれぞれＶｉｄｅｏ１
およびＶｉｄｅｏ２としてサンプルホールド回路１４に
印加する。

【００２０】図２は、図１の動作を説明するための、図
１における各信号のタイミングチャート図の１例であ
る。簡単のため、垂直同期信号Ｖｓｙｎｃの周期は水平
同期信号Ｈｓｙｎｃの４周期に相当するタイミングと
し、水平周期は水平シフトクロックＨｃｌｋの１０周期
に相当するタイミングを例にとって示す。また、極性制
御信号Ｐａｌｔは垂直周期で反転するものとするものと
して説明する。

【００２１】図２の時刻ｔsにおける垂直シフトクロッ
クＶｃｌｋの立ち上りで、垂直スタート信号Ｖｓｔｒｔ
のロジックＨに同期して垂直走査を開始する。このと
き、少なくとも時刻ｔsにおいて極性制御信号Ｐａｌｔ
のロジックをＨからＬに反転し、これに同期して映像信
号Ｖｉｄｅｏ１の極性を負から正に切替え、Ｖｉｄｅｏ
２の極性を正から負に切替える。同時に、リセット電圧
Ｖｒｓｔ１をＶＨからＶＬに切替え、Ｖｒｓｔ２をＶＬ
からＶＨに切替える。なお、Ｖｉｄｅｏ１，Ｖｉｄｅｏ
２，Ｖｒｓｔ１，Ｖｒｓｔ２の中心電圧（＝平均電圧）
を等しくＶｃとする。

【００２２】図３は、図１のＨｓｔｒｔ，Ｈｃｌｋ，Ｒ
ｓｔについてのタイミングを説明するために、図２にお
ける時刻ｔsから１水平周期後の時刻をｔhとし、この１
水平周期の期間を時間拡大したタイミングチャート図で
ある。

【００２３】図３における時刻ｔsで垂直シフトクロッ
クを立ち上げて所定のゲート線を選択した後、時刻ｔ1
においてリセット信号ＲｓｔをロジックＨとしてリセッ
ト回路の１５のトランジスタをＯＮさせてドレインＤ１
〜Ｄｎをリセット電圧に設定し、ゲート線が選択されて
いる所定の画素をリセットする。時刻ｔ2においてリセ
ット信号ＲｓｔをロジックＬに戻してリセット回路の１
５のトランジスタをＯＦＦさせた後、時刻ｔ3におい
て、水平シフトクロックＨｃｌｋの立ち上りで水平スタ
ート信号のロジックＨに同期してビデオ信号のサンプリ
ングを開始し、ゲート線が選択されている所定の画素に
映像信号を書きこむ。図１の実施例におけるリセット電
圧源１７ａ，１７ｂの接続では、映像信号が正極性の時
リセット電圧がＶＬとなり、映像信号が負極性の時にリ
セット電圧がＶＨとなるようになっており、画素に印加
されるリセット電圧の実効値が常に大きくなるように構
成している。

【００２４】図４は図１に示す構成での、映像信号の入
力電圧と液晶パネルの輝度との関係を示すための電圧輝
度特性図である。横軸の入力電圧および縦軸の輝度は最
大値が１となるように正規化している。理想的には入力
電圧と輝度とが比例するのが好ましく、理想的特性は点
線で示す直線Ｌとなる。しかし、本実施例での液晶パネ
ルは電圧輝度特性にヒステリシス特性を持っており、入
力電圧を１から０に下げる場合は白表示Ｗｈから始まっ
て曲線Ｈ２に沿って輝度が変化、入力電圧を０から１に
上げる場合は黒表示の点Ｂｋから始まって曲線Ｈ１に沿
って輝度が変化する。このヒステリシス特性により、従
来技術では、白と黒の中間である灰色表示を表示するた
めに電圧０．５を入力しても、前画面表示が白表示の場
合は入力０．５に立つ破線と曲線Ｈ２との交点Ａに相当
する輝度ＴＡとなり、前画面表示が黒表示の場合は入力
０．５に立つ破線と曲線Ｈ１との交点Ｂに相当する輝度
ＴＢとなり、同じ入力電圧に対して２種類の輝度が表示
されるという不都合を生じる。

【００２５】この従来技術に対して、図１に示す本発明
の第１の実施例では、画素への映像信号書込に先だって
画素を所定のリセット電圧にリセットして、前画面の輝
度を一定としている。図１の構成におけるリセット電圧
源１７ａ，１７ｂの接続では、映像信号が正極性の時リ
セット電圧がＶＬとなり、映像信号が負極性の時にリセ
ット電圧がＶＨとなるようになっており、画素に印加さ
れるリセット電圧での実効値が常に大きい。すなわち、
図１の実施例は白表示を基準にして映像信号を書きこむ
構成であり、電圧輝度特性は常に図４に示す太い曲線Ｈ
２に沿う特性となる。したがって、同じ入力電圧に対し
て２種類の輝度が表示されるという不都合は生じない。

【００２６】図５は本発明における第２の実施例を説明
するための液晶パネル駆動回路の構成図である。回路構
成は図１と大部分が同じであるが、図５におけるリセッ
ト電圧源１７ａ，１７ｂの接続極性は図１における接続
極性と逆である。したがって、図５の駆動回路の動作は
図１と同じであるが、リセット回路１５に印加するリセ
ット電圧のＶｒｓｔ１，Ｖｒｓｔ２の極性が図１と反対
である。

【００２７】図６は図５に対するタイミングチャート図
である。図２に示すタイミングチャート図とタイミング
は同じであるが、図５におけるリセット電圧源１７ａお
よび１７ｂの接続が逆であるので、リセット電圧Ｖｒｓ
ｔ１およびＶｒｓｔ２の極性が図２と反対である。すな
わち、図５におけるリセット電圧源１７ａ，１７ｂの接
続では、映像信号が正極性の時リセット電圧がＶＬとな
り、映像信号が負極性の時にリセット電圧がＶＨとなる
ようになっており、画素に印加されるリセット電圧の実
効値が常に小さくなるように構成している。

【００２８】図７は図５に示す構成での電圧輝度特性図
である。図５に示す本発明の第２の実施例の構成におけ
るリセット電圧源１７ａ，１７ｂの接続では、映像信号
が正極性の時リセット電圧がＶＨとなり、映像信号が負
極性の時にリセット電圧がＶＬとなるようになってお
り、画素に印加されるリセット電圧での実効値が常に小
さい。すなわち、図５に示す実施例は黒表示を基準にし
て映像信号を書きこむ構成であり、電圧輝度特性は常に
図７に示す太い曲線Ｈ１に沿う特性となる。したがっ
て、図１の実施例と同様に図５の実施例においても、一
つの入力電圧に対して２種類の輝度が表示されるという
不都合は生じない。

【００２９】上記図１に示す第１の実施例、図５に示す
第２の実施例では、極性制御信号Ｐａｌｔが垂直周期で
反転するものとしてタイミングチャート図を説明した。
他の周期で反転することも可能であって、例えば水平周
期で反転する場合のタイミングチャート図を以下に示
す。

【００３０】図８は、図１に示す構成の実施例において
極性制御信号Ｐａｌｔが水平周期で反転する場合のタイ
ミングチャート図である。図２のタイミングチャート図
と基本的には同じであるが、極性制御信号Ｐａｌｔが垂
直クロックＶｃｌｋの立ち上りで反転するのが図２と異
なる。図２における垂直クロックＶｃｌｋの周期は１水
平周期に等しく、したがって、極性制御信号Ｐｌａｔの
反転にともない、映像信号Ｖｉｄｅｏ１とＶｉｄｅｏ２
およびリセット電圧Ｖｒｓｔ１とＶｒｓｔ２も水平周期
で反転する点が図２と異なる。

【００３１】この図８に示すタイミングチャート図にお
いても、図１の構成におけるリセット電圧源１７ａ，１
７ｂの接続にたいして、映像信号が正極性の時リセット
電圧がＶＬとなり、映像信号が負極性の時にリセット電
圧がＶＨとなるようになっており、図２のタイミングチ
ャート図と同じ効果を得る。すなわち、電圧輝度特性は
常に図４に示す太い曲線Ｈ２に沿う特性となり、一つの
入力電圧に対して２種類の輝度が表示されるという不都
合は生じない。

【００３２】図９は、図５に示す構成の実施例において
極性制御信号Ｐａｌｔが水平周期で反転する場合のタイ
ミングチャート図である。図６のタイミングチャート図
と基本的には同じであるが、極性制御信号Ｐａｌｔが垂
直クロックＶｃｌｋの立ち上りで反転するのが図６と異
なる。図６における垂直クロックＶｃｌｋの周期は１水
平周期に等しく、したがって、極性制御信号Ｐｌａｔの
反転にともない、映像信号Ｖｉｄｅｏ１とＶｉｄｅｏ２
およびリセット電圧Ｖｒｓｔ１とＶｒｓｔ２も水平周期
で反転する点が図６と異なる。

【００３３】この図９に示すタイミングチャート図にお
いても、図５の構成におけるリセット電圧源１７ａ，１
７ｂの接続にたいして、映像信号が正極性の時リセット
電圧がＶＨとなり、映像信号が負極性の時にリセット電
圧がＶＬとなるようになっており、図６のタイミングチ
ャート図と同じ効果を得る。すなわち、電圧輝度特性は
常に図７に示す太い曲線Ｈ１に沿う特性となり、一つの
入力電圧に対して２種類の輝度が表示されるという不都
合は生じない。

【００３４】なお、上記実施例に示す駆動回路は、画素
に書きこむ映像信号の極性を列（水平方向）毎に反転し
て駆動を可能とする「列毎反転駆動」に対応する構成で
ある。これは液晶パネルのフリッカ対策として用いられ
ている駆動方法であるが、「列毎反転駆動」を行わない
最も単純な駆動方法での実施例も可能である。

【００３５】図１０は「列毎反転駆動」行わない駆動方
法における駆動回路の１実施例である。構成は図１と大
部分が同じであるが、極性反転回路６における映像信号
の切替えスイッチはビデオスイッチ６ａの１系統のみで
ある。したがって扱う映像信号はＶｉｄｅｏ１の１系統
のみであり、サンプリングトランジスタＴｓ１〜Ｔｓｎ
は奇数・偶数の区別なく同じ映像信号Ｖｉｄｅｏ１をサ
ンプリングして、奇数・偶数の区別なくドレイン線Ｄ１
〜Ｄｎに印加する。また、リセット電圧回路１３も電圧
切替えスイッチ１３ａの１系統で十分であり、奇数・偶
数の区別なくリセット回路１５を構成するトランジスタ
Ｔｃ１〜Ｔｃｎでドレイン線Ｄ１〜Ｄｎにリセット電圧
Ｖｒｓｔ１を印加する。

【００３６】上記図１０に示す実施例におけるタイミン
グチャート図は、図２，図３および図８のタイミングチ
ャート図からＶｉｄｅｏ２およびＶｒｓｔ２を取り除い
た図で説明されることは明らかであり、効果についても
図４とまったく同じである。

【００３７】上記図１０に示す実施例において、リセッ
ト電圧源１４ａ，１４ｂの接続を逆にした場合の実施例
は図１１に示す通りである。図１１に示す実施例におけ
るタイミングチャート図は、図６のタイミングチャート
図からＶｉｄｅｏ２およびＶｒｓｔ２を取り除いた図で
説明されることは明らかであり、効果についても図７と
まったく同じである。

【００３８】また、図１，図２，図１０における回路構
成図では水平走査回路９、垂直走査回路１１、サンプリ
ング回路１４、リセット回路１５、アクティブマトリク
ス液晶パネル１６の画素トランジスタＴｒ１１〜Ｔｒｎ
ｍを別々の構成要素として記載したが、実際の製品では
同じプロセスで形成する集積回路素子としてまとめるこ
とも可能である。１例は、水平走査回路９、垂直走査回
路１１、サンプリング回路１４、リセット回路１５を、
画素トランジスタＴｒ１１〜Ｔｒｎｍをｐ−Ｓｉ（ｐｏ
ｌｙ−Ｓｉｌｉｃｏｎ：多結晶シリコン）もしくは単結
晶シリコン等のプロセスによって形成し、液晶パネルの
アクティブマトリクス基板上にまとめて構成する場合。
他の１例は、水平走査回路９、サンプリング回路１４、
リセット回路１５を単結晶シリコン等のプロセスによっ
て１つの水平走査用集積回路として構成する場合、等々
である。このような場合でも、機能毎に回路ブロックと
して分解すれば図１，図２，図１０と同じであり、した
がって、リセット回路を設けたことによる動作、効果は
本発明の実施例と同じであることは明らかである。

【００３９】

【発明の効果】本発明によれば、画素を所定の基準電圧
にリセットした上で映像信号を書きこむことができるの
で、電圧輝度特性にヒステリシス特性を有する液晶パネ
ルに動画表示する場合であっても、一つの入力映像信号
に対して多数の輝度が表示されるという不都合は生じな
いという効果がある。

【図面の簡単な説明】

【図１】本発明における第１の実施例を説明するための
液晶パネル駆動回路の構成図である。

【図２】図１の動作を説明するための、図１における各
信号のタイミングチャート図である。

【図３】図１のＨｓｔｒｔ，Ｈｃｌｋ，Ｒｓｔについて
のタイミングを説明するために、図２の１水平周期の期
間を時間拡大したタイミングチャート図である。

【図４】図１に示す構成での、映像信号の入力電圧と液
晶パネルの輝度との関係を示すための電圧輝度特性図で
ある。

【図５】本発明における第２の実施例を説明するための
液晶パネル駆動回路の構成図である。

【図６】図５に対するタイミングチャート図である。

【図７】図５に示す構成での電圧輝度特性図である。

【図８】図１に示す構成の実施例において極性制御信号
Ｐａｌｔが水平周期で反転する場合のタイミングチャー
ト図である。

【図９】図５に示す構成の実施例において極性制御信号
Ｐａｌｔが水平周期で反転する場合のタイミングチャー
ト図である。

【図１０】列毎反転駆動を行わない駆動方法での駆動回
路の１実施例を示す図である。

【符号の説明】

１…ビデオ入力端子、２…同期制御回路、３…映像処理
回路、４…レベル調整回路、５…極性変換回路、６ａ，
６ｂ…ビデオスイッチ、６…極性反転回路、７ａ，７ｂ
…バッファアンプ、８…水平制御回路、９…水平走査回
路、１０…垂直制御回路、１１…垂直走査回路、１２…
リセット制御回路、１３ａ，１３ｂ…電圧切替えスイッ
チ、１３…リセット電圧回路、１４…サンプルホールド
回路、１５…リセット回路、１６…アクティブマトリク
ス液晶パネル、１７ａ，１７ｂ…リセット電圧源、Ｔｓ
１〜Ｔｓｎ…トランジスタ、Ｃｓ１〜Ｃｓｎ…サンプル
ホールド容量、Ｔｃ１〜Ｔｃｎ…トランジスタ、Ｔｒ１
１〜Ｔｒｍｎ…トランジスタ、Ｃａ１１〜Ｃａｍｎ…保
持容量、Ｄ１〜Ｄｎ…ドレイン線、Ｇ１〜Ｇｍ…ゲート
線。

Claims (4)

【特許請求の範囲】
1. 【請求項１】マトリクス状に配列した画素トランジスタ
   からなるアクティブマトリクス液晶パネルと、該画素ト
   ランジスタの縦方向画素毎にドレイン電極を共通に引き
   だしたドレイン線と、横方向画素毎にゲート電極を共通
   に引きだしたゲート線と、該ゲート線を順次走査する垂
   直走査回路と、該ドレイン線の奇数番号と偶数番号とに
   対応する２系統の映像信号をサンプルホールドして供給
   するスイッチおよび容量からなるサンプルホールド回路
   と、該サンプルホールド回路の該スイッチを順次走査す
   る水平走査回路と、該水平走査回路の制御を行う水平制
   御回路と、垂直走査回路の制御を行う垂直制御回路と、
   入力映像信号に同期して該垂直制御回路および水平制御
   回路の制御を行う同期制御回路と、前記入力映像信号を
   処理する映像処理回路と、該処理された映像信号から正
   極性および負極性の映像信号を形成する極性変換回路
   と、該正極性および負極性の映像信号を周期的に切替え
   る２系統のビデオスイッチと、該２系統のビデオスイッ
   チで切替えた２系統の映像信号を前記サンプルホールド
   回路に供給するバッファ回路からなる液晶駆動回路にお
   いて、 画素に印加する映像信号の極性反転周期に同期して電圧
   値が切り変わる２系統のリセット電圧を形成するリセッ
   ト電圧回路と、該２系統のリセット電圧を上記ドレイン
   線の奇数番号と偶数番号とに対応して印加するスイッチ
   から構成されるリセット回路と、該スイッチの開閉を制
   御するリセット制御回路を設けたことを特徴とする書込
   リセット方式液晶パネル駆動回路。
2. 【請求項２】マトリクス状に配列した画素トランジスタ
   からなるアクティブマトリクス液晶パネルと、該画素ト
   ランジスタの縦方向画素毎にドレイン電極を共通に引き
   だしたドレイン線と、横方向画素毎にゲート電極を共通
   に引きだしたゲート線と、該ゲート線を順次走査する垂
   直走査回路と、該ドレイン線に映像信号をサンプルホー
   ルドして供給するスイッチおよび容量からなるサンプル
   ホールド回路と、該サンプルホールド回路の該スイッチ
   を順次走査する水平走査回路と、該水平走査回路の制御
   を行う水平制御回路と、垂直走査回路の制御を行う垂直
   制御回路と、入力映像信号に同期して該垂直制御回路お
   よび水平制御回路の制御を行う同期制御回路と、前記入
   力映像信号を処理する映像処理回路と、該処理された映
   像信号から正極性および負極性の映像信号を形成するを
   極性変換回路と、該正極性および負極性の映像信号を周
   期的に切替えるビデオスイッチと、該ビデオスイッチで
   切替えた映像信号を前記サンプルホールド回路に供給す
   るバッファ回路からなる液晶駆動回路において、 画素に印加する映像信号の極性反転周期に同期して電圧
   値が切り変わるリセット電圧を形成するリセット電圧回
   路と、該リセット電圧を上記ドレイン線に印加するスイ
   ッチから構成されるリセット回路と、該スイッチの開閉
   を制御するリセット制御回路を設けたことを特徴とする
   書込リセット方式液晶パネル駆動回路。
3. 【請求項３】請求項１又は２に記載されるリセット回路
   のスイッチを上記画素トランジスタと同じプロセスで構
   成してなることを特徴とするアクティブマトリクス液晶
   パネル。
4. 【請求項４】請求項１又は２に記載されるリセット回路
   のスイッチおよびサンプリング回路のトランジスタを上
   記走査回路と同じプロセスで構成してなることを特徴と
   する水平走査用集積回路。