JPH0616543B2 - モノリシックマイクロ波集積回路の製造方法 - Google Patents
モノリシックマイクロ波集積回路の製造方法Info
- Publication number
- JPH0616543B2 JPH0616543B2 JP5225289A JP5225289A JPH0616543B2 JP H0616543 B2 JPH0616543 B2 JP H0616543B2 JP 5225289 A JP5225289 A JP 5225289A JP 5225289 A JP5225289 A JP 5225289A JP H0616543 B2 JPH0616543 B2 JP H0616543B2
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- integrated circuit
- microwave integrated
- monolithic microwave
- mim capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、モノリシックマイクロ波集積回路（ＭＭＩ
Ｃ）に係り、ＭＩＭ（Metal-Insulator-Metal）キャパ
シタを備えたモノリシックマイクロ波集積回路の製造方
法に関するものである。
Ｃ）に係り、ＭＩＭ（Metal-Insulator-Metal）キャパ
シタを備えたモノリシックマイクロ波集積回路の製造方
法に関するものである。
第２図（ａ）〜（ｄ）は従来のＭＭＩＣの製造工程を示
す断面図であり、第３図は、第２図のＭＩＭキャパシタ
部分を拡大した断面図である。これらの図において、１
はＧａＡｓウエハ、３はこのＧａＡｓウエハ１上に成長
されたエピタキシャル層、４はメサ部、５は前記メサ部
４の形成後に残ったエピタキシャル層で、これをバッフ
ァ層という。６は前記メサ部４に形成されたトランジス
タで、ここではＦＥＴ（電界効果型トランジスタ）であ
る。７は前記バッファ層５の上に形成されたＭＩＭキャ
パシタ、８〜１０はこのＭＩＭキャパシタ７の形成要素
であり、８は下地メタル、９は絶縁層、１０は上地メタ
ルである。
す断面図であり、第３図は、第２図のＭＩＭキャパシタ
部分を拡大した断面図である。これらの図において、１
はＧａＡｓウエハ、３はこのＧａＡｓウエハ１上に成長
されたエピタキシャル層、４はメサ部、５は前記メサ部
４の形成後に残ったエピタキシャル層で、これをバッフ
ァ層という。６は前記メサ部４に形成されたトランジス
タで、ここではＦＥＴ（電界効果型トランジスタ）であ
る。７は前記バッファ層５の上に形成されたＭＩＭキャ
パシタ、８〜１０はこのＭＩＭキャパシタ７の形成要素
であり、８は下地メタル、９は絶縁層、１０は上地メタ
ルである。
次にＭＭＩＣの製造フローを第２図について説明する。
まず第２図（ａ）に示すように、ＧａＡｓウエハ１の上
にＭＢＥ法，ＭＭＯＣＶＤ法等で結晶成長を行い、エピ
タキシャル層３を形成する。次に第２図（ｂ）に示すよ
うに、レジストパターン（図示せず）を形成した後、こ
れをマスクとしてエッチングを行い、エピタキシャル層
３を所定の厚さに除去しメサ部４を形成する。この時、
エピタキシャル層３の最下部、すなわちバッファ層５が
残る。次に第２図（ｃ）に示すように、メサ部４の上に
ＦＥＴ６を形成する。最後に第２図（ｄ）に示すよう
に、バッファ層５の上に下地メタル８，絶縁層９，上地
メタル１０を順次形成することによりＭＩＭキャパシタ
７を形成し、ＭＭＩＣが得られる。
にＭＢＥ法，ＭＭＯＣＶＤ法等で結晶成長を行い、エピ
タキシャル層３を形成する。次に第２図（ｂ）に示すよ
うに、レジストパターン（図示せず）を形成した後、こ
れをマスクとしてエッチングを行い、エピタキシャル層
３を所定の厚さに除去しメサ部４を形成する。この時、
エピタキシャル層３の最下部、すなわちバッファ層５が
残る。次に第２図（ｃ）に示すように、メサ部４の上に
ＦＥＴ６を形成する。最後に第２図（ｄ）に示すよう
に、バッファ層５の上に下地メタル８，絶縁層９，上地
メタル１０を順次形成することによりＭＩＭキャパシタ
７を形成し、ＭＭＩＣが得られる。
従来のＭＭＩＣは以上のようにして形成されているが、
第３図に示すように、ＧａＡｓウエハ１の上にＭＢＥ法
やＭＯＣＶＤ法等で成長させたエピタキシャル層３に
は、Ｇａ結晶つぶやＧａＡｓウエハ１上に残留していた
ゴミ等により異常成長した欠陥２１が発生し、この欠陥
２１は現在の最高性能のＭＢＥ装置を用いても５０個／
cm2の密度で発生する。したがって、この上にＭＩＭキ
ャパシタ７を形成した場合には、欠陥２１による突起に
よってＭＩＭキャパシタ７に欠陥が発生し、耐圧的に信
頼性の乏しいＭＩＭキャパシタ７となり、ひいてはＭＭ
ＩＣの信頼性を低下させる等の問題点があった。
第３図に示すように、ＧａＡｓウエハ１の上にＭＢＥ法
やＭＯＣＶＤ法等で成長させたエピタキシャル層３に
は、Ｇａ結晶つぶやＧａＡｓウエハ１上に残留していた
ゴミ等により異常成長した欠陥２１が発生し、この欠陥
２１は現在の最高性能のＭＢＥ装置を用いても５０個／
cm2の密度で発生する。したがって、この上にＭＩＭキ
ャパシタ７を形成した場合には、欠陥２１による突起に
よってＭＩＭキャパシタ７に欠陥が発生し、耐圧的に信
頼性の乏しいＭＩＭキャパシタ７となり、ひいてはＭＭ
ＩＣの信頼性を低下させる等の問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、エピタキシャル成長を選択的に実施し、欠
陥のないＭＩＭキャパシタを形成し、信頼性の高いモノ
リシックマイクロ波集積回路の製造方法を得ることを目
的とする。
れたもので、エピタキシャル成長を選択的に実施し、欠
陥のないＭＩＭキャパシタを形成し、信頼性の高いモノ
リシックマイクロ波集積回路の製造方法を得ることを目
的とする。
この発明に係るモノリシックマイクロ波集積回路の製造
方法は、半導体ウエハ上に結晶成長を選択的に行うため
の保護膜をパターニングする工程，保護膜以外の半導体
ウエハ上に結晶層を成長させる工程、結晶層にトランジ
スタを形成する工程，結晶層の成長工程以降の所要工程
で保護膜を除去する工程，保護間の除去部分にＭＩＭキ
ャパシタを形成する工程を含むものである。
方法は、半導体ウエハ上に結晶成長を選択的に行うため
の保護膜をパターニングする工程，保護膜以外の半導体
ウエハ上に結晶層を成長させる工程、結晶層にトランジ
スタを形成する工程，結晶層の成長工程以降の所要工程
で保護膜を除去する工程，保護間の除去部分にＭＩＭキ
ャパシタを形成する工程を含むものである。
この発明においては、結晶成長の不用な部分にあらかじ
め保護膜を形成しておき、ＭＢＥ法やＭＯＣＶＤ法等で
選択的に結晶成長を行うことから、この保護膜によりＭ
ＩＭキャパシタの形成部分には結晶欠陥が発生せず、信
頼性の高いモノリシックマイクロ波集積回路が形成でき
る。
め保護膜を形成しておき、ＭＢＥ法やＭＯＣＶＤ法等で
選択的に結晶成長を行うことから、この保護膜によりＭ
ＩＭキャパシタの形成部分には結晶欠陥が発生せず、信
頼性の高いモノリシックマイクロ波集積回路が形成でき
る。
以下、この発明の一実施例を図面について説明する。
第１図（ａ）〜（ｅ）はこの発明のＭＭＩＣの一実施例
を説明するための製造工程を示す断面図である。この図
において、第２図と同一符号は同一のものを示し、２は
前記ＧａＡｓウエハ１上の結晶成長が不要な部分にＣＶ
Ｄ法等で形成された窒化膜等の保護膜である。
を説明するための製造工程を示す断面図である。この図
において、第２図と同一符号は同一のものを示し、２は
前記ＧａＡｓウエハ１上の結晶成長が不要な部分にＣＶ
Ｄ法等で形成された窒化膜等の保護膜である。
次にこの発明のＭＭＩＣの製造フローについて説明す
る。
る。
まず第１図（ａ）に示すように、ＧａＡｓウエハ１上に
ＣＶＤ法等で窒化膜等の保護膜２を形成した後、この保
護膜２上にレジストパターン（図示せず）を形成し、こ
のレジストパターンをマスクとしてウエットエッチング
等の手段でエッチングして保護膜２をパターニングす
る。次に第１図（ｂ）に示すように、ＧａＡｓウエハ１
と保護膜２を表にしてＭＢＥ法やＭＯＣＶＤ法等で結晶
成長を行ってエピタキシャル層３を成長する。この時、
保護膜２の上にはエピタキシャル層３はほとんど成長し
ない。次に第１図（ｃ）に示すように、レジストパター
ン（図示せず）を形成した後、エッチングによりエピタ
キシャル層３を所定の厚さに除去しメサ部４を形成す
る。この時、エピタキシャル層３の最下部はバッファ層
５として残る。さらに続いて、ウエットエッチング等の
手段で保護膜２を除去する。次に第１図（ｄ）に示すよ
うに、メサ部４の上にＦＥＴ６を形成し、最後に第１図
（ｅ）に示すように、保護膜２を除去したＧａＡｓウエ
ハ１上に下地メタル８，絶縁層９，上地メタル１０を順
次形成し、ＭＩＭキャパシタ７を形成しＭＭＩＣを得
る。
ＣＶＤ法等で窒化膜等の保護膜２を形成した後、この保
護膜２上にレジストパターン（図示せず）を形成し、こ
のレジストパターンをマスクとしてウエットエッチング
等の手段でエッチングして保護膜２をパターニングす
る。次に第１図（ｂ）に示すように、ＧａＡｓウエハ１
と保護膜２を表にしてＭＢＥ法やＭＯＣＶＤ法等で結晶
成長を行ってエピタキシャル層３を成長する。この時、
保護膜２の上にはエピタキシャル層３はほとんど成長し
ない。次に第１図（ｃ）に示すように、レジストパター
ン（図示せず）を形成した後、エッチングによりエピタ
キシャル層３を所定の厚さに除去しメサ部４を形成す
る。この時、エピタキシャル層３の最下部はバッファ層
５として残る。さらに続いて、ウエットエッチング等の
手段で保護膜２を除去する。次に第１図（ｄ）に示すよ
うに、メサ部４の上にＦＥＴ６を形成し、最後に第１図
（ｅ）に示すように、保護膜２を除去したＧａＡｓウエ
ハ１上に下地メタル８，絶縁層９，上地メタル１０を順
次形成し、ＭＩＭキャパシタ７を形成しＭＭＩＣを得
る。
なお、上記実施例では、保護膜２はメサ部４を形成した
直後に除去しているが、メサ部４の形成前でもＭＩＭキ
ャパシタ７の形成直前でも、あるいはエピタキシャル層
３の形成後からＭＩＭキャパシタ７の形成直前までのど
の工程で除去しても同様の効果を得る。
直後に除去しているが、メサ部４の形成前でもＭＩＭキ
ャパシタ７の形成直前でも、あるいはエピタキシャル層
３の形成後からＭＩＭキャパシタ７の形成直前までのど
の工程で除去しても同様の効果を得る。
以上説明したようにこの発明は、ＭＩＭキャパシタ形成
部分を保護膜で覆っておき、この保護膜を所要の工程で
除去した後、この部分にＭＩＭキャパシタを形成するの
で、ＧａＡｓウエハ上にＭＢＥ法やＭＯＣＶＤ法等によ
って選択的にエピタキシャル層を成長することができ、
時に信頼性上欠陥が問題となるＭＩＭキャパシタの形成
部には従来のような欠陥が発生せず、信頼性の高いＭＩ
Ｍキャパシタを形成することができる。したがって、信
頼性の高いＭＭＩＣを得ることができる効果がある。
部分を保護膜で覆っておき、この保護膜を所要の工程で
除去した後、この部分にＭＩＭキャパシタを形成するの
で、ＧａＡｓウエハ上にＭＢＥ法やＭＯＣＶＤ法等によ
って選択的にエピタキシャル層を成長することができ、
時に信頼性上欠陥が問題となるＭＩＭキャパシタの形成
部には従来のような欠陥が発生せず、信頼性の高いＭＩ
Ｍキャパシタを形成することができる。したがって、信
頼性の高いＭＭＩＣを得ることができる効果がある。
第１図はこの発明のＭＭＩＣの製造フローを示す断面
図、第２図は従来のＭＭＩＣの製造フローを示す断面
図、第３図は従来のＭＭＩＣの製造フローで生じるＭＩ
Ｍキャパシタ内部の欠陥を表す断面図である。 図において、１はＧａＡｓウエハ、２は保護膜、３はエ
ピタキシャル層、４はメサ部、５はバッファ層、６はＦ
ＥＴ、７はＭＩＭキャパシタ、８は下地メタル、９は絶
縁層、１０は上地メタルである。 なお、各図中の同一符号は同一または相当部分を示す。
図、第２図は従来のＭＭＩＣの製造フローを示す断面
図、第３図は従来のＭＭＩＣの製造フローで生じるＭＩ
Ｍキャパシタ内部の欠陥を表す断面図である。 図において、１はＧａＡｓウエハ、２は保護膜、３はエ
ピタキシャル層、４はメサ部、５はバッファ層、６はＦ
ＥＴ、７はＭＩＭキャパシタ、８は下地メタル、９は絶
縁層、１０は上地メタルである。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】半導体ウエハ上に結晶成長を選択的に行う
ための保護膜をパターニングする工程，前記保護膜以外
の半導体ウエハ上に結晶層を成長させる工程，前記結晶
層にトランジスタを形成する工程，前記結晶層の成長工
程以降の所要工程で前記保護膜を除去する工程，前記保
護膜の除去部分にＭＩＭキャパシタを形成する工程を含
むことを特徴とするモノリシックマイクロ波集積回路の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5225289A JPH0616543B2 (ja) | 1989-03-03 | 1989-03-03 | モノリシックマイクロ波集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5225289A JPH0616543B2 (ja) | 1989-03-03 | 1989-03-03 | モノリシックマイクロ波集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02231754A JPH02231754A (ja) | 1990-09-13 |
| JPH0616543B2 true JPH0616543B2 (ja) | 1994-03-02 |
Family
ID=12909543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5225289A Expired - Lifetime JPH0616543B2 (ja) | 1989-03-03 | 1989-03-03 | モノリシックマイクロ波集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616543B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09144202A (ja) * | 1995-11-28 | 1997-06-03 | Natl House Ind Co Ltd | 外壁パネル |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559359A (en) * | 1994-07-29 | 1996-09-24 | Reyes; Adolfo C. | Microwave integrated circuit passive element structure and method for reducing signal propagation losses |
-
1989
- 1989-03-03 JP JP5225289A patent/JPH0616543B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09144202A (ja) * | 1995-11-28 | 1997-06-03 | Natl House Ind Co Ltd | 外壁パネル |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02231754A (ja) | 1990-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0166958B1 (ko) | 평탄화된 헤테로구조물 및 그 제조 방법 | |
| EP0544547A2 (en) | Method of forming an isolation region comprising a trench isolation region and a selective oxidation film involved in a semiconductor device | |
| JP3065829B2 (ja) | 半導体装置 | |
| US4398992A (en) | Defect free zero oxide encroachment process for semiconductor fabrication | |
| JPH07161704A (ja) | 半導体装置の素子隔離膜の作製方法 | |
| JPS61226929A (ja) | 半導体デバイスの形成方法 | |
| JP2803408B2 (ja) | 半導体装置 | |
| US5006485A (en) | Method of manufacturing an intergrated circuit including steps for forming interconnections between patterns formed at different levels | |
| US5061653A (en) | Trench isolation process | |
| US4775644A (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPH0616543B2 (ja) | モノリシックマイクロ波集積回路の製造方法 | |
| EP0424018A2 (en) | Integrated circuit field isolation process | |
| US5208167A (en) | Method for producing SOI substrate | |
| US3738883A (en) | Dielectric isolation processes | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH0697288A (ja) | 半導体装置の製造方法 | |
| JPH06120211A (ja) | 半導体装置の製造方法 | |
| JPH07235594A (ja) | 半導体装置の製造方法 | |
| KR0124482B1 (ko) | 반도체소자의 소자분리 산화막 제조방법 | |
| JPH04112532A (ja) | 半導体集積回路の製造方法 | |
| KR0165483B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JPS60198811A (ja) | 半導体装置の製造方法 | |
| JPH02224276A (ja) | 改良されたゲート二酸化ケイ素の無欠性とその方法 | |
| JPH06151352A (ja) | 半導体装置の製造方法 | |
| JPS59181614A (ja) | 半導体装置の製造方法 |