JPH06165166A - 動き推定装置及びその方法 - Google Patents
動き推定装置及びその方法Info
- Publication number
- JPH06165166A JPH06165166A JP10262693A JP10262693A JPH06165166A JP H06165166 A JPH06165166 A JP H06165166A JP 10262693 A JP10262693 A JP 10262693A JP 10262693 A JP10262693 A JP 10262693A JP H06165166 A JPH06165166 A JP H06165166A
- Authority
- JP
- Japan
- Prior art keywords
- data
- group
- minimum
- value
- error data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/144—Movement detection
- H04N5/145—Movement estimation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/20—Analysis of motion
- G06T7/223—Analysis of motion using block-matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2200/00—Indexing scheme for image data processing or generation, in general
- G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10016—Video; Image sequence
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 本発明は、動画像のデータ圧縮のための動補
償予測符号化装置において、処理速度を高速化して実時
間で動きが推定し得る推定装置及びその方法を提供す
る。 【構成】 入出力ピン数を最小化するために外部より入
力されるデータは直列入力方式を使用し(100)、内部で
は全ての以前のブロックと現在のブロックとをパイプラ
イン方式で同時に並列処理し(200,300,400,500)、グル
ープ別の最小値検出と同時に対応する動ベクトルが選択
されるよう構成する。
償予測符号化装置において、処理速度を高速化して実時
間で動きが推定し得る推定装置及びその方法を提供す
る。 【構成】 入出力ピン数を最小化するために外部より入
力されるデータは直列入力方式を使用し(100)、内部で
は全ての以前のブロックと現在のブロックとをパイプラ
イン方式で同時に並列処理し(200,300,400,500)、グル
ープ別の最小値検出と同時に対応する動ベクトルが選択
されるよう構成する。
Description
【０００１】
【産業上の利用分野】本発明は動き推定装置及びその方
法に係り、特に動画像のデータ圧縮のための動画像の予
測符号化装置の動き推定装置及びその方法に関するもの
である。
法に係り、特に動画像のデータ圧縮のための動画像の予
測符号化装置の動き推定装置及びその方法に関するもの
である。
【０００２】
【従来の技術】動画像のデータを伝送する時或いは記録
媒体に記録する時、データの圧縮効率を高めるために予
測符号化方式を使用している。特に動きの多い場合に、
単純な予測符号化により発生するデータ圧縮効率の低下
を防ぐため、動補償予測符号化（Motion Compensated P
redictive Coding）技法が一般的に使用される。動補償
予測符号化は、単純な予測符号化のようにエラー信号の
み伝送あるいは記録するのではなく、動き情報を抽出し
エラー信号と動き情報とを共に伝送あるいは記録するも
ので、現在のフレームの任意のブロックと最も類似のブ
ロックを以前のフレームの一定の探索領域内で捜し出
し、これを予測符号化の際に予測値（predicted value
）として使用する。
媒体に記録する時、データの圧縮効率を高めるために予
測符号化方式を使用している。特に動きの多い場合に、
単純な予測符号化により発生するデータ圧縮効率の低下
を防ぐため、動補償予測符号化（Motion Compensated P
redictive Coding）技法が一般的に使用される。動補償
予測符号化は、単純な予測符号化のようにエラー信号の
み伝送あるいは記録するのではなく、動き情報を抽出し
エラー信号と動き情報とを共に伝送あるいは記録するも
ので、現在のフレームの任意のブロックと最も類似のブ
ロックを以前のフレームの一定の探索領域内で捜し出
し、これを予測符号化の際に予測値（predicted value
）として使用する。
【０００３】探索領域は現在のフレームの任意のブロッ
クの位置を中心に上下左右の一定の領域から成り、現在
位置を中心に探索領域内の類似ブロックの位置との相対
的距離値を動ベクトル（Motion Vector ）あるいは変位
ベクトル（Displacement Vector ）という。即ち、動ベ
クトルは現在のブロックと最も類似度の高い以前のブロ
ックの存在する相対的位置で、動きの大きい場合は絶対
値が大きくなり、反対に小さい場合は小さくなり、動き
のない場合の動ベクトルは（０：０）となる。
クの位置を中心に上下左右の一定の領域から成り、現在
位置を中心に探索領域内の類似ブロックの位置との相対
的距離値を動ベクトル（Motion Vector ）あるいは変位
ベクトル（Displacement Vector ）という。即ち、動ベ
クトルは現在のブロックと最も類似度の高い以前のブロ
ックの存在する相対的位置で、動きの大きい場合は絶対
値が大きくなり、反対に小さい場合は小さくなり、動き
のない場合の動ベクトルは（０：０）となる。
【０００４】このように最小エラー値を有する以前のブ
ロックの動ベクトルを探すのを動き推定（Motion Estim
ation ）といい、一般的にはブロックマッチングアルゴ
リズム（Block Matching Algorithm：ＢＭＡ）を使用す
る。ＢＭＡは、最も類似の以前のブロックを探索領域内
の構成可能な全てのブロックに対し現在のブロックと
１：１で比較演算して求める、全探索（Full Search ）
技法が一番多く使用されている。しかしながら、全探索
技法は全てのブロックと１：１で比較するので、膨大な
演算量と多くなる入出力ピン数が実時間の動きベクトル
推定器のハードウェア的な実現を妨げる障害要因にな
る。
ロックの動ベクトルを探すのを動き推定（Motion Estim
ation ）といい、一般的にはブロックマッチングアルゴ
リズム（Block Matching Algorithm：ＢＭＡ）を使用す
る。ＢＭＡは、最も類似の以前のブロックを探索領域内
の構成可能な全てのブロックに対し現在のブロックと
１：１で比較演算して求める、全探索（Full Search ）
技法が一番多く使用されている。しかしながら、全探索
技法は全てのブロックと１：１で比較するので、膨大な
演算量と多くなる入出力ピン数が実時間の動きベクトル
推定器のハードウェア的な実現を妨げる障害要因にな
る。
【０００５】比較ブロック間の類似度計算は、最小絶対
値エラーＤ(i，j)（Minimum Absolute Error）が使用さ
れ、次のように定義される。
値エラーＤ(i，j)（Minimum Absolute Error）が使用さ
れ、次のように定義される。
【０００６】
【数１】 ａ(m，n)：現在のピクセル値 ｂ(m+i，n+j)：以前のピクセル値 (i，j)：動きベクトル値 前記Ｄ(i，j)の中で、最小エラー値を有する以前のブロ
ックの現在のブロックに対する相対的位置が動きベクト
ルになる。実時間動き推定器のハードウェア実現に必要
な演算量及び処理速度を例を挙げ求めて見ると、次の通
りである。
ックの現在のブロックに対する相対的位置が動きベクト
ルになる。実時間動き推定器のハードウェア実現に必要
な演算量及び処理速度を例を挙げ求めて見ると、次の通
りである。
【０００７】＜条件＞ データ速度（Data Rate ）：１３．５MHz 現在のブロック大きさ：１６×１６（２５６ピクセル） 動ベクトルの範囲：−８≦ｉ、ｊ≦７ 探索窓の大きさ：３１×３１ 以前のブロック大きさ：１６×１６（２５６ピクセル） 以前のブロックの数：２５６ 上のような条件の時、全探索技法の総演算量としてはブ
ロック当たり２５６×２５６回の演算が要求され、ピク
セル当たり２５６回の演算が要求される。１回の演算の
内容は減算，絶対値計算及び累積（加算）が要求され、
処理速度はピクセル周期当たり２５６回の演算が要求と
され、ほぼ毎データ当たり０．２９nSがかかる。従っ
て、総演算要求量及び処理速度の関係で、データ毎に処
理する場合は実時間処理が困難であることが分かる。
ロック当たり２５６×２５６回の演算が要求され、ピク
セル当たり２５６回の演算が要求される。１回の演算の
内容は減算，絶対値計算及び累積（加算）が要求され、
処理速度はピクセル周期当たり２５６回の演算が要求と
され、ほぼ毎データ当たり０．２９nSがかかる。従っ
て、総演算要求量及び処理速度の関係で、データ毎に処
理する場合は実時間処理が困難であることが分かる。
【０００８】
【発明が解決しようとする課題】本発明の目的は、前記
のような従来技術の問題点を解決するために、実時間処
理の可能な動補償予測符号化装置の動き推定装置及びそ
の方法を提供する。本発明の他の目的は、ワンチップ化
時に入出力端子数を最小化できる動き推定装置を提供す
る。
のような従来技術の問題点を解決するために、実時間処
理の可能な動補償予測符号化装置の動き推定装置及びそ
の方法を提供する。本発明の他の目的は、ワンチップ化
時に入出力端子数を最小化できる動き推定装置を提供す
る。
【０００９】
【課題を達成するための手段】前記目的を達成するため
に、本発明は、（2M-1）ライン×（2N-1）ドットサイズ
の探索窓内のＭライン×Ｎドットサイズの複数の以前の
画素ブロックとＭライン×Ｎドットサイズの現在の画素
ブロックを１：１で比較演算し、前記現在の画素ブロッ
クと最も類似する以前の画素ブロックとの相対的位置情
報を動き情報として抽出する動き推定装置であって、前
記探索窓内の第１及び第２シリアル画素データ列を同時
に入力し、前記各以前の画素ブロックに対応する直列画
素データ列を順次に並列出力する以前ブロック形成手段
と、前記直列画素データ列と前記現在の画素ブロックの
第３シリアル画素データ列を順次入力して、複数の以前
の画素ブロックと現在の画素ブロックの１：１の比較演
算を同時に並列に処理し、現在の画素ブロックに対する
複数の以前の画素ブロックの各絶対値エラーデータ列を
並列に出力するブロックマッチング処理手段と、前記並
列絶対値エラーデータ列を入力し、複数グループに分割
して、各グループで最小の絶対値エラーデータを求め、
各グループの最小の絶対値エラーデータを相互比較して
探索窓内の最小の絶対値エラーデータを発生する最小絶
対値エラー値検出手段と、前記最小絶対値エラー検出手
段の最小値を求める動作に同期して、前記探索窓内の算
出された最小の絶対値エラーデータに対応する動きベク
トル値を発生する動きベクトル発生手段と、動きベクト
ル値が（０，０）時の絶対値エラーデータ、算出された
最小の絶対値エラーデータ、あるいは発生した動きベク
トル値を入出力バスに出力し、前記入出力バスから入力
された外部動きベクトル値により複数の絶対値エラーデ
ータ列の中から対応する絶対値エラーデータを選択制御
する出力制御手段とを具備することを特徴とする。
に、本発明は、（2M-1）ライン×（2N-1）ドットサイズ
の探索窓内のＭライン×Ｎドットサイズの複数の以前の
画素ブロックとＭライン×Ｎドットサイズの現在の画素
ブロックを１：１で比較演算し、前記現在の画素ブロッ
クと最も類似する以前の画素ブロックとの相対的位置情
報を動き情報として抽出する動き推定装置であって、前
記探索窓内の第１及び第２シリアル画素データ列を同時
に入力し、前記各以前の画素ブロックに対応する直列画
素データ列を順次に並列出力する以前ブロック形成手段
と、前記直列画素データ列と前記現在の画素ブロックの
第３シリアル画素データ列を順次入力して、複数の以前
の画素ブロックと現在の画素ブロックの１：１の比較演
算を同時に並列に処理し、現在の画素ブロックに対する
複数の以前の画素ブロックの各絶対値エラーデータ列を
並列に出力するブロックマッチング処理手段と、前記並
列絶対値エラーデータ列を入力し、複数グループに分割
して、各グループで最小の絶対値エラーデータを求め、
各グループの最小の絶対値エラーデータを相互比較して
探索窓内の最小の絶対値エラーデータを発生する最小絶
対値エラー値検出手段と、前記最小絶対値エラー検出手
段の最小値を求める動作に同期して、前記探索窓内の算
出された最小の絶対値エラーデータに対応する動きベク
トル値を発生する動きベクトル発生手段と、動きベクト
ル値が（０，０）時の絶対値エラーデータ、算出された
最小の絶対値エラーデータ、あるいは発生した動きベク
トル値を入出力バスに出力し、前記入出力バスから入力
された外部動きベクトル値により複数の絶対値エラーデ
ータ列の中から対応する絶対値エラーデータを選択制御
する出力制御手段とを具備することを特徴とする。
【００１０】（2M-1）ライン×（2N-1）ドットサイズの
探索窓内のＭライン×Ｎドットサイズの複数の以前の画
素ブロックとＭライン×Ｎドットサイズの現在の画素ブ
ロックを１：１で比較演算し、前記現在の画素ブロック
と最も類似する以前の画素ブロックとの相対的位置情報
を動き情報として抽出する動き推定方法において、前記
探索窓内の第１及び第２シリアル画素データ列を同時に
入力し、前記各以前の画素ブロックに対応する直列画素
データ列を順次に並列出力する段階と、前記直列画素デ
ータ列と前記現在の画素ブロックの第３シリアル画素デ
ータ列とを順次入力し、複数の以前の画素ブロックと現
在の画素ブロックの１：１の比較演算を同時に並列処理
し、現在の画素ブロックに対する複数の以前の画素ブロ
ックの各絶対値エラーデータを並列出力する段階と、前
記並列絶対値エラーデータ列を入力して複数のグループ
に分割し、各グループで最小の絶対値エラーデータを求
め、各グループの最小の絶対値エラーデータを相互比較
して探索窓内の最小の絶対値エラーデータを検出する段
階と、前記最小の絶対値エラーデータを検出する動作に
同期して、前記探索窓内の検出された最小の絶対値エラ
ーデータに対応する動きベクトル値を発生する段階と、
前記検出された最小の絶対値エラーデータと発生した動
きベクトル値とを動き推定データとして出力する段階と
を具備することを特徴とする。
探索窓内のＭライン×Ｎドットサイズの複数の以前の画
素ブロックとＭライン×Ｎドットサイズの現在の画素ブ
ロックを１：１で比較演算し、前記現在の画素ブロック
と最も類似する以前の画素ブロックとの相対的位置情報
を動き情報として抽出する動き推定方法において、前記
探索窓内の第１及び第２シリアル画素データ列を同時に
入力し、前記各以前の画素ブロックに対応する直列画素
データ列を順次に並列出力する段階と、前記直列画素デ
ータ列と前記現在の画素ブロックの第３シリアル画素デ
ータ列とを順次入力し、複数の以前の画素ブロックと現
在の画素ブロックの１：１の比較演算を同時に並列処理
し、現在の画素ブロックに対する複数の以前の画素ブロ
ックの各絶対値エラーデータを並列出力する段階と、前
記並列絶対値エラーデータ列を入力して複数のグループ
に分割し、各グループで最小の絶対値エラーデータを求
め、各グループの最小の絶対値エラーデータを相互比較
して探索窓内の最小の絶対値エラーデータを検出する段
階と、前記最小の絶対値エラーデータを検出する動作に
同期して、前記探索窓内の検出された最小の絶対値エラ
ーデータに対応する動きベクトル値を発生する段階と、
前記検出された最小の絶対値エラーデータと発生した動
きベクトル値とを動き推定データとして出力する段階と
を具備することを特徴とする。
【００１１】
【作用】本発明では、前記のような構成を通じて、現在
のブロックと探索領域内の以前のブロックのピクセル値
を順次入力することにより入出力ピン数を最小化して、
ワンチップ化、即ちＶＬＳＩ実現を容易にし、同一の処
理要素を以前のブロックの数ほど具備して同時に並列に
演算を始めて、終えることにより、実時間で演算を遂行
し、各処理要素に対する必要なピクセルデータの伝送
は、現在のブロックのピクセルデータの場合には全ての
処理要素に同時に伝送し、以前のブロックのピクセルデ
ータは水平，垂直パイプライン構造に伝送する。前記の
ような伝送ライン構造により、動き推定装置は規則的な
バス構造を備えるようになり、入出力ピン数が最小化で
きる。又、本発明では、最小絶対値エラー値の算出のた
めエラーデータを複数グループに分割して、各グループ
別に同時に比べ、各グループ別の最小絶対値エラー値を
比較して最終の最小絶対値エラー値を算出することによ
り、回路構成の簡単化及び信号遅延の最小化を図り、効
率的なハードウェア実現が可能となる。
のブロックと探索領域内の以前のブロックのピクセル値
を順次入力することにより入出力ピン数を最小化して、
ワンチップ化、即ちＶＬＳＩ実現を容易にし、同一の処
理要素を以前のブロックの数ほど具備して同時に並列に
演算を始めて、終えることにより、実時間で演算を遂行
し、各処理要素に対する必要なピクセルデータの伝送
は、現在のブロックのピクセルデータの場合には全ての
処理要素に同時に伝送し、以前のブロックのピクセルデ
ータは水平，垂直パイプライン構造に伝送する。前記の
ような伝送ライン構造により、動き推定装置は規則的な
バス構造を備えるようになり、入出力ピン数が最小化で
きる。又、本発明では、最小絶対値エラー値の算出のた
めエラーデータを複数グループに分割して、各グループ
別に同時に比べ、各グループ別の最小絶対値エラー値を
比較して最終の最小絶対値エラー値を算出することによ
り、回路構成の簡単化及び信号遅延の最小化を図り、効
率的なハードウェア実現が可能となる。
【００１２】又、本発明では、外部から任意の動ベクト
ルに対するエラー値を出力することもできる。
ルに対するエラー値を出力することもできる。
【００１３】
【実施例】以下、添付した図面に基づき本発明の実施例
を詳細に説明する。図１は一般的な動き推定に対する概
念図である。ＣＢは現在のフレーム内のＭライン×Ｎド
ットサイズの現在のブロックで、ここではＭ＝Ｎ＝１６
のサイズを有する。ＳＷは以前のフレーム内の探索領
域、即ち探索窓として（2M-1）ライン×（2N-1）ドット
サイズを有する。従って、探索窓ＳＷは現在のブロック
CBと同一のサイズを持つＭ×Ｎ個の以前のブロックPBを
含む。探索窓SWは現在のブロックCBの左上端の画素位置
を座標の基準点（０，０）とし、垂直方向へ−８からＭ
+6まで、水平方向へ−８からＮ+6までの各座標値を有す
る。
を詳細に説明する。図１は一般的な動き推定に対する概
念図である。ＣＢは現在のフレーム内のＭライン×Ｎド
ットサイズの現在のブロックで、ここではＭ＝Ｎ＝１６
のサイズを有する。ＳＷは以前のフレーム内の探索領
域、即ち探索窓として（2M-1）ライン×（2N-1）ドット
サイズを有する。従って、探索窓ＳＷは現在のブロック
CBと同一のサイズを持つＭ×Ｎ個の以前のブロックPBを
含む。探索窓SWは現在のブロックCBの左上端の画素位置
を座標の基準点（０，０）とし、垂直方向へ−８からＭ
+6まで、水平方向へ−８からＮ+6までの各座標値を有す
る。
【００１４】従って、ＣＢの左上端の画素位置から各Ｐ
Ｂの左上端の画素位置までの相対的変位を表す動ベクト
ルＭＶ(i，j)のｉ、ｊは、−８≦ｉ，ｊ≦７の範囲内に
存在する。動き推定は、ＣＢ内の２５６個の画素とＰＢ
内の２５６個の画素とを各対応画素どうし減算し、減算
値の絶対値を求め、２５６個の絶対値の総和が一番小さ
い以前のブロックPBが図示された−４５°の斜線領域で
あると仮定すれば、動ベクトルＭＶ(i，j)と総和の最小
絶対値エラー値Ｄ(i，j)とが動き推定データとして提供
される。
Ｂの左上端の画素位置までの相対的変位を表す動ベクト
ルＭＶ(i，j)のｉ、ｊは、−８≦ｉ，ｊ≦７の範囲内に
存在する。動き推定は、ＣＢ内の２５６個の画素とＰＢ
内の２５６個の画素とを各対応画素どうし減算し、減算
値の絶対値を求め、２５６個の絶対値の総和が一番小さ
い以前のブロックPBが図示された−４５°の斜線領域で
あると仮定すれば、動ベクトルＭＶ(i，j)と総和の最小
絶対値エラー値Ｄ(i，j)とが動き推定データとして提供
される。
【００１５】図２は本実施例の実時間の動き推定装置の
ブロック図を示す。動き推定装置は、以前ブロック形成
手段100 と、ＢＭＡ演算処理手段200 と、最小値検出手
段300 と、動ベクトル発生手段400 と、出力制御手段50
0 と、制御信号発生手段600 とを含む。以前ブロック形
成手段100 は、探索窓SW内の第１及び第２シリアル画素
データ列（SPD1，SPD2）を各々入力し、探索窓SW内の全
ての以前のブロックＰＢ(i，j)に対応するブロック画素
データ列PBD を順次に並列出力する。
ブロック図を示す。動き推定装置は、以前ブロック形成
手段100 と、ＢＭＡ演算処理手段200 と、最小値検出手
段300 と、動ベクトル発生手段400 と、出力制御手段50
0 と、制御信号発生手段600 とを含む。以前ブロック形
成手段100 は、探索窓SW内の第１及び第２シリアル画素
データ列（SPD1，SPD2）を各々入力し、探索窓SW内の全
ての以前のブロックＰＢ(i，j)に対応するブロック画素
データ列PBD を順次に並列出力する。
【００１６】図３は、図２の以前ブロック形成手段100
の回路図である。図３を参照すれば、以前ブロック形成
手段100 は、第１デマルチプレクサ110、第１ラッチ手
段120 、Ｍ×Ｎ第１シフトレジスタマトリックス130 、
第２デマルチプレクサ140 、第２ラッチ手段150 、（M-
1 ）×Ｎ第２シフトレジスタマトリックス160 を含む。
の回路図である。図３を参照すれば、以前ブロック形成
手段100 は、第１デマルチプレクサ110、第１ラッチ手
段120 、Ｍ×Ｎ第１シフトレジスタマトリックス130 、
第２デマルチプレクサ140 、第２ラッチ手段150 、（M-
1 ）×Ｎ第２シフトレジスタマトリックス160 を含む。
【００１７】第１デマルチプレクサ110 は、探索窓SWの
上位１６行の各画素データ列をカラム毎に順次入力し、
第１ラッチ手段120 にデマルチプレクシングする。第１
ラッチ手段120 は、ラッチされた上位１６行の各画素デ
ータを第１所定クロック周期で並列出力する。Ｍ×Ｎ第
１シフトレジスタマトリックス130 は、第１ラッチ手段
120 より供給される上位１６行の並列画素データを、第
２所定クロック周期で左側方向へ水平シフトし、第３所
定クロック周期で上側方向へ垂直シフトする。各第１シ
フトレジスタSRAは、探索窓SW内の各以前のブロックPB
に対応し、対応する以前のブロックPBのＭ×Ｎ画素デー
タを直列データＰＢＤ（ｘ，ｙ）として形成して出力す
る。
上位１６行の各画素データ列をカラム毎に順次入力し、
第１ラッチ手段120 にデマルチプレクシングする。第１
ラッチ手段120 は、ラッチされた上位１６行の各画素デ
ータを第１所定クロック周期で並列出力する。Ｍ×Ｎ第
１シフトレジスタマトリックス130 は、第１ラッチ手段
120 より供給される上位１６行の並列画素データを、第
２所定クロック周期で左側方向へ水平シフトし、第３所
定クロック周期で上側方向へ垂直シフトする。各第１シ
フトレジスタSRAは、探索窓SW内の各以前のブロックPB
に対応し、対応する以前のブロックPBのＭ×Ｎ画素デー
タを直列データＰＢＤ（ｘ，ｙ）として形成して出力す
る。
【００１８】従って、Ｍ×Ｎ第１シフトレジスタマトリ
ックス130 は、Ｍ×Ｎの以前のブロックPBの各直列デー
タ列を同時に並列に出力する。第２マルチプレクサ140
は、探索窓SWの下位１５行の各画素データ列をカラム毎
に順次入力し、第２ラッチ手段150 にデマルチプレクシ
ングする。第２ラッチ手段150 は、ラッチされた下位１
５行の各画素データを第１所定クロック周期で並列出力
する。（M-1 ）×Ｎ第２シフトレジスタマトリックス16
0 は、第２ラッチ手段150 より供給される下位１５行の
並列画素データを、第２所定クロック周期で左側方向へ
水平シフトし、第３所定クロック周期で上側へ垂直及び
循環シフトする。上側第１行の第２シフトレジスタSRB
は、Ｍ×Ｎ第１シフトレジスタマトリックス160 の最下
行の第１シフトレジスタSRA にデータを供給するよう連
結される。
ックス130 は、Ｍ×Ｎの以前のブロックPBの各直列デー
タ列を同時に並列に出力する。第２マルチプレクサ140
は、探索窓SWの下位１５行の各画素データ列をカラム毎
に順次入力し、第２ラッチ手段150 にデマルチプレクシ
ングする。第２ラッチ手段150 は、ラッチされた下位１
５行の各画素データを第１所定クロック周期で並列出力
する。（M-1 ）×Ｎ第２シフトレジスタマトリックス16
0 は、第２ラッチ手段150 より供給される下位１５行の
並列画素データを、第２所定クロック周期で左側方向へ
水平シフトし、第３所定クロック周期で上側へ垂直及び
循環シフトする。上側第１行の第２シフトレジスタSRB
は、Ｍ×Ｎ第１シフトレジスタマトリックス160 の最下
行の第１シフトレジスタSRA にデータを供給するよう連
結される。
【００１９】図４は、図３の第１シフトレジスタSRA の
構成を示す回路図である。図４を参照すれば、第１シフ
トレジスタSRA は、水平シフトのための第１フリップフ
ロップFF1 と、垂直シフトのための第２フリップフロッ
プFF2 と、前記第１及び第２フリップフロップFF1 ，FF
2 の出力を選択的に出力するためのマルチプレクサMUX1
とを具備する。
構成を示す回路図である。図４を参照すれば、第１シフ
トレジスタSRA は、水平シフトのための第１フリップフ
ロップFF1 と、垂直シフトのための第２フリップフロッ
プFF2 と、前記第１及び第２フリップフロップFF1 ，FF
2 の出力を選択的に出力するためのマルチプレクサMUX1
とを具備する。
【００２０】図５は、図３の第２シフトレジスタSRB の
構成を示す回路図である。図５を参照すれば、第２シフ
トレジスタSRB は、右側及び下側シフトレジスタより供
給されるデータを選択するためのマルチプレクサ（MUX
2）と、マルチプレクサ（MUX2）で選択されたデータを
クロック信号により左側及び上側レジスタに供給するた
めのフリップフロップFF3 とを具備する。
構成を示す回路図である。図５を参照すれば、第２シフ
トレジスタSRB は、右側及び下側シフトレジスタより供
給されるデータを選択するためのマルチプレクサ（MUX
2）と、マルチプレクサ（MUX2）で選択されたデータを
クロック信号により左側及び上側レジスタに供給するた
めのフリップフロップFF3 とを具備する。
【００２１】図６は、図２のＢＭＡ演算処理手段200 の
回路図である。図６を参照すれば、ＢＭＡ演算処理手段
200 は、Ｍ×Ｎの以前ブロックPBに対応するＭ×Ｎの処
理要素PEマトリックスを含む。図７は、図６の処理要素
PEの構成を示す回路図である。図７を参照すれば、各処
理要素PEは、現在のブロックCBの画素データ列CBD と以
前のブロックＰＢ（ｘ，ｙ）の画素データ列ＰＢＤ
（ｘ，ｙ）を減算する減算器（SUB ）と、減算器（SUB
）の出力の絶対値を求める絶対値算出器ABS と、Ｍ×
Ｎの画素データに対する絶対値を累積（加算）する累積
器ACC と、累積器ACCの累積値を以前のブロックPBの現
在のブロックCBに対するエラー値ＢＥ(i，j)として出力
するための出力ラッチ手段LT1 とを具備する。累積器AC
C は加算器ADDと垂直ラッチ手段LT2 とを含む。
回路図である。図６を参照すれば、ＢＭＡ演算処理手段
200 は、Ｍ×Ｎの以前ブロックPBに対応するＭ×Ｎの処
理要素PEマトリックスを含む。図７は、図６の処理要素
PEの構成を示す回路図である。図７を参照すれば、各処
理要素PEは、現在のブロックCBの画素データ列CBD と以
前のブロックＰＢ（ｘ，ｙ）の画素データ列ＰＢＤ
（ｘ，ｙ）を減算する減算器（SUB ）と、減算器（SUB
）の出力の絶対値を求める絶対値算出器ABS と、Ｍ×
Ｎの画素データに対する絶対値を累積（加算）する累積
器ACC と、累積器ACCの累積値を以前のブロックPBの現
在のブロックCBに対するエラー値ＢＥ(i，j)として出力
するための出力ラッチ手段LT1 とを具備する。累積器AC
C は加算器ADDと垂直ラッチ手段LT2 とを含む。
【００２２】従って、ＢＭＡ演算処理手段200 は、Ｍ×
Ｎの以前のブロックPBの現在のブロックCBに対するＭ×
Ｎエラー値ＢＥ(i，j)を、同時に実時間で処理して発生
する。図８は、図２の最小値や（ＭＡＥ）検出手段300
の回路図である。図８を参照すれば、最小値検出手段30
0 は、エラー値を第１グループ｛ＢＥ（1 ，1 ）−ＢＥ
（M/2，N/2）｝、第２グループ｛ＢＥ（1 ，N/2+1）−
ＢＥ（M/2+1，N ）｝、第３グループ｛ＢＥ（M/2+1，1
）−ＢＥ（M ，N/2+1）｝、第４グループ｛ＢＥ（M/2+
1，N/2+1）−ＢＥ（M ，N ）｝の四つのグループに分割
し、各グループ別にグループ最小エラー値を算出するた
めに四つのグループ最小値検出器310 ，320 ，330 及び
340 を具備する。
Ｎの以前のブロックPBの現在のブロックCBに対するＭ×
Ｎエラー値ＢＥ(i，j)を、同時に実時間で処理して発生
する。図８は、図２の最小値や（ＭＡＥ）検出手段300
の回路図である。図８を参照すれば、最小値検出手段30
0 は、エラー値を第１グループ｛ＢＥ（1 ，1 ）−ＢＥ
（M/2，N/2）｝、第２グループ｛ＢＥ（1 ，N/2+1）−
ＢＥ（M/2+1，N ）｝、第３グループ｛ＢＥ（M/2+1，1
）−ＢＥ（M ，N/2+1）｝、第４グループ｛ＢＥ（M/2+
1，N/2+1）−ＢＥ（M ，N ）｝の四つのグループに分割
し、各グループ別にグループ最小エラー値を算出するた
めに四つのグループ最小値検出器310 ，320 ，330 及び
340 を具備する。
【００２３】各グループ最小値検出器は、該当グループ
のエラー値BEを並列入力してエラー選択信号BES に応答
して直列エラーデータ列ERA ，ERB ，ERC ，ERD を発生
するための第１マルチプレクサMUX3と、グループ選択信
号GPS に応答して、直列エラーデータ列と他グループか
ら供給されるグループ最小エラーデータとを選択するた
めの第２マルチプレクサ（MUX4）と、初期には各グルー
プが第１のエラー値を選択するための制御信号ＩＣＰと
第２マルチプレクサ（MUX4）の出力値とを入力して比
べ、比較結果から２つの入力の中より小さい値をラッチ
するための比較器COMPとを具備する。
のエラー値BEを並列入力してエラー選択信号BES に応答
して直列エラーデータ列ERA ，ERB ，ERC ，ERD を発生
するための第１マルチプレクサMUX3と、グループ選択信
号GPS に応答して、直列エラーデータ列と他グループか
ら供給されるグループ最小エラーデータとを選択するた
めの第２マルチプレクサ（MUX4）と、初期には各グルー
プが第１のエラー値を選択するための制御信号ＩＣＰと
第２マルチプレクサ（MUX4）の出力値とを入力して比
べ、比較結果から２つの入力の中より小さい値をラッチ
するための比較器COMPとを具備する。
【００２４】第１グループ最小値検出器310 は、第２グ
ループ最小値検出器320 により検出された第２グループ
最小値と第４グループ最小値検出器340 の第４グループ
最小値とを選択し、他グループの最小値として第２マル
チプレクサMUX4に提供するための第３マルチプレクサMU
X5を含む。第１グループと第２グループ、第２グループ
と第４グループ、第３グループと第１グループ、第４グ
ループと第３グループの各グループ間比較により最小値
が求められ、最終の第１グループと第４グループとの出
力を比べることにより、最終の最小エラー値MAE を出力
ラッチ手段LT3を通じて出力する。出力ラッチ手段LT3
は出力イネーブルOE信号に応答する。各比較器（COMPA
〜D ）は比較結果から決められた最小値に対応する選択
信号（GSA 〜GSD ）を各々出力する。
ループ最小値検出器320 により検出された第２グループ
最小値と第４グループ最小値検出器340 の第４グループ
最小値とを選択し、他グループの最小値として第２マル
チプレクサMUX4に提供するための第３マルチプレクサMU
X5を含む。第１グループと第２グループ、第２グループ
と第４グループ、第３グループと第１グループ、第４グ
ループと第３グループの各グループ間比較により最小値
が求められ、最終の第１グループと第４グループとの出
力を比べることにより、最終の最小エラー値MAE を出力
ラッチ手段LT3を通じて出力する。出力ラッチ手段LT3
は出力イネーブルOE信号に応答する。各比較器（COMPA
〜D ）は比較結果から決められた最小値に対応する選択
信号（GSA 〜GSD ）を各々出力する。
【００２５】従って、最小値検出手段300 は、比較検出
動作を高速化するために４つのグループ別に比べ、比較
結果から得られた各グループ別の最小値はグループ間で
比べられて、最終の最小エラー値MAE が出力される。図
９は、図２の動ベクトル（ＭＶ）発生手段400 の回路図
である。図９を参照すれば、動ベクトル発生手段400
は、各グループ別の以前のブロックPBに対応する動ベク
トル値を順次に発生する動ベクトルルックアップテーブ
ル410 と、最小値検出手段300 の各グループ最小値検出
器に対応するグループ動ベクトル選択器420 ，430 ，44
0 ，450 と、出力ラッチ手段LT5 とを具備する。グルー
プ動ベクトル選択器は、グループ選択信号GPS に応答し
て、動ベクトルルックアップテーブル410 より供給され
る動ベクトル値と他グループから提供される動ベクトル
値とを選択する第１マルチプレクサMUX6と、最小値検出
手段300 から供給される選択信号（GSA −GSD ）に応答
して入力された動ベクトル値とラッチされた動ベクトル
値とを選択するための第２マルチプレクサMUX7と、前記
第２マルチプレクサMUX7より選択された動ベクトル値を
ラッチするためのラッチ手段LT4 とを具備する。
動作を高速化するために４つのグループ別に比べ、比較
結果から得られた各グループ別の最小値はグループ間で
比べられて、最終の最小エラー値MAE が出力される。図
９は、図２の動ベクトル（ＭＶ）発生手段400 の回路図
である。図９を参照すれば、動ベクトル発生手段400
は、各グループ別の以前のブロックPBに対応する動ベク
トル値を順次に発生する動ベクトルルックアップテーブ
ル410 と、最小値検出手段300 の各グループ最小値検出
器に対応するグループ動ベクトル選択器420 ，430 ，44
0 ，450 と、出力ラッチ手段LT5 とを具備する。グルー
プ動ベクトル選択器は、グループ選択信号GPS に応答し
て、動ベクトルルックアップテーブル410 より供給され
る動ベクトル値と他グループから提供される動ベクトル
値とを選択する第１マルチプレクサMUX6と、最小値検出
手段300 から供給される選択信号（GSA −GSD ）に応答
して入力された動ベクトル値とラッチされた動ベクトル
値とを選択するための第２マルチプレクサMUX7と、前記
第２マルチプレクサMUX7より選択された動ベクトル値を
ラッチするためのラッチ手段LT4 とを具備する。
【００２６】第１グループ動ベクトル選択器420 は、第
２グループより選ばれた動ベクトル値と残りグループか
ら選ばれた動ベクトル値とを選択し、他グループ動ベク
トル値として第１マルチプレクサMUX6に提供するための
第３マルチプレクサMUX8を具備する。第１グループ動ベ
クトル選択器420 の第２マルチプレクサMUX7の出力は、
出力ラッチ手段LT5 に提供される。第１グループ動ベク
トル選択器420 のラッチ手段LT4 の出力は、第３グルー
プ動ベクトル選択器440 に提供され、第３グループ動ベ
クトル選択器440 のラッチ手段LT4 の出力は、第４グル
ープ動ベクトル選択器450 に提供され、第４グループ動
ベクトル選択器450 のラッチ手段LT4 の出力は、第２グ
ループ及び第１グループ動ベクトル選択器（430 ，420
）に提供される。
２グループより選ばれた動ベクトル値と残りグループか
ら選ばれた動ベクトル値とを選択し、他グループ動ベク
トル値として第１マルチプレクサMUX6に提供するための
第３マルチプレクサMUX8を具備する。第１グループ動ベ
クトル選択器420 の第２マルチプレクサMUX7の出力は、
出力ラッチ手段LT5 に提供される。第１グループ動ベク
トル選択器420 のラッチ手段LT4 の出力は、第３グルー
プ動ベクトル選択器440 に提供され、第３グループ動ベ
クトル選択器440 のラッチ手段LT4 の出力は、第４グル
ープ動ベクトル選択器450 に提供され、第４グループ動
ベクトル選択器450 のラッチ手段LT4 の出力は、第２グ
ループ及び第１グループ動ベクトル選択器（430 ，420
）に提供される。
【００２７】従って、動ベクトル発生手段400 は、最小
値検出手段300 の最小値検出動作に同期されて、検出さ
れた最小値に対応する以前のブロックPBの動ベクトル値
を選択し、最終の最小エラー値を有する以前のブロック
PBの動ベクトル値ＭＶ(i，j)を最小エラー値MAE と同時
に発生して出力する。図１０は、図２の出力制御手段50
0 の回路図である。
値検出手段300 の最小値検出動作に同期されて、検出さ
れた最小値に対応する以前のブロックPBの動ベクトル値
を選択し、最終の最小エラー値を有する以前のブロック
PBの動ベクトル値ＭＶ(i，j)を最小エラー値MAE と同時
に発生して出力する。図１０は、図２の出力制御手段50
0 の回路図である。
【００２８】図１０を参照すれば、出力制御手段500
は、入出力バスインタフェース510 と、カウンタCNT
と、第１マルチプレクサMUX9と、第２マルチプレクサMU
X10 とを具備する。カウンタCNT は、クロック CLKを入
力されて６４を計数する６４進カウンタで、エラー選択
信号BES を発生する。第１マルチプレクサMUX9は、グル
ープ選択信号GPS に応答して６４進カウンタCNT より発
生したエラー選択信号BES と外部から入力されたエラー
選択信号とを選び、最小値検出手段300 へエラー選択信
号BES を発生する。第２マルチプレクサMUX10 は、外部
から入力された選択信号に応答して、最小値検出手段300
の各グループ別のブロックエラー値ERA ,ERB,ERC ,ERD
を選択し、入出力バスインタフェース510 に提供す
る。入出力バスインタフェース510 は、動きの全然ない
場合の基準ブロックエラー値ＢＥ（M/2+1，N/2+1）、最
小絶対値エラー値MAE 及び動ベクトルMVを入力して入出
力バスに出力し、入出力バスを通じて入力された任意の
動ベクトルEMV を第１及び第２マルチプレクサMUX9,MUX
10 に各々６ビット及び２ビット信号として提供する。
は、入出力バスインタフェース510 と、カウンタCNT
と、第１マルチプレクサMUX9と、第２マルチプレクサMU
X10 とを具備する。カウンタCNT は、クロック CLKを入
力されて６４を計数する６４進カウンタで、エラー選択
信号BES を発生する。第１マルチプレクサMUX9は、グル
ープ選択信号GPS に応答して６４進カウンタCNT より発
生したエラー選択信号BES と外部から入力されたエラー
選択信号とを選び、最小値検出手段300 へエラー選択信
号BES を発生する。第２マルチプレクサMUX10 は、外部
から入力された選択信号に応答して、最小値検出手段300
の各グループ別のブロックエラー値ERA ,ERB,ERC ,ERD
を選択し、入出力バスインタフェース510 に提供す
る。入出力バスインタフェース510 は、動きの全然ない
場合の基準ブロックエラー値ＢＥ（M/2+1，N/2+1）、最
小絶対値エラー値MAE 及び動ベクトルMVを入力して入出
力バスに出力し、入出力バスを通じて入力された任意の
動ベクトルEMV を第１及び第２マルチプレクサMUX9,MUX
10 に各々６ビット及び２ビット信号として提供する。
【００２９】従って、出力制御手段500 は、動き推定デ
ータを以て最小エラー値MAE 及び対応動ベクトルMVを出
力するだけでなく、外部選択手段、即ち外部より入力さ
れる任意の動ベクトルEMV に応答して対応するエラー値
を外部制御信号OEにより発生し得る。制御信号発生手段
600 は、クロック信号とブロック開始信号を入力して、
以前ブロック形成手段、ＢＭＡ演算処理手段、ＭＶ発生
手段及び出力制御手段の各手段の入力及び出力イネーブ
ルタイミングを制御するための制御信号を供給する。
ータを以て最小エラー値MAE 及び対応動ベクトルMVを出
力するだけでなく、外部選択手段、即ち外部より入力さ
れる任意の動ベクトルEMV に応答して対応するエラー値
を外部制御信号OEにより発生し得る。制御信号発生手段
600 は、クロック信号とブロック開始信号を入力して、
以前ブロック形成手段、ＢＭＡ演算処理手段、ＭＶ発生
手段及び出力制御手段の各手段の入力及び出力イネーブ
ルタイミングを制御するための制御信号を供給する。
【００３０】
【発明の効果】以上の通り、本発明では、入出力ピン数
を最小化するために外部より入力されるデータは直列入
力方式を使用し、内部では全ての以前のブロックと現在
のブロックとをパイプライン方式で同時に並列処理し、
グループ別の最小値検出と同時に対応する動ベクトルが
選択されるよう構成することにより、処理速度が高速化
できるので、実時間で動きが推定し得る。
を最小化するために外部より入力されるデータは直列入
力方式を使用し、内部では全ての以前のブロックと現在
のブロックとをパイプライン方式で同時に並列処理し、
グループ別の最小値検出と同時に対応する動ベクトルが
選択されるよう構成することにより、処理速度が高速化
できるので、実時間で動きが推定し得る。
【図１】動き推定の概念を説明するための図面である。
【図２】本実施例の実時間動き推定装置のブロック図で
ある。
ある。
【図３】図２の以前ブロック形成手段の回路図である。
【図４】図３の第１シフトレジスタの構成を示す回路図
である。
である。
【図５】図３の第２シフトレジスタの構成を示す回路図
である。
である。
【図６】図２のＢＭＡ演算処理手段の回路図である。
【図７】図６の処理要素PEの構成を示す回路図である。
【図８】図２のＭＡＥ検出手段の回路図である。
【図９】図２のＭＶ発生手段の回路図である。
【図１０】図２の出力制御手段の回路図である。
１００…以前ブロック形成手段、２００…ＢＭＡ演算処
理手段、３００…最小値検出手段、４００…動ベクトル
発生手段、５００…出力制御手段、６００…制御信号発
生手段。
理手段、３００…最小値検出手段、４００…動ベクトル
発生手段、５００…出力制御手段、６００…制御信号発
生手段。
Claims (10)
- 【請求項１】 （2M-1）ライン×（2N-1）ドットサイズ
の探索窓内のＭライン×Ｎドットサイズの複数の以前の
画素ブロックとＭライン×Ｎドットサイズの現在の画素
ブロックを１：１で比較演算し、前記現在の画素ブロッ
クと最も類似する以前の画素ブロックとの相対的位置情
報を動き情報として抽出する動き推定装置であって、 前記探索窓内の第１及び第２シリアル画素データ列を同
時に入力し、前記各以前の画素ブロックに対応する直列
画素データ列を順次に並列出力する以前ブロック形成手
段と、 前記直列画素データ列と前記現在の画素ブロックの第３
シリアル画素データ列を順次入力して、複数の以前の画
素ブロックと現在の画素ブロックの１：１の比較演算を
同時に並列に処理し、現在の画素ブロックに対する複数
の以前の画素ブロックの各絶対値エラーデータ列を並列
に出力するブロックマッチング処理手段と、 前記並列絶対値エラーデータ列を入力し、複数グループ
に分割して、各グループで最小の絶対値エラーデータを
求め、各グループの最小の絶対値エラーデータを相互比
較して探索窓内の最小の絶対値エラーデータを発生する
最小絶対値エラー値検出手段と、 前記最小絶対値エラー検出手段の最小値を求める動作に
同期して、前記探索窓内の算出された最小の絶対値エラ
ーデータに対応する動きベクトル値を発生する動きベク
トル発生手段と、 動きベクトル値が（０，０）時の絶対値エラーデータ、
算出された最小の絶対値エラーデータ、あるいは発生し
た動きベクトル値を入出力バスに出力し、前記入出力バ
スから入力された外部動きベクトル値により複数の絶対
値エラーデータ列の中から対応する絶対値エラーデータ
を選択制御する出力制御手段とを具備することを特徴と
する動き推定装置。 - 【請求項２】 前記以前ブロック形成手段の第１シリア
ルデータ列は、（M-1 ）ラインの中から上位Ｍラインの
ドット列単位で入力される以前の画素データ列であり、
第２シリアルデータ列は、下位（M-1 ）ラインのドット
列単位で入力される以前の画素データ列であることを特
徴とする請求項１記載の動き推定装置。 - 【請求項３】 前記以前ブロック形成手段は、前記第１
シリアルデータ列をＭライン別にデマルチプレクシング
する第１デマルチプレクサと、 前記第１デマルチプレクサの出力信号をラッチするラッ
チと、 前記ラッチされたデータをＭクロック毎に水平シフト
し、クロック毎に下位レジスタより伝達されたデータを
上位レジスタに垂直シフトし、Ｍ×Ｎサイズの以前画素
ブロックの直列画素データ列を発生するためのマトリッ
クス状の（Ｍ×Ｎ）の第１シフトレジスタと、 前記第２シリアルデータ列を（M-1 ）ライン別にデマル
チプレクシングする第２デマルチプレクサと、 前記第２デマルチプレクサの出力信号をラッチする（Ｍ
−１）のラッチと、 前記ラッチされたデータをＭクロック毎に水平シフト
し、クロック毎に下位レジスタより伝達されたデータを
上位レジスタに循環シフトするマトリックス状の｛（M-
1 ）×Ｎ｝の第２シフトレジスタとを具備することを特
徴とする請求項２記載の動き推定装置。 - 【請求項４】 前記各第１レジスタは、 水平シフトされ伝達されたデータをラッチして、水平シ
フトするための第１フリップフロップと、下位レジスタ
より垂直伝達されたデータをラッチする第２フリップフ
ロップと、前記第１及び第２フリップフロップの出力を
選択的に対応する以前の画素データに出力するためのマ
ルチプレクサとを具備することを特徴とする請求項３記
載の動き推定装置。 - 【請求項５】 前記各第２レジスタは、 水平シフトされ伝達されたデータと下位レジスタより垂
直伝達されたデータとを選択するためのマルチプレクサ
と、前記マルチプレクサで選択されたデータをラッチし
て同時に水平及び垂直にシフトするためのフリップフロ
ップとを具備し、最上位ラインの第２レジスタは前記最
下位ラインの第１レジスタと最下位ラインの第２レジス
タとにデータを同時に伝達するよう構成することを特徴
とする請求項３記載の動き推定装置。 - 【請求項６】 前記ブロックマッチング処理手段は、前
記複数の以前の画素ブロックに対応する複数のブロック
エラー値算出手段を具備し、前記各ブロックエラー値算
出手段は、現在画素ブロックのシリアルデータ列と対応
する以前の画素ブロックのシリアルデータ列とを順次に
各々入力して減算する減算器と、前記減算結果の絶対値
を取る絶対値算出器と、前記算出された絶対値を累積す
る累積器と、前記累積された結果を現在の画素ブロック
に対する以前の画素ブロックのエラー値として出力する
出力ラッチとを具備することを特徴とする請求項１記載
の動き推定装置。 - 【請求項７】 前記最小エラー値検出手段は、 前記ブロックマッチング処理手段の並列エラーデータ列
を複数のグループに分割し、各グループ別にシリアルエ
ラーデータ列を発生するための複数の第１マルチプレク
サと、 前記シリアルエラーデータ列と他グループの最小エラー
データとを選択するための複数の第２マルチプレクサ
と、 前記第２マルチプレクサより選択されたエラーデータを
以前のエラーデータと比べ、より小さいエラーデータを
最小のエラーデータとして出力し、他グループから伝達
された最小のエラーデータより第１グループの最小のエ
ラーデータが更に小さい場合にグループ選択信号を発生
する複数の比較器と、 第２グループの比較器の結果と第１グループを除いた残
りグループの比較結果とを選択的に前記第１グループの
第２マルチプレクサに他グループの最小エラーデータと
して供給するための第３マルチプレクサと、 前記第１グループの比較器の最小エラーデータを前記探
索窓内の最小絶対値エラーデータとして出力するための
出力ラッチとを具備することを特徴とする請求項１記載
の動き推定装置。 - 【請求項８】 前記動きベクトル発生手段は、 複数のグループ別に動きベクトルデータ列を発生する動
きベクトル発生器と、 前記グループ別の動きベクトルデータ列と他グループの
動きベクトルデータとを選択するための複数の第１マル
チプレクサと、 前記最小エラー値検出手段のグループ選択信号に応答し
て、前記第１マルチプレクサより選ばれたデータとラッ
チされたデータとを選択するための複数の第２マルチプ
レクサと、 前記第２マルチプレクサで選択されたデータをラッチし
て、ラッチされたデータを前記第２マルチプレクサ及び
他グループの第１マルチプレクサに供給するための複数
のラッチと、 第２グループのラッチされたデータと第１グループを除
いた残りグループのラッチされた結果とを選択的に前記
第１グループの第１マルチプレクサの他グループのデー
タとして伝達するための第３マルチプレクサと、 前記第２グループの第２マルチプレクサで選択されたデ
ータを前記探索窓内の最小絶対値エラーデータに対応す
る動きベクトル値として出力するための出力ラッチとを
具備することを特徴とする請求項７記載の動き推定装
置。 - 【請求項９】 前記出力制御手段は、 前記算出された最小エラーデータ、動きベクトル値及び
エラーデータ列を入出力バスに出力し、前記入出力バス
を通じて供給される外部の動きベクトル値を入力する入
出力バッファと、 前記外部の動きベクトル値により前記複数グループのエ
ラーデータ列を選択して、前記エラーデータ列を発生す
る第１マルチプレクサと、前記各グループ別のエラーデ
ータ列を順次に選ぶための選択信号を発生するためのカ
ウンタと、 前記カウンタの出力と前記外部動きベクトル値とを選択
し、前記最小エラー値検出手段の複数の第１マルチプレ
クサの選択制御信号に供給する第２マルチプレクサとを
具備することを特徴とする請求項８記載の動き推定装
置。 - 【請求項１０】 （2M-1）ライン×（2N-1）ドットサイ
ズの探索窓内のＭライン×Ｎドットサイズの複数の以前
の画素ブロックとＭライン×Ｎドットサイズの現在の画
素ブロックを１：１で比較演算し、前記現在の画素ブロ
ックと最も類似する以前の画素ブロックとの相対的位置
情報を動き情報として抽出する動き推定方法において、 前記探索窓内の第１及び第２シリアル画素データ列を同
時に入力し、前記各以前の画素ブロックに対応する直列
画素データ列を順次に並列出力する段階と、 前記直列画素データ列と前記現在の画素ブロックの第３
シリアル画素データ列とを順次入力し、複数の以前の画
素ブロックと現在の画素ブロックの１：１の比較演算を
同時に並列処理し、現在の画素ブロックに対する複数の
以前の画素ブロックの各絶対値エラーデータを並列出力
する段階と、 前記並列絶対値エラーデータ列を入力して複数のグルー
プに分割し、各グループで最小の絶対値エラーデータを
求め、各グループの最小の絶対値エラーデータを相互比
較して探索窓内の最小の絶対値エラーデータを検出する
段階と、 前記最小の絶対値エラーデータを検出する動作に同期し
て、前記探索窓内の検出された最小の絶対値エラーデー
タに対応する動きベクトル値を発生する段階と、 前記検出された最小の絶対値エラーデータと発生した動
きベクトル値とを動き推定データとして出力する段階と
を具備することを特徴とする動き推定方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92-19824 | 1992-10-27 | ||
| KR1019920019824A KR0160618B1 (ko) | 1992-10-27 | 1992-10-27 | 실시간 움직임 추정장치 및 그 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06165166A true JPH06165166A (ja) | 1994-06-10 |
| JP2834640B2 JP2834640B2 (ja) | 1998-12-09 |
Family
ID=19341830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10262693A Expired - Fee Related JP2834640B2 (ja) | 1992-10-27 | 1993-04-28 | 動き推定装置及びその方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5568203A (ja) |
| EP (1) | EP0594936B1 (ja) |
| JP (1) | JP2834640B2 (ja) |
| KR (1) | KR0160618B1 (ja) |
| DE (1) | DE69327223T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0723350A (ja) * | 1993-05-20 | 1995-01-24 | Korean Broadcasting Syst | 高画質ｔｖ（ｈｄｔｖ）の画像データ動き推定方法及びその装置 |
| US5929939A (en) * | 1995-04-18 | 1999-07-27 | Matsushita Electric Industrial Co., Ltd. | Correlation degree operation apparatus, parallel correlation degree operation apparatus and correlation degree operation method |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2723796B1 (fr) * | 1994-08-19 | 1996-11-29 | Thomson Consumer Electronics | Dispositif d'estimation de mouvement |
| KR100287211B1 (ko) * | 1994-08-30 | 2001-04-16 | 윤종용 | 양방향 움직임 추정방법 및 장치 |
| JP3089165B2 (ja) * | 1994-11-10 | 2000-09-18 | 株式会社グラフィックス・コミュニケーション・ラボラトリーズ | 動きベクトル探索装置 |
| US5696836A (en) * | 1995-03-17 | 1997-12-09 | Lsi Logic Corporation | Motion estimation processor architecture for full search block matching |
| JP2853616B2 (ja) * | 1995-07-07 | 1999-02-03 | 日本電気株式会社 | 動き検出方式 |
| KR0151922B1 (ko) * | 1995-12-12 | 1998-10-15 | 양승택 | 필드 및 프레임 움직임 추정 장치 |
| US5719642A (en) * | 1996-05-07 | 1998-02-17 | National Science Council Of R.O.C. | Full-search block matching motion estimation processor |
| US5973742A (en) * | 1996-05-24 | 1999-10-26 | Lsi Logic Corporation | System and method for performing motion estimation with reduced memory loading latency |
| JPH1079947A (ja) * | 1996-09-03 | 1998-03-24 | Mitsubishi Electric Corp | 動きベクトル検出装置 |
| US6118901A (en) * | 1997-10-31 | 2000-09-12 | National Science Council | Array architecture with data-rings for 3-step hierarchical search block matching algorithm |
| US6693270B2 (en) | 1998-03-16 | 2004-02-17 | Silicon Video, Inc. | Current mode analog signal multiplexing bus and a method thereof |
| US6590198B1 (en) * | 1998-03-16 | 2003-07-08 | Photon Vision Systems, Inc. | Video bus for high speed multi-resolution imagers |
| US5838392A (en) * | 1998-03-19 | 1998-11-17 | United Microelectronics Corp. | Adaptive block-matching motion estimator with a compression array for use in a video coding system |
| US6097851A (en) * | 1998-03-31 | 2000-08-01 | Agilent Technologies | Low latency correlation |
| US6567469B1 (en) * | 2000-03-23 | 2003-05-20 | Koninklijke Philips Electronics N.V. | Motion estimation algorithm suitable for H.261 videoconferencing applications |
| KR100549919B1 (ko) * | 2000-12-15 | 2006-02-06 | 주식회사 케이티 | 소요클럭사이클수 감축을 위한 초대규모 집적회로 장치 |
| JP2002232911A (ja) * | 2001-02-01 | 2002-08-16 | Mitsubishi Electric Corp | 動きベクトル検出装置及び動きベクトル検出方法 |
| KR20040022697A (ko) * | 2002-09-09 | 2004-03-16 | 한국전자통신연구원 | 영상 데이터 압축을 위한 움직임 추정 장치 |
| TWI258682B (en) * | 2005-05-06 | 2006-07-21 | Sunplus Technology Co Ltd | Interactive video game system |
| KR100939917B1 (ko) | 2008-03-07 | 2010-02-03 | 에스케이 텔레콤주식회사 | 움직임 예측을 통한 부호화 시스템 및 움직임 예측을 통한부호화 방법 |
| US20150271512A1 (en) * | 2014-03-18 | 2015-09-24 | Texas Instruments Incorporated | Dynamic frame padding in a video hardware engine |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8722612D0 (en) * | 1987-09-25 | 1987-11-04 | British Telecomm | Motion estimator |
| US4897720A (en) * | 1988-03-14 | 1990-01-30 | Bell Communications Research, Inc. | Circuit implementation of block matching algorithm |
| FR2638924B1 (fr) * | 1988-11-09 | 1991-01-25 | Artieri Alain | Procede et circuit de traitement par bloc de signal bidimensionnel d'images animees |
| GB8909498D0 (en) * | 1989-04-26 | 1989-06-14 | British Telecomm | Motion estimator |
| JPH0385884A (ja) * | 1989-08-29 | 1991-04-11 | Sony Corp | 画像の動き検出回路 |
| JPH0832048B2 (ja) * | 1990-01-23 | 1996-03-27 | 日本ビクター株式会社 | 動きベクトル検出装置 |
| US5030953A (en) * | 1990-07-11 | 1991-07-09 | Massachusetts Institute Of Technology | Charge domain block matching processor |
| DE69126930T2 (de) * | 1990-09-03 | 1998-02-19 | Philips Electronics Nv | Video-Bewegungsvektorabschätzung mit asymmetrischem Aktualisierungsgebiet |
| US5200820A (en) * | 1991-04-26 | 1993-04-06 | Bell Communications Research, Inc. | Block-matching motion estimator for video coder |
-
1992
- 1992-10-27 KR KR1019920019824A patent/KR0160618B1/ko not_active IP Right Cessation
-
1993
- 1993-04-27 EP EP19930106843 patent/EP0594936B1/en not_active Expired - Lifetime
- 1993-04-27 DE DE69327223T patent/DE69327223T2/de not_active Expired - Fee Related
- 1993-04-28 JP JP10262693A patent/JP2834640B2/ja not_active Expired - Fee Related
- 1993-05-05 US US08/056,884 patent/US5568203A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0723350A (ja) * | 1993-05-20 | 1995-01-24 | Korean Broadcasting Syst | 高画質ｔｖ（ｈｄｔｖ）の画像データ動き推定方法及びその装置 |
| US5929939A (en) * | 1995-04-18 | 1999-07-27 | Matsushita Electric Industrial Co., Ltd. | Correlation degree operation apparatus, parallel correlation degree operation apparatus and correlation degree operation method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0594936A1 (en) | 1994-05-04 |
| EP0594936B1 (en) | 1999-12-08 |
| JP2834640B2 (ja) | 1998-12-09 |
| KR940010831A (ko) | 1994-05-26 |
| KR0160618B1 (ko) | 1999-01-15 |
| DE69327223D1 (de) | 2000-01-13 |
| US5568203A (en) | 1996-10-22 |
| DE69327223T2 (de) | 2000-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2834640B2 (ja) | 動き推定装置及びその方法 | |
| CA2014854C (en) | Circuit implementation of block matching algorithm with fractional precision | |
| US5696836A (en) | Motion estimation processor architecture for full search block matching | |
| JP3089165B2 (ja) | 動きベクトル探索装置 | |
| US6516031B1 (en) | Motion vector detecting device | |
| JPH04294469A (ja) | 相関装置 | |
| JP3161467B2 (ja) | 画像の時間的補間についての方法及びこの方法を実施するための装置 | |
| JP2768646B2 (ja) | 動きベクトル探索方法および探索装置 | |
| KR0178302B1 (ko) | 양방향 병렬 파이프라인 구조에 근거한 탐색 이동 예측처리기 | |
| JPS6360952B2 (ja) | ||
| KR100359091B1 (ko) | 움직임추정장치 | |
| US6968011B2 (en) | Motion vector detecting device improved in detection speed of motion vectors and system employing the same devices | |
| JP2866321B2 (ja) | 動きベクトル探索方法および装置 | |
| JP2003023638A (ja) | 動きベクトル検出装置および動きベクトル検出装置における自己テスト方法 | |
| JP2866325B2 (ja) | 動きベクトル探索装置 | |
| Jou et al. | A low-cost gray prediction search chip for motion estimation | |
| JP3115511B2 (ja) | 動きベクトル探索装置 | |
| KR100246033B1 (ko) | 고속 실시간 처리 움직임 추정을 위한 연산방법 및 이를 위한 연산장치 | |
| JP2866326B2 (ja) | 動きベクトル探索装置 | |
| JP3136616B2 (ja) | 動き検出装置 | |
| JP2866324B2 (ja) | 動きベクトル探索装置 | |
| KR100189876B1 (ko) | 후보블럭 데이타공급 장치 | |
| JP2934134B2 (ja) | 動画像圧縮におけるブロック・マッチング方法と装置 | |
| JPH0512915B2 (ja) | ||
| JP2004200984A (ja) | 動きベクトル検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980825 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |