JPH06164084A - Polyimide wiring board and method for etching the same - Google Patents

Polyimide wiring board and method for etching the same

Info

Publication number
JPH06164084A
JPH06164084A JP30680792A JP30680792A JPH06164084A JP H06164084 A JPH06164084 A JP H06164084A JP 30680792 A JP30680792 A JP 30680792A JP 30680792 A JP30680792 A JP 30680792A JP H06164084 A JPH06164084 A JP H06164084A
Authority
JP
Japan
Prior art keywords
etching
polyimide
laminated
copper foil
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30680792A
Other languages
Japanese (ja)
Inventor
Michihiko Morita
道彦 森田
Kozo Matsuo
耕三 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOKAI DENSHI KOGYO KK
Dai Nippon Printing Co Ltd
Original Assignee
TOKAI DENSHI KOGYO KK
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOKAI DENSHI KOGYO KK, Dai Nippon Printing Co Ltd filed Critical TOKAI DENSHI KOGYO KK
Priority to JP30680792A priority Critical patent/JPH06164084A/en
Publication of JPH06164084A publication Critical patent/JPH06164084A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE:To form a high precision hole by etching in the polyimide resin films of a double-side copper clad laminated film, by forming the polyimide layer from a plurality of layers having different properties. CONSTITUTION:As polyimide films, films having different etch rates are laminated, and if the number of laminations is 2, a polyimide film 1 of a lower etch rate and a polyimide film 2 of a higher etch rate are laminated and a copper foil 3 is laminated on both sides thereof. A photoresist pattern is formed on the copper foil in a portion where a hole is to be formed, and etching is performed to form a hole 4 in the copper foil 3. With the copper foil 3 as a mask, etching is performed from the layer of a lower etch rate to the layer of a higher etch rate, thereby forming a via hole 5. In addition, for three or more layers, a polyimide film 6 of a lower etch rate is etched from both sides. This allows the making of a hole which has a uniform shape and no side etch, and which is excellent in reliability and properties.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】フレキシブル回路基板、リードフ
レーム、マルチチップパッケージ用リードフレーム等に
使用する配線基板およびその加工方法に関し、とくに多
層にポリイミドを積層したポリイミド系配線基板および
そのエッチング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board used for a flexible circuit board, a lead frame, a lead frame for a multi-chip package and the like and a processing method thereof, and more particularly to a polyimide wiring board in which polyimide is laminated in multiple layers and an etching method thereof.

【0002】[0002]

【従来の技術】フレキシブル回路基板等に使用するポリ
イミドを基材とした銅箔積層フィルムに、小径の貫通孔
を形成する高精細なポリイミド樹脂フィルムの加工は、
高回転スピンドルヘッドを有する孔開け機によって機械
的に行われていた。これはポリイミドが化学的に安定で
あり、エッチング加工が技術的に困難であったと考えら
れていたからである。
2. Description of the Related Art Processing of a high-definition polyimide resin film for forming a small-diameter through hole in a copper foil laminated film using polyimide as a base material for flexible circuit boards, etc.
It was done mechanically by a puncher with a high spinning spindle head. This is because it was considered that polyimide was chemically stable and etching was technically difficult.

【0003】近年ポリイミドにエッチング加工を施した
いとする要求が高まり、各所で種々検討された結果、ヒ
ドラジン系及び高アルカリ溶液にポリイミドが溶解する
ことが見出され、ポリイミドのエッチング加工が行われ
るようになった。
In recent years, there has been an increasing demand for polyimides to be subjected to etching, and various investigations have been conducted at various places. As a result, it has been found that the polyimides are dissolved in hydrazine-based and highly alkaline solutions, and it seems that the polyimides are etched. Became.

【0004】また、銅箔積層フィルムについても、従来
は銅箔と基材であるポリイミドをエポキシ系の接着剤に
て貼りあわせることが行われており、接着層であるポエ
キシ系接着剤のエッチング加工が困難であるため銅箔積
層フィルムのポリイミド層をエッチングすることは行わ
れていなかった。
Also for copper foil laminated films, conventionally, copper foil and polyimide as a base material have been pasted together with an epoxy adhesive, and the etching process of the poex adhesive as an adhesive layer has been performed. Since it is difficult to etch, the polyimide layer of the copper foil laminated film has not been etched.

【0005】しかしながら、銅箔とポリイミドをポリイ
ミドのキャスティング法、ポリイミド表面へのスパッタ
リング法、銅箔とポリイミドとの熱可塑性ポリイミドに
て貼り合わせる等の銅箔とポリイミドとを直接積層する
技術が確立されたために、ポリイミド系配線基板へのエ
ッチング技術の適用が可能になった。
However, a technique for directly laminating a copper foil and a polyimide, such as a method for casting a copper foil and a polyimide on a polyimide surface, a sputtering method on the surface of the polyimide, or laminating the copper foil and the polyimide with a thermoplastic polyimide, has been established. As a result, it has become possible to apply the etching technology to polyimide-based wiring boards.

【0006】ところが、図2に示すように、ポリイミド
フイルム21の両面に銅箔22を積層した両面銅箔積層
フイルム(a)の銅箔にバイア孔を形成する部分にフォ
トレジストでパターンを形成し、銅箔をエッチングして
銅箔に穴23を形成する(b)。次いで、銅箔をマスク
としてポリイミドフイルム21をエッチングする
(c)。エッチングの進行にともなって、サイドエッチ
ング24が進行し(d)、他方の銅箔までエッチングが
進行してバイア孔25が形成される時点ではサイドエッ
チングがさらに大きく進行することがおこった(e)。
However, as shown in FIG. 2, a pattern is formed with a photoresist on the copper foil of the double-sided copper foil laminated film (a) in which the copper foil 22 is laminated on both sides of the polyimide film 21. , The copper foil is etched to form holes 23 in the copper foil (b). Next, the polyimide film 21 is etched using the copper foil as a mask (c). As the etching progressed, the side etching 24 proceeded (d), and at the time when the etching progressed to the other copper foil and the via hole 25 was formed, the side etching further proceeded greatly (e). .

【0007】大きなサイドエッチングが生じた穴は、バ
イア孔、スルー孔等とする際に支障を生じ、製品として
使用することはできなかった。
The hole in which the large side etching has occurred cannot be used as a product because it causes a hindrance when forming a via hole, a through hole or the like.

【0008】[0008]

【発明が解決しようとする課題】本発明は、両面に銅箔
を積層したような多層積層銅箔フイルムからなるポリア
ミド層をエッチングする際に生じるポリイミド層におけ
るサイドエッチングなどによる穴の形状が一様とならな
いという問題を解決することを目的とするものであり、
サイドエッチング等の少ない穴形状の優れたエッチング
が可能なエッチング方法を適用することを目的とするも
のである。
DISCLOSURE OF THE INVENTION According to the present invention, the shape of a hole due to side etching or the like in a polyimide layer generated when a polyamide layer composed of a multilayer laminated copper foil film having copper foil laminated on both sides is etched is uniform. The purpose is to solve the problem that
It is an object of the present invention to apply an etching method capable of excellent etching with a small hole shape such as side etching.

【0009】[0009]

【課題を解決するための手段】本発明は、ポリイミドか
ら構成された銅箔積層フイルムおよび銅箔積層フイルム
のエッチング方法において、ポリイミドフイルムをエッ
チング速度の遅いものとエッチング速度が速いものとの
積層体とし、ポリイミドの積層数が3枚以上の場合には
外側のポリイミドフイルムを内部のポリイミドフイルム
よりもエッチング速度の遅いものを配置した銅箔積層フ
イルムであり、ポリイミドの積層数が2枚である場合に
は、エッチング速度の遅いポリイミドフイルム側から片
面のエッチングを行い、またポリイミドフイルムの積層
数が3枚以上の場合には、両面からポリイミドにエッチ
ングを施すことによって、穴形状が一様でサイドエッチ
の少ない穴をポリイミドフイルムに形成するものであ
る。
DISCLOSURE OF THE INVENTION The present invention provides a copper foil laminated film made of polyimide and a method for etching a copper foil laminated film, which is a laminate of a polyimide film having a slow etching rate and a polyimide film having a high etching rate. When the number of laminated polyimides is 3 or more, the outer polyimide film is a copper foil laminated film in which the etching rate is slower than that of the inner polyimide film, and the number of laminated polyimides is 2. In this case, one side is etched from the side of the polyimide film having a slow etching rate, and when the number of laminated polyimide films is three or more, the polyimide is etched from both sides, so that the hole shape is uniform and the side etching is performed. A hole having a small number of holes is formed in the polyimide film.

【0010】銅箔を積層したポリイミドフイルムは、各
種の方法によって製造されているが、たとえばキャステ
ィング法による製造では、両面積層フイルムを一度に製
造することはできないので、片面に銅箔を積層したポリ
イミドフイルムを接着特性に優れたポリイミドで貼り合
わせて積層することが行われている。このために、図1
に両面銅箔積層ポリイミドフイルム1の断面図を示すよ
うに、銅箔2を両面に有し、内部のポリイミドフイルム
は複数の層3から構成されており、各層のポリイミドフ
イルムは異なる特性を有している。そして、これらの多
層フイルムはエッチング特性も異なるために、エッチン
グにおいて各層のエッチング速度の相違によってサイド
エッチング等が大きく進行し、穴形状が好ましくない穴
が形成されることが原因であることが判明した。
Polyimide films laminated with copper foils are manufactured by various methods. For example, in the case of the casting method, a double-sided laminated film cannot be manufactured at one time, so a polyimide film laminated with copper foils on one surface is used. BACKGROUND ART Films are laminated and laminated with polyimide having excellent adhesive properties. To this end, FIG.
As shown in the cross-sectional view of the double-sided copper foil laminated polyimide film 1, the copper foil 2 is provided on both sides, the inner polyimide film is composed of a plurality of layers 3, and the polyimide film of each layer has different characteristics. ing. And, since these multi-layer films also have different etching characteristics, it was found that the cause is that the side etching and the like greatly progress due to the difference in the etching rate of each layer in the etching, and a hole having an unfavorable hole shape is formed. .

【0011】そこで、ポリイミドフイルムとしてエッチ
ング速度の異なるフイルムを積層し、積層数が2枚であ
る場合には、図1(A)示すように、エッチング速度の
遅いポリイミドフイルム1とエッチング速度の速いポリ
イミドフイルム2を積層し、銅箔3を両面に積層する
(a)。穴を形成すべき部分の銅箔にフォトレジストの
パターンを形成して銅箔をエッチングして銅箔に穴4を
形成する(b)。銅箔をマスクとしてエッチング速度が
遅い層1からエッチング速度の速い層2へとエッチング
を行い(c)(d)、バイア孔5を形成する(d)。図
1(B)にはポリイミドの積層数が3枚以上である場合
に、両面からスルー孔を形成する場合を示している。外
層のポリイミドフイルム6に内層のポリイミドフイルム
7よりもエッチング速度の遅いポリイミドフイルムを配
置して、両面に銅箔3を積層している(a)、スルー孔
を形成する部分の両面の銅箔に穴4をエッチングによっ
て形成する。銅箔をマスクとして両面よりエッチングを
し(c)(d)、スルー孔8を形成する(e)。
Therefore, when films having different etching rates are laminated as a polyimide film and the number of laminated layers is two, as shown in FIG. 1A, a polyimide film 1 having a slow etching rate and a polyimide film having a high etching rate are formed. The film 2 is laminated, and the copper foil 3 is laminated on both sides (a). A photoresist pattern is formed on the copper foil at the portion where the hole is to be formed, and the copper foil is etched to form the hole 4 in the copper foil (b). Etching is performed from the layer 1 having a slow etching rate to the layer 2 having a high etching rate using the copper foil as a mask (c) and (d), and the via hole 5 is formed (d). FIG. 1B shows a case where through holes are formed from both sides when the number of laminated polyimides is three or more. A polyimide film having an etching rate slower than that of the inner polyimide film 7 is arranged on the outer polyimide film 6 and the copper foil 3 is laminated on both surfaces (a). The hole 4 is formed by etching. Using copper foil as a mask, etching is performed from both sides (c) and (d) to form through holes 8 (e).

【0012】本発明の銅箔積層ポリイミドフイルムおよ
びエッチング方法は、銅箔に設けた穴をマスクにしてバ
イア孔やスルー孔を形成する場合に適用することができ
るが、ポリイミドフイルム上に形成したレジスト等をマ
スクによってエッチングをしても良い。
The copper foil laminated polyimide film and the etching method of the present invention can be applied to the case where a via hole or a through hole is formed by using a hole provided in a copper foil as a mask, but a resist formed on the polyimide film is used. Etc. may be etched with a mask.

【0013】また、ポリイミドのエッチングは、水酸化
カリウムなどのアルカリ金属水酸化物のアルコール溶液
あるいはアルカリ金属水酸化物水溶液、ヒドラジンや水
酸化カリウムとヒドラジンとの混合溶液のような各種の
ヒドラジン系溶液などのエッチング液を使用することが
でき、ポリイミド系配線基板をこれらの溶液中へ浸漬し
たり、ノズルから噴射することによってエッチングを行
うことができる。さらに、高濃度のアルカリを含有する
エッチング液への浸漬によるエッチングの際に、高濃度
のエッチング液から引き上げて水洗した後に、再度エッ
チング液に浸漬したり、あるいは濃度の異なるエッチン
グ液に浸漬してエッチングを行うことによって、ポリイ
ミドのエッチングによって開孔面に生じたポリアミド酸
等のを除去することによってエッチング速度を大きくす
るとともに、穴形状を一様にすることができる。
Further, the etching of polyimide is carried out by using various hydrazine-based solutions such as an alcohol solution of an alkali metal hydroxide such as potassium hydroxide or an aqueous solution of an alkali metal hydroxide, hydrazine or a mixed solution of potassium hydroxide and hydrazine. Etching solutions such as the above can be used, and etching can be performed by immersing the polyimide-based wiring board in these solutions or by spraying from a nozzle. Furthermore, during etching by immersion in an etching solution containing a high concentration of alkali, after pulling out from the high concentration etching solution and washing with water, it is immersed again in the etching solution or in an etching solution having a different concentration. By performing the etching, the etching rate can be increased and the hole shape can be made uniform by removing the polyamic acid and the like generated on the opening surface by the etching of the polyimide.

【0014】[0014]

【作用】本発明は、両面銅箔積層フイルムのように、ポ
リイミドフイルムと銅箔を積層した配線基板において、
エッチング特性の異なる複数のポリイミドフイルムを積
層し、積層枚数が3枚以上の場合には、エッチング速度
の遅いポリイミドフイルムをエッチング速度の速いポリ
イミドフイルムの外側に積層したポリイミド系配線基板
であり、ポリイミドフイルムが2枚を積層したものの場
合には、エッチング速度の遅いポリイミドフイルム側か
ら片面のエッチングすることにより、また3層以上の場
合には両面からエッチング速度の遅いポリイミドフイル
ムのエッチングをすることにより、穴の形状が一様でサ
イドエッチングのない信頼性および特性の優れた穴をエ
ッチングによって作製することができる。
The present invention provides a wiring board in which a polyimide film and a copper foil are laminated, such as a double-sided copper foil laminated film,
When a plurality of polyimide films having different etching characteristics are laminated and the number of laminated films is 3 or more, the polyimide wiring board is a polyimide wiring board in which a polyimide film having a slow etching rate is laminated on the outer side of a polyimide film having a high etching rate. If two or more layers are laminated, by etching one side from the polyimide film side with a slow etching rate, and if three or more layers, by etching a polyimide film with a slow etching rate from both sides, A hole having a uniform shape and no side etching and excellent reliability and characteristics can be formed by etching.

【0015】[0015]

【実施例】実施例1 エッチング速度の異なるポリイミドフイルムを2層積層
した両面銅張りポリイミドフイルムの、エッチング速度
の遅いポリイミドフイルム側の銅の表面に、ノボラック
系フォトレジスト(OFPR−800C 東京応化工業
製)をロールコーティングによって厚さ5μmに塗布
し、紫外線露光およびアルカリ現像によってレジストの
パターンを形成した。
Example 1 A novolac photoresist (OFPR-800C manufactured by Tokyo Ohka Kogyo Co., Ltd.) was formed on the copper surface of a double-sided copper-clad polyimide film having two layers of polyimide films having different etching rates laminated on the side of the polyimide film having a slow etching rate. Was applied to a thickness of 5 μm by roll coating, and a resist pattern was formed by ultraviolet exposure and alkali development.

【0016】形成したパターンによって塩化第2鉄水溶
液により銅をエッチングし、銅に縦横10cmの部分に
直径200μmの孔を格子状に200穴形成した。
Copper was etched with an aqueous solution of ferric chloride according to the pattern thus formed, and 200 holes having a diameter of 200 μm were formed in a grid pattern on the copper in a portion of 10 cm in length and width.

【0017】パターンを形成したポリイミドフィルムを
80容量%のエタノールを含む1規定水酸化カリウム水
溶液を満たした第1エッチング槽において、70℃にお
いて30分間エッチングを行った。
The patterned polyimide film was etched at 70 ° C. for 30 minutes in a first etching tank filled with a 1N potassium hydroxide aqueous solution containing 80% by volume of ethanol.

【0018】ついで、25℃の第1水洗槽において1分
間超音波照射下で水洗を行った後に、温度25℃の0.
3規定水酸化カリウム水溶液を満たした第2エッチング
槽において超音波照射下において1分間エッチングを行
ない、さらに第2水洗槽において5分間超音波照射下に
おいて水洗を行った。ポリイミドフイルム形成された穴
は、200穴中、180穴はサイドエッチングがない形
状の優れたものが得られた。
Next, after washing with water in a first washing tank at 25 ° C. for 1 minute under ultrasonic irradiation, the solution was washed with water at a temperature of 25 ° C.
Etching was carried out for 1 minute under ultrasonic irradiation in a second etching tank filled with a 3N aqueous potassium hydroxide solution, and further water washing was carried out under ultrasonic irradiation for 5 minutes in a second water washing tank. Out of 200 holes formed by the polyimide film, 180 holes were excellent in shape without side etching.

【0019】比較例1 エッチング速度の速いポリイミドフイルム側の銅箔面に
レジストパターンを形成してエッチングした点を除いて
実施例1と同様にポリイミドフイルムのエッチングを行
った。
Comparative Example 1 A polyimide film was etched in the same manner as in Example 1 except that a resist pattern was formed on the copper foil surface on the side of the polyimide film having a high etching rate and etching was performed.

【0020】ポリイミドフイルム形成された穴は、20
0穴中、150穴にサイドエッチングが形成されて形状
の不良のものが形成された。
20 holes are formed in the polyimide film.
Of the 0 holes, side etching was formed in 150 holes to form defective ones.

【0021】[0021]

【発明の効果】本発明は、エッチング特性が異なる二層
のポリイミド層からなるポリイミド系配線基板をエッチ
ング速度が遅い面からポリイミドをエッチングしたり、
あるいはポリイミド層を三層以上配置する場合には、エ
ッチングを行う面に最も近い面にエッチング速度の遅い
ポリイミド層を設け、エッチングを行う面から最も遠い
面に向けてエッチング速度が速いポリイミド層を配置し
たので、エッチングの作用を受ける面に近い部分のポリ
イミド層に大きなサイドエッチングが形成されることは
なく、形状の優れたエッチングを行うことができる。
EFFECTS OF THE INVENTION The present invention is capable of etching a polyimide wiring board composed of two polyimide layers having different etching characteristics from the surface having a slow etching rate,
Alternatively, when arranging three or more polyimide layers, a polyimide layer having a slow etching rate is provided on the surface closest to the etching surface, and a polyimide layer having a high etching rate is arranged from the surface farthest from the etching surface. Therefore, large side etching is not formed in the polyimide layer in the portion close to the surface affected by the etching, and etching having an excellent shape can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のエッチング工程を説明する図。FIG. 1 is a diagram illustrating an etching process of the present invention.

【図2】従来のエッチングによって形成される穴を示す
図。
FIG. 2 is a view showing a hole formed by conventional etching.

【符号の説明】[Explanation of symbols]

1…エッチング速度の遅いポリイミドフイルム、2…エ
ッチング速度の速いポリイミドフイルム、3…銅箔、4
…穴、5…バイア孔、6…外層のポリイミドフイルム、
7…外層のポリイミドフイルム、8…スルー孔、21…
ポリイミドフイルム、22…銅箔、23…穴、24…サ
イドエッチング、25…バイア孔
1 ... Polyimide film with slow etching rate, 2 ... Polyimide film with fast etching rate, 3 ... Copper foil, 4
... holes, 5 ... via holes, 6 ... outer layer polyimide film,
7 ... Outer layer polyimide film, 8 ... Through hole, 21 ...
Polyimide film, 22 ... Copper foil, 23 ... Hole, 24 ... Side etching, 25 ... Via hole

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ポリイミド層と導電層を積層したポリイ
ミド系配線基板において、ポリイミド層はエッチング特
性の異なる複数の層から形成されていることを特徴とす
るポリイミド系配線基板。
1. A polyimide wiring board in which a polyimide layer and a conductive layer are laminated, wherein the polyimide layer is formed of a plurality of layers having different etching characteristics.
【請求項2】 エッチング液を作用させる面から近い部
分に形成する層は、エッチング液を作用させる面から遠
い部分に形成する層よりもエッチング速度が遅い層を形
成した三層以上のポリイミド層から形成したことを特徴
とする請求項1記載のポリイミド系配線基板。
2. The layer formed near the surface on which the etching liquid acts is composed of three or more polyimide layers in which a layer having an etching rate slower than that of a layer formed far from the surface on which the etching liquid acts. The polyimide wiring board according to claim 1, which is formed.
【請求項3】 ポリイミド層と導電層を積層したポリイ
ミド系配線基板のポリイミド層のエッチング方法におい
て、エッチング特性が異なるポリイミド層を積層した配
線基板をエッチング速度の遅い面からエッチング液を作
用させてエッチングすることを特徴とするエッチング方
法。
3. A method for etching a polyimide layer of a polyimide-based wiring board having a polyimide layer and a conductive layer laminated, wherein a wiring board having polyimide layers laminated with different etching characteristics is etched by applying an etching solution from a surface having a slow etching rate. An etching method comprising:
【請求項4】 配線基板が、エッチング液を作用させる
面から近い部分に形成したポリイミド層は、遠い部分に
形成したポリイミド層よりもエッチング速度が遅いポリ
イミド層を積層した三層以上のポリイミド層から構成さ
れたことを特徴とする請求項3記載のエッチング方法。
4. The polyimide layer formed in a portion of the wiring board closer to the surface on which the etching liquid acts is composed of three or more polyimide layers in which polyimide layers having a slower etching rate than the polyimide layer formed in a distant portion are laminated. The etching method according to claim 3, wherein the etching method is configured.
JP30680792A 1992-11-17 1992-11-17 Polyimide wiring board and method for etching the same Pending JPH06164084A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30680792A JPH06164084A (en) 1992-11-17 1992-11-17 Polyimide wiring board and method for etching the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30680792A JPH06164084A (en) 1992-11-17 1992-11-17 Polyimide wiring board and method for etching the same

Publications (1)

Publication Number Publication Date
JPH06164084A true JPH06164084A (en) 1994-06-10

Family

ID=17961503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30680792A Pending JPH06164084A (en) 1992-11-17 1992-11-17 Polyimide wiring board and method for etching the same

Country Status (1)

Country Link
JP (1) JPH06164084A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1072397C (en) * 1997-08-27 2001-10-03 华通电脑股份有限公司 Winding automatic-welding spherical-array type integrated circuit packing method
WO2004086829A1 (en) * 2003-03-27 2004-10-07 Nippon Steel Chemical Co., Ltd. Laminate for wiring board and method for etching the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1072397C (en) * 1997-08-27 2001-10-03 华通电脑股份有限公司 Winding automatic-welding spherical-array type integrated circuit packing method
WO2004086829A1 (en) * 2003-03-27 2004-10-07 Nippon Steel Chemical Co., Ltd. Laminate for wiring board and method for etching the same

Similar Documents

Publication Publication Date Title
JP4481854B2 (en) Ball grid array substrate having window and manufacturing method thereof
US7780836B2 (en) Method for fabricating a multilayer wiring board, multilayer wiring board, and electronic device using the same
JPH04309290A (en) Manufacture of printed circuit board
TW201349976A (en) Method for manufacturing multilayer printed circuit board
US20160278206A1 (en) Printed circuit board
JP2003046243A (en) Method for manufacturing high density multilayer build- up wiring board
JP2003082135A (en) Method for etching laminate containing polyimide layer
JP2003124637A (en) Multilayer wiring board
JPH06164084A (en) Polyimide wiring board and method for etching the same
JP2001060769A (en) Method for manufacturing wiring board
JP3928392B2 (en) Method for manufacturing printed wiring board
JP2003204138A (en) Manufacturing method for printed wiring board
JP2004071749A (en) Method of manufacturing multilayer circuit wiring board
JP2005108941A (en) Multilayer wiring board and its manufacturing method
JPH06132629A (en) Manufacture of printed circuit board
JPS6182497A (en) Manufacture of printed circuit board
JP2001257475A (en) Method of manufacturing multilayer printed wiring board
JP3747897B2 (en) Manufacturing method of tape carrier for semiconductor device and semiconductor device using the same
JP2003008208A (en) Method of manufacturing high-density multilayer build- up wiring board
JPH05175653A (en) Manufacture of printed wiring board
JPH05325669A (en) Manufacture of anisotropic conductive film
JP3327189B2 (en) Method for manufacturing multilayer wiring TAB tape
JPH03237736A (en) Manufacture of 2-layer tab
JPS5823493A (en) Method of producing high density printed circuit board
JPH08186357A (en) Printed wiring board and manufacture thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040204

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040318

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040416