JPH06164053A - 半導体レーザ素子及びその製造方法 - Google Patents
半導体レーザ素子及びその製造方法Info
- Publication number
- JPH06164053A JPH06164053A JP31371992A JP31371992A JPH06164053A JP H06164053 A JPH06164053 A JP H06164053A JP 31371992 A JP31371992 A JP 31371992A JP 31371992 A JP31371992 A JP 31371992A JP H06164053 A JPH06164053 A JP H06164053A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ridge portion
- cladding layer
- cladding
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 構造を複雑化することなく、ウエハごとのク
ラッド層の厚みのバラツキを減少させた半導体レーザ素
子及びその製造方法を提供すること。 【構成】 基板１上にn-Al0.45Ga0.55Asの第１クラッド
層２，Al0.14Ga0.86Asの活性層３，p-Al0.45Ga0.55Asの
第２クラッド層４がこの順に積層され、第２クラッド層
４は中央部にストライプ状のリッジ部４ａを有し、非リ
ッジ部４ｂの厚みが 0.2μｍである。この非リッジ部４
ｂ上に、第３クラッド層であるp-Al0.45Ga0.55Asの追加
クラッド層６を 0.2μｍの厚みで成長させ、さらにその
上にn-GaAsの電流ブロック層７を成長させる。これによ
り、第２クラッド層４が有するリッジ部４ａは、追加ク
ラッド層６及び電流ブロック層７で埋め込まれた構造と
なっている。
ラッド層の厚みのバラツキを減少させた半導体レーザ素
子及びその製造方法を提供すること。 【構成】 基板１上にn-Al0.45Ga0.55Asの第１クラッド
層２，Al0.14Ga0.86Asの活性層３，p-Al0.45Ga0.55Asの
第２クラッド層４がこの順に積層され、第２クラッド層
４は中央部にストライプ状のリッジ部４ａを有し、非リ
ッジ部４ｂの厚みが 0.2μｍである。この非リッジ部４
ｂ上に、第３クラッド層であるp-Al0.45Ga0.55Asの追加
クラッド層６を 0.2μｍの厚みで成長させ、さらにその
上にn-GaAsの電流ブロック層７を成長させる。これによ
り、第２クラッド層４が有するリッジ部４ａは、追加ク
ラッド層６及び電流ブロック層７で埋め込まれた構造と
なっている。
Description
【０００１】
【産業上の利用分野】本発明は、例えば光ディスクシス
テム用光源に用いられる半導体レーザ素子及びその製造
方法に関する。
テム用光源に用いられる半導体レーザ素子及びその製造
方法に関する。
【０００２】
【従来の技術】図６は、従来のリッジ導波路型半導体レ
ーザの構造を示す模式的断面図であり、図７〜図９は、
その製造段階における模式的断面図である。図６におい
て、図中１はn-GaAsの基板であり、基板１上にはn-Alx
Ga1-x Asの第１クラッド層２，Aly Ga1-y Asの活性層
３，p-Alx Ga1-x Asの第２クラッド層４がこの順に積層
されている。第２クラッド層４は中央部にストライプ状
のリッジ部４ａを有し、非リッジ部４ｂの厚みは 0.4μ
ｍである。このリッジ部４ａ上にp-GaAsのキャップ層５
が積層され、リッジ部４ａを囲む様態にて第２クラッド
層４上にn-GaAsの電流ブロック層７が形成され、リッジ
部４ａ及び電流ブロック層７上にはp-GaAsのコンタクト
層８が積層されている。
ーザの構造を示す模式的断面図であり、図７〜図９は、
その製造段階における模式的断面図である。図６におい
て、図中１はn-GaAsの基板であり、基板１上にはn-Alx
Ga1-x Asの第１クラッド層２，Aly Ga1-y Asの活性層
３，p-Alx Ga1-x Asの第２クラッド層４がこの順に積層
されている。第２クラッド層４は中央部にストライプ状
のリッジ部４ａを有し、非リッジ部４ｂの厚みは 0.4μ
ｍである。このリッジ部４ａ上にp-GaAsのキャップ層５
が積層され、リッジ部４ａを囲む様態にて第２クラッド
層４上にn-GaAsの電流ブロック層７が形成され、リッジ
部４ａ及び電流ブロック層７上にはp-GaAsのコンタクト
層８が積層されている。
【０００３】このような半導体レーザ素子を製造する場
合には、まず、図７に示すように、n-GaAsの基板１上に
ＭＯＣＶＤ（Metalorganic Chemical Vapor Depositio
n：有機金属気相成長）法を用いて、n-Alx Ga1-x Asの
第１クラッド層２，Aly Ga1-yAsの活性層３，p-Alx Ga
1-x Asの第２クラッド層４を形成する半導体層41，p-Ga
Asのキャップ層５をこの順に積層形成する。次に、図８
に示すように、所定幅のSiO2 層９をp-GaAsのキャップ
層５の中央部上に形成し、この SiO2 層９をマスクとし
て、p-GaAsのキャップ層５及び半導体層41の下部の残り
厚ｄまでエッチングを施して除去し、中央をリッジ型に
残存させ、非リッジ部４ｂの厚みがｄであるように形成
する。
合には、まず、図７に示すように、n-GaAsの基板１上に
ＭＯＣＶＤ（Metalorganic Chemical Vapor Depositio
n：有機金属気相成長）法を用いて、n-Alx Ga1-x Asの
第１クラッド層２，Aly Ga1-yAsの活性層３，p-Alx Ga
1-x Asの第２クラッド層４を形成する半導体層41，p-Ga
Asのキャップ層５をこの順に積層形成する。次に、図８
に示すように、所定幅のSiO2 層９をp-GaAsのキャップ
層５の中央部上に形成し、この SiO2 層９をマスクとし
て、p-GaAsのキャップ層５及び半導体層41の下部の残り
厚ｄまでエッチングを施して除去し、中央をリッジ型に
残存させ、非リッジ部４ｂの厚みがｄであるように形成
する。
【０００４】次に、図９に示すように、ＭＯＣＶＤ法を
用いてn-GaAsの電流ブロック層７を積層形成した後、 S
iO2 層９を除去する。次いで、ＭＯＣＶＤ法を用いて図
６に示すように、電流ブロック層７及びp-GaAsのキャッ
プ層５上にコンタクト層８を積層する。かかるＭＯＣＶ
Ｄ法では、大面積にわたって均一にエピタキシャル成長
が行われ、再現性が良好となる。
用いてn-GaAsの電流ブロック層７を積層形成した後、 S
iO2 層９を除去する。次いで、ＭＯＣＶＤ法を用いて図
６に示すように、電流ブロック層７及びp-GaAsのキャッ
プ層５上にコンタクト層８を積層する。かかるＭＯＣＶ
Ｄ法では、大面積にわたって均一にエピタキシャル成長
が行われ、再現性が良好となる。
【０００５】
【発明が解決しようとする課題】このような構造の半導
体レーザ素子において、第２クラッド層の非リッジ部の
厚みｄはその特性を大きく変化させる。しかしながら、
上述した製造工程において、第２クラッド層４に施すエ
ッチングの深さを制御することが困難であるので、エッ
チングの都度、第２クラッド層４の非リッジ部４ｂを所
定の厚みにすることが難しく、ウエハごとに、第２クラ
ッド層の非リッジ部４ｂの厚みにバラツキが生じるとい
う問題があった。
体レーザ素子において、第２クラッド層の非リッジ部の
厚みｄはその特性を大きく変化させる。しかしながら、
上述した製造工程において、第２クラッド層４に施すエ
ッチングの深さを制御することが困難であるので、エッ
チングの都度、第２クラッド層４の非リッジ部４ｂを所
定の厚みにすることが難しく、ウエハごとに、第２クラ
ッド層の非リッジ部４ｂの厚みにバラツキが生じるとい
う問題があった。
【０００６】これを解決するために、第２クラッド層中
の所定の深さに第２クラッド層とAl組成比が異なるエッ
チングストップ層を挿入積層し、リッジ型を形成する際
に選択的にエッチングをエッチングストップ層の深さで
停止させることにより、第２クラッド層の非リッジ部の
厚みｄを制御する方法が考えられている(S.Nakatsukaet
al : Jpn. J. Appl. Phys. 25 (1986) L498 ）。ま
た、第２クラッド層中に第２クラッド層とAl組成比が異
なるエッチングシグナル層を挿入積層し、リッジ型を形
成する際のエッチング工程にて、エッチングシグナル層
の存在により第２クラッド層のエッチングレートを求
め、第２クラッド層の非リッジ部の厚みｄを制御する方
法が考えられている（岡田 他：1991年，秋季応用物理
学会予稿集，9a-ZM-3 ）。
の所定の深さに第２クラッド層とAl組成比が異なるエッ
チングストップ層を挿入積層し、リッジ型を形成する際
に選択的にエッチングをエッチングストップ層の深さで
停止させることにより、第２クラッド層の非リッジ部の
厚みｄを制御する方法が考えられている(S.Nakatsukaet
al : Jpn. J. Appl. Phys. 25 (1986) L498 ）。ま
た、第２クラッド層中に第２クラッド層とAl組成比が異
なるエッチングシグナル層を挿入積層し、リッジ型を形
成する際のエッチング工程にて、エッチングシグナル層
の存在により第２クラッド層のエッチングレートを求
め、第２クラッド層の非リッジ部の厚みｄを制御する方
法が考えられている（岡田 他：1991年，秋季応用物理
学会予稿集，9a-ZM-3 ）。
【０００７】このような半導体レーザ素子の製造方法に
より、ウエハごとの第２クラッド層の非リッジ部の厚み
のバラツキを減少させることができる。しかしながら、
これらの方法では、非リッジ部の厚み制御をエッチング
により行なっているためにその精度には限界がある。ま
た、これらの方法で製造された半導体レーザ素子の構造
は複雑になっており、その信頼性が低下するという問題
があった。
より、ウエハごとの第２クラッド層の非リッジ部の厚み
のバラツキを減少させることができる。しかしながら、
これらの方法では、非リッジ部の厚み制御をエッチング
により行なっているためにその精度には限界がある。ま
た、これらの方法で製造された半導体レーザ素子の構造
は複雑になっており、その信頼性が低下するという問題
があった。
【０００８】本発明は、かかる事情に鑑みてなされたも
のであり、非リッジ部上に第３クラッド層を結晶成長さ
せて厚み制御することにより、構造を複雑化することな
く、製造ごとの前記厚みのバラツキが減少される半導体
レーザ素子及びその製造方法を提供することを目的とす
る。
のであり、非リッジ部上に第３クラッド層を結晶成長さ
せて厚み制御することにより、構造を複雑化することな
く、製造ごとの前記厚みのバラツキが減少される半導体
レーザ素子及びその製造方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明に係る半導体レー
ザ素子は、半導体基板上に第１クラッド層と活性層とリ
ッジ部を有する第２クラッド層とをこの順に備え、該リ
ッジ部を囲んで積層された電流ブロック層を備える半導
体レーザ素子において、前記第２クラッド層の非リッジ
部と前記電流ブロック層との間に第３クラッド層を備
え、前記第１，第２及び第３クラッド層は、発振波長に
応じたエネルギーよりも大きなバンドギャップエネルギ
ーを有し、前記活性層よりも小さな屈折率を有している
ことを特徴とする。
ザ素子は、半導体基板上に第１クラッド層と活性層とリ
ッジ部を有する第２クラッド層とをこの順に備え、該リ
ッジ部を囲んで積層された電流ブロック層を備える半導
体レーザ素子において、前記第２クラッド層の非リッジ
部と前記電流ブロック層との間に第３クラッド層を備
え、前記第１，第２及び第３クラッド層は、発振波長に
応じたエネルギーよりも大きなバンドギャップエネルギ
ーを有し、前記活性層よりも小さな屈折率を有している
ことを特徴とする。
【００１０】本発明に係る半導体レーザの製造方法は、
半導体基板上に第１クラッド層と活性層とリッジ部を有
する第２クラッド層とをこの順に備え、該リッジ部を囲
んで積層された電流ブロック層を備える半導体レーザ素
子の製造方法において、前記活性層上に前記第２クラッ
ド層を形成する半導体層を積層する工程と、該半導体層
にその厚みに達しない深さまでのエッチングを施し、リ
ッジ部と非リッジ部とを形成する工程と、該非リッジ部
上に第３クラッド層を、前記非リッジ部と第３クラッド
層との総厚みが所定値となるように形成する工程と、前
記第３クラッド層上に前記電流ブロック層を形成する工
程とを有し、前記第１，第２及び第３クラッド層は、発
振波長に応じたエネルギーよりも大きなバンドギャップ
エネルギーを有し、前記活性層よりも小さい屈折率を有
することを特徴とする。
半導体基板上に第１クラッド層と活性層とリッジ部を有
する第２クラッド層とをこの順に備え、該リッジ部を囲
んで積層された電流ブロック層を備える半導体レーザ素
子の製造方法において、前記活性層上に前記第２クラッ
ド層を形成する半導体層を積層する工程と、該半導体層
にその厚みに達しない深さまでのエッチングを施し、リ
ッジ部と非リッジ部とを形成する工程と、該非リッジ部
上に第３クラッド層を、前記非リッジ部と第３クラッド
層との総厚みが所定値となるように形成する工程と、前
記第３クラッド層上に前記電流ブロック層を形成する工
程とを有し、前記第１，第２及び第３クラッド層は、発
振波長に応じたエネルギーよりも大きなバンドギャップ
エネルギーを有し、前記活性層よりも小さい屈折率を有
することを特徴とする。
【００１１】
【作用】本発明の半導体レーザ素子及びその製造方法で
は、第２クラッド層を形成する半導体層にリッジ部及び
非リッジ部を形成するように、半導体層の厚みに達しな
い深さまでエッチングを施して、前記非リッジ部上に第
３クラッド層を成長させ、その上に電流ブロック層を積
層して、第３クラッド層と電流ブロック層とで前記リッ
ジ部を埋め込んだ構造とする。このとき、発振波長に応
じたエネルギーよりも大きなバンドギャップエネルギ
ー、及び活性層よりも小さな屈折率を有する第２クラッ
ド層の非リッジ部と第３クラッド層との総厚みが所定値
となるように、第３クラッド層を成長させることによ
り、前記厚みがウエハごとに均一に製造される。
は、第２クラッド層を形成する半導体層にリッジ部及び
非リッジ部を形成するように、半導体層の厚みに達しな
い深さまでエッチングを施して、前記非リッジ部上に第
３クラッド層を成長させ、その上に電流ブロック層を積
層して、第３クラッド層と電流ブロック層とで前記リッ
ジ部を埋め込んだ構造とする。このとき、発振波長に応
じたエネルギーよりも大きなバンドギャップエネルギ
ー、及び活性層よりも小さな屈折率を有する第２クラッ
ド層の非リッジ部と第３クラッド層との総厚みが所定値
となるように、第３クラッド層を成長させることによ
り、前記厚みがウエハごとに均一に製造される。
【００１２】
【実施例】以下、本発明をその実施例を示す図面に基づ
き具体的に説明する。図１は、本実施例のリッジ導波路
型半導体レーザの構造を示す模式的断面図であり、図２
〜図４は、その製造段階における模式的断面図である。
例えば活性層上に非リッジ部の厚みｄが 0.4μｍのクラ
ッド層を有する本実施例の半導体レーザを製造する場合
には、まず、図２に示すように、n-GaAsの基板１上にＭ
ＯＣＶＤ法を用いて、厚み 1.5μｍのn-Al0.45Ga0.55As
の第１クラッド層２, 厚み0.07μｍのAl0.14Ga0.86Asの
活性層３, 厚み 1.2μｍのp-Al0.45Ga0.55Asの第２クラ
ッド層４を形成する半導体層41及び厚み 0.2μｍのp-Ga
Asのキャップ層５を、この順に連続成長させて積層形成
する。次に、図３に示すように、５μｍ幅を有するスト
ライプ状の SiO2 層９をキャップ層５の中央部上に形成
する。この SiO2層９をマスクとして、 H2 SO4 : H 2 O
2 : H 2 O＝１：８：８によりキャップ層５及び半導
体層41にエッチングを施して、キャップ層５の全部及び
第２クラッド層４の下部の残り厚Ｄまで除去し、中央に
ストライプ状のリッジ部４ａを残存させる。厚みＤで残
存させた部分が第２クラッド層の非リッジ部４ｂとな
る。このとき厚みＤの値は、前記所定値よりも小さい０
＜Ｄ＜0.4 μｍであれば良い。このエッチング工程後、
例えばＳＥＭ（走査型電子顕微鏡）により、上述の製造
過程における素子の前記厚みＤを、素子断面から測定す
る。なお、本実施例では前記厚みＤの測定値が 0.2μｍ
である場合について以下に説明する。
き具体的に説明する。図１は、本実施例のリッジ導波路
型半導体レーザの構造を示す模式的断面図であり、図２
〜図４は、その製造段階における模式的断面図である。
例えば活性層上に非リッジ部の厚みｄが 0.4μｍのクラ
ッド層を有する本実施例の半導体レーザを製造する場合
には、まず、図２に示すように、n-GaAsの基板１上にＭ
ＯＣＶＤ法を用いて、厚み 1.5μｍのn-Al0.45Ga0.55As
の第１クラッド層２, 厚み0.07μｍのAl0.14Ga0.86Asの
活性層３, 厚み 1.2μｍのp-Al0.45Ga0.55Asの第２クラ
ッド層４を形成する半導体層41及び厚み 0.2μｍのp-Ga
Asのキャップ層５を、この順に連続成長させて積層形成
する。次に、図３に示すように、５μｍ幅を有するスト
ライプ状の SiO2 層９をキャップ層５の中央部上に形成
する。この SiO2層９をマスクとして、 H2 SO4 : H 2 O
2 : H 2 O＝１：８：８によりキャップ層５及び半導
体層41にエッチングを施して、キャップ層５の全部及び
第２クラッド層４の下部の残り厚Ｄまで除去し、中央に
ストライプ状のリッジ部４ａを残存させる。厚みＤで残
存させた部分が第２クラッド層の非リッジ部４ｂとな
る。このとき厚みＤの値は、前記所定値よりも小さい０
＜Ｄ＜0.4 μｍであれば良い。このエッチング工程後、
例えばＳＥＭ（走査型電子顕微鏡）により、上述の製造
過程における素子の前記厚みＤを、素子断面から測定す
る。なお、本実施例では前記厚みＤの測定値が 0.2μｍ
である場合について以下に説明する。
【００１３】次に、図４に示すように、ＭＯＣＶＤ法を
用いて、第２クラッド層４の非リッジ部４ｂの上に、第
２クラッド層４と同組成の前記第３クラッド層であるp-
Al0. 45Ga0.55 As の追加クラッド層６を 0.2μｍ成長さ
せる。そして、図５に示すように、追加クラッド層６の
上にn-GaAsの電流ブロック層７をキャップ層５の表面と
面一になるように積層形成した後、 SiO2 層９を除去す
る。次いで、ＭＯＣＶＤ法を用いて、図１に示すよう
に、電流ブロック層７及びキャップ層５上にp-GaAsのコ
ンタクト層８を 1.0μｍの厚みに積層する。薄膜形成法
による膜厚の制御は、エッチングによる制御よりも高精
度であり、このように、ＭＯＣＶＤ法により追加クラッ
ド層６を高精度の厚み制御で形成できるので、第２クラ
ッド層４の非リッジ部４ｂと追加クラッド層６との総厚
みは、製造の都度均一となる。
用いて、第２クラッド層４の非リッジ部４ｂの上に、第
２クラッド層４と同組成の前記第３クラッド層であるp-
Al0. 45Ga0.55 As の追加クラッド層６を 0.2μｍ成長さ
せる。そして、図５に示すように、追加クラッド層６の
上にn-GaAsの電流ブロック層７をキャップ層５の表面と
面一になるように積層形成した後、 SiO2 層９を除去す
る。次いで、ＭＯＣＶＤ法を用いて、図１に示すよう
に、電流ブロック層７及びキャップ層５上にp-GaAsのコ
ンタクト層８を 1.0μｍの厚みに積層する。薄膜形成法
による膜厚の制御は、エッチングによる制御よりも高精
度であり、このように、ＭＯＣＶＤ法により追加クラッ
ド層６を高精度の厚み制御で形成できるので、第２クラ
ッド層４の非リッジ部４ｂと追加クラッド層６との総厚
みは、製造の都度均一となる。
【００１４】以上の如く形成された半導体レーザ素子
は、基板１上にn-Al0.45Ga0.55Asの第１クラッド層２，
Al0.14Ga0.86Asの活性層３，p-Al0.45Ga0.55Asの第２ク
ラッド層４がこの順に積層されており、第２クラッド層
４は中央部にストライプ状のリッジ部４ａを有し、その
非リッジ部４ｂの厚みは 0.2μｍである。そして非リッ
ジ部４ｂ上に第２クラッド層４と同組成の追加クラッド
層６が 0.2μｍの厚みで形成され、非リッジ部４ｂと追
加クラッド層６との総厚みｄが 0.4μｍとなる。この上
にn-GaAsの電流ブロック層７が形成されて、このリッジ
部４ａは追加クラッド層６及び電流ブロック層７で埋め
込まれた構造となっている。
は、基板１上にn-Al0.45Ga0.55Asの第１クラッド層２，
Al0.14Ga0.86Asの活性層３，p-Al0.45Ga0.55Asの第２ク
ラッド層４がこの順に積層されており、第２クラッド層
４は中央部にストライプ状のリッジ部４ａを有し、その
非リッジ部４ｂの厚みは 0.2μｍである。そして非リッ
ジ部４ｂ上に第２クラッド層４と同組成の追加クラッド
層６が 0.2μｍの厚みで形成され、非リッジ部４ｂと追
加クラッド層６との総厚みｄが 0.4μｍとなる。この上
にn-GaAsの電流ブロック層７が形成されて、このリッジ
部４ａは追加クラッド層６及び電流ブロック層７で埋め
込まれた構造となっている。
【００１５】なお、本実施例では追加クラッド層６とし
て第２クラッド層４と同一組成比のｐ型のAl0.45Ga0.55
As を用いたが、第１，第２クラッド層２，４と同様に
光とキャリアとの閉じ込めが十分行えるように、発振波
長のエネルギーに比べて大きなバンドギャップエネルギ
ーを有し、且つ、活性層に比べて屈折率が小くなる範囲
の組成比のものを用いても良く、さらには、ｎ型のAl
0.45Ga0.55 As のように第２クラッド層４と逆導電型の
ものを用いても良い。なお、このような追加クラッド層
を用いる場合は、前記厚みＤの設定は適宜変更すること
が望ましい。また、本実施例は AlGaAs/GaAs系の半導体
レーザについて説明したが、これに限るものではなく、
InGaAlP/InGaP 系等の半導体レーザにも本発明を適用で
きる。
て第２クラッド層４と同一組成比のｐ型のAl0.45Ga0.55
As を用いたが、第１，第２クラッド層２，４と同様に
光とキャリアとの閉じ込めが十分行えるように、発振波
長のエネルギーに比べて大きなバンドギャップエネルギ
ーを有し、且つ、活性層に比べて屈折率が小くなる範囲
の組成比のものを用いても良く、さらには、ｎ型のAl
0.45Ga0.55 As のように第２クラッド層４と逆導電型の
ものを用いても良い。なお、このような追加クラッド層
を用いる場合は、前記厚みＤの設定は適宜変更すること
が望ましい。また、本実施例は AlGaAs/GaAs系の半導体
レーザについて説明したが、これに限るものではなく、
InGaAlP/InGaP 系等の半導体レーザにも本発明を適用で
きる。
【００１６】
【発明の効果】以上のように、本発明においては、第２
クラッド層を形成する半導体層に、リッジ部と非リッジ
部とを形成するようにエッチングを施した後に、第３ク
ラッド層を形成するので、前記非リッジ部と第３クラッ
ド層との総厚みを容易に且つ高精度に所定値とすること
ができる。従って、半導体レーザ素子の構造を複雑化す
ることなく、製造ごとの前記総厚みのバラツキが減少さ
れる等、本発明は優れた効果を奏するものである。
クラッド層を形成する半導体層に、リッジ部と非リッジ
部とを形成するようにエッチングを施した後に、第３ク
ラッド層を形成するので、前記非リッジ部と第３クラッ
ド層との総厚みを容易に且つ高精度に所定値とすること
ができる。従って、半導体レーザ素子の構造を複雑化す
ることなく、製造ごとの前記総厚みのバラツキが減少さ
れる等、本発明は優れた効果を奏するものである。
【図１】本発明のリッジ導波路型半導体レーザの構造を
示す模式的断面図である。
示す模式的断面図である。
【図２】本発明のリッジ導波路型半導体レーザの製造段
階における模式的断面図である。
階における模式的断面図である。
【図３】本発明のリッジ導波路型半導体レーザの製造段
階における模式的断面図である。
階における模式的断面図である。
【図４】本発明のリッジ導波路型半導体レーザの製造段
階における模式的断面図である。
階における模式的断面図である。
【図５】本発明のリッジ導波路型半導体レーザの製造段
階における模式的断面図である。
階における模式的断面図である。
【図６】従来のリッジ導波路型半導体レーザの構造を示
す模式的断面図である。
す模式的断面図である。
【図７】従来のリッジ導波路型半導体レーザの製造段階
における模式的断面図である。
における模式的断面図である。
【図８】従来のリッジ導波路型半導体レーザの製造段階
における模式的断面図である。
における模式的断面図である。
【図９】従来のリッジ導波路型半導体レーザの製造段階
における模式的断面図である。
における模式的断面図である。
１ 基板 ２ 第１クラッド層 ３ 活性層 ４ 第２クラッド層 ４ａ リッジ部 ４ｂ 非リッジ部 ６ 追加クラッド層 ７ 電流ブロック層
Claims (2)
- 【請求項１】 半導体基板上に第１クラッド層と活性層
とリッジ部を有する第２クラッド層とをこの順に備え、
該リッジ部を囲んで積層された電流ブロック層を備える
半導体レーザ素子において、 前記第２クラッド層の非リッジ部と前記電流ブロック層
との間に第３クラッド層を備え、前記第１，第２及び第
３クラッド層は、発振波長に応じたエネルギーよりも大
きなバンドギャップエネルギーを有し、前記活性層より
も小さな屈折率を有していることを特徴とする半導体レ
ーザ素子。 - 【請求項２】 半導体基板上に第１クラッド層と活性層
とリッジ部を有する第２クラッド層とをこの順に備え、
該リッジ部を囲んで積層された電流ブロック層を備える
半導体レーザ素子の製造方法において、 前記活性層上に前記第２クラッド層を形成する半導体層
を積層する工程と、該半導体層にその厚みに達しない深
さまでのエッチングを施し、リッジ部と非リッジ部とを
形成する工程と、該非リッジ部上に第３クラッド層を、
前記非リッジ部と第３クラッド層との総厚みが所定値と
なるように形成する工程と、前記第３クラッド層上に前
記電流ブロック層を形成する工程とを有し、前記第１，
第２及び第３クラッド層は、発振波長に応じたエネルギ
ーよりも大きなバンドギャップエネルギーを有し、前記
活性層よりも小さい屈折率を有することを特徴とする半
導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31371992A JPH06164053A (ja) | 1992-11-24 | 1992-11-24 | 半導体レーザ素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31371992A JPH06164053A (ja) | 1992-11-24 | 1992-11-24 | 半導体レーザ素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164053A true JPH06164053A (ja) | 1994-06-10 |
Family
ID=18044696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31371992A Pending JPH06164053A (ja) | 1992-11-24 | 1992-11-24 | 半導体レーザ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06164053A (ja) |
-
1992
- 1992-11-24 JP JP31371992A patent/JPH06164053A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JPH06291416A (ja) | 半導体レーザおよびその製造方法 | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| US5395792A (en) | Process for fabricating a semiconductor laser device | |
| US4835783A (en) | Semiconductor laser | |
| JP2863677B2 (ja) | 半導体レーザ及びその製造方法 | |
| KR970011146B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
| US20020043209A1 (en) | Method of fabricating compound semiconductor device | |
| JP2564813B2 (ja) | Ａ▲ｌ▼ＧａＩｎＰ半導体発光素子 | |
| US5822350A (en) | Semiconductor laser | |
| US5805628A (en) | Semiconductor laser | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JPH06164053A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH03250684A (ja) | メサ埋め込み型光半導体装置の製造方法 | |
| JP2003046193A (ja) | 半導体レーザおよびその製造方法 | |
| JP2687495B2 (ja) | 半導体レーザの製造方法 | |
| JP3523432B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP3081363B2 (ja) | 赤色半導体レーザ | |
| JP3999952B2 (ja) | 化合物半導体デバイス製造方法 | |
| JP3881041B2 (ja) | 化合物半導体素子の製造方法 | |
| JPS6390879A (ja) | 半導体レ−ザの製造方法 | |
| KR100261243B1 (ko) | 레이저 다이오드 및 그의 제조방법 | |
| JP4897944B2 (ja) | 半導体レーザ素子及びその作製方法 | |
| KR100304658B1 (ko) | 반도체 레이저 소자 및 그 제조방법 | |
| JPH11354880A (ja) | 半導体レーザ素子およびその製造方法 |