JPH06163703A - 半導体集積回路補修論理自動生成方法および補修論理自動生成システム - Google Patents
半導体集積回路補修論理自動生成方法および補修論理自動生成システムInfo
- Publication number
- JPH06163703A JPH06163703A JP31728192A JP31728192A JPH06163703A JP H06163703 A JPH06163703 A JP H06163703A JP 31728192 A JP31728192 A JP 31728192A JP 31728192 A JP31728192 A JP 31728192A JP H06163703 A JPH06163703 A JP H06163703A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- terminating resistor
- information
- terminating
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体集積回路のチップ製造後、
チップ上でFIB、レーザCVD等を用いて配線の一部
を修正加工して論理変更に対応する補修を行う際、その
論理作成において、変更論理の動作を保証することを目
的とする。 【構成】 半導体集積回路のチップ製造後、配線経路情
報、実装情報および論理情報に基づいて既存の配線の一
部を修正加工し、論理変更を行なう場合の補修論理自動
生成方法であって、論理変更時に、変更後の論理構成に
ついて、終端抵抗の接続状態を検証し、終端抵抗が不足
している場合は、チップ上に用意された予備の終端抵抗
から終端抵抗を選択し、選択した終端抵抗を接続する論
理を、配線経路情報、実装情報および論理情報から生成
し、終端抵抗が過剰となっている場合は、過剰の終端抵
抗の中から終端抵抗を選択し、選択した終端抵抗以外の
終端抵抗が接続されている結線を切断するための論理
を、配線経路情報、実装情報および論理情報から生成す
る。
チップ上でFIB、レーザCVD等を用いて配線の一部
を修正加工して論理変更に対応する補修を行う際、その
論理作成において、変更論理の動作を保証することを目
的とする。 【構成】 半導体集積回路のチップ製造後、配線経路情
報、実装情報および論理情報に基づいて既存の配線の一
部を修正加工し、論理変更を行なう場合の補修論理自動
生成方法であって、論理変更時に、変更後の論理構成に
ついて、終端抵抗の接続状態を検証し、終端抵抗が不足
している場合は、チップ上に用意された予備の終端抵抗
から終端抵抗を選択し、選択した終端抵抗を接続する論
理を、配線経路情報、実装情報および論理情報から生成
し、終端抵抗が過剰となっている場合は、過剰の終端抵
抗の中から終端抵抗を選択し、選択した終端抵抗以外の
終端抵抗が接続されている結線を切断するための論理
を、配線経路情報、実装情報および論理情報から生成す
る。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路のチッ
プ製造後、チップ上でFIB、レーザCVD等を用いて
配線の一部を修正加工して論理変更に対応する補修を行
う際、変更された論理の回路動作を保証する技術、およ
びその回路動作を保証する論理を変更論理及び実配線経
路から自動生成する技術に関する。
プ製造後、チップ上でFIB、レーザCVD等を用いて
配線の一部を修正加工して論理変更に対応する補修を行
う際、変更された論理の回路動作を保証する技術、およ
びその回路動作を保証する論理を変更論理及び実配線経
路から自動生成する技術に関する。
【0002】
【従来の技術】半導体集積回路のチップ製造後、チップ
上で配線の一部を修正加工して論理変更を行う技術は、
特開昭62−229956号公報に記載のように、FI
B(集束イオンビーム)、レーザCVD(化学気相成
長)等を用いて行うと報告されている。
上で配線の一部を修正加工して論理変更を行う技術は、
特開昭62−229956号公報に記載のように、FI
B(集束イオンビーム)、レーザCVD(化学気相成
長)等を用いて行うと報告されている。
【0003】また、変更論理時の回路動作を保証する為
の技術としては、情報処理学会第42回(平成3年前
期)全国大会論文誌6−223ページに記載のように、
WORネットの分割時に、終端抵抗の有無を検証する技
術が報告されている。
の技術としては、情報処理学会第42回(平成3年前
期)全国大会論文誌6−223ページに記載のように、
WORネットの分割時に、終端抵抗の有無を検証する技
術が報告されている。
【0004】チップ上で配線の一部を修正加工して論理
変更を行う場合の具体例を、図7および図2を参照して
説明する。図7に論理制約の一例を示すための論理図を
示す。図7において、ゲート701からゲート706で
構成される論理がある。ゲート701からゲート703
はソースで、ゲート704からゲート706はシンクと
すると、結線707でソースを接続することでWOR
(ワイヤードOR)回路を構成していることになる。例
えば、この回路では、各ゲートの回路電圧を確保するた
めソースピンに終端抵抗を接続している。これが抵抗1
08である。この終端抵抗は、ソース側に1つだけ存在
する必要があり、無かったり、2つ以上存在してはいけ
ないものである。また、半導体集積回路では終端抵抗
は、論理ゲートと対で配置され、必要に応じて接続して
使用する場合がある。図7では、例えば、ゲート703
と対の抵抗708の終端抵抗を使用しているものとす
る。
変更を行う場合の具体例を、図7および図2を参照して
説明する。図7に論理制約の一例を示すための論理図を
示す。図7において、ゲート701からゲート706で
構成される論理がある。ゲート701からゲート703
はソースで、ゲート704からゲート706はシンクと
すると、結線707でソースを接続することでWOR
(ワイヤードOR)回路を構成していることになる。例
えば、この回路では、各ゲートの回路電圧を確保するた
めソースピンに終端抵抗を接続している。これが抵抗1
08である。この終端抵抗は、ソース側に1つだけ存在
する必要があり、無かったり、2つ以上存在してはいけ
ないものである。また、半導体集積回路では終端抵抗
は、論理ゲートと対で配置され、必要に応じて接続して
使用する場合がある。図7では、例えば、ゲート703
と対の抵抗708の終端抵抗を使用しているものとす
る。
【0005】ここで、図2に示すように、図7におけ
る、ゲート703(図2におけるゲート203)を切断
する論理変更が発生したとする。上記第一の従来技術に
よれば、チップ上でFIB(集束イオンビーム)、レー
ザCVD(化学気相成長)等を用いて既存の配線の一部
を修正加工したり、論理構成に関係しない論理変更用未
使用ゲートを結線して論理変更を行なう補修が実施され
る。
る、ゲート703(図2におけるゲート203)を切断
する論理変更が発生したとする。上記第一の従来技術に
よれば、チップ上でFIB(集束イオンビーム)、レー
ザCVD(化学気相成長)等を用いて既存の配線の一部
を修正加工したり、論理構成に関係しない論理変更用未
使用ゲートを結線して論理変更を行なう補修が実施され
る。
【0006】しかし、図2において、ゲート203と抵
抗208とは加工が行えない層で配線されているような
場合には、ゲート203を切断すると抵抗208も同時
に切断されることになる。この場合、この論理にはソー
ス側に終端抵抗が存在しなくなる。この対策として、ソ
ース側に終端抵抗を接続する必要がある。この必要性、
チェックを行う技術については、情報処理学会第42回
(平成3年前期)全国大会論文誌6−223ページに記
載のように、WORネットの分割時に、終端抵抗の有無
を検証する技術として報告されている通りである。この
報告の技術では、検証を行う技術についての報告のみ
で、論理設計者は、終端抵抗の存在を意識する必要性に
はなんら変わりはない。また、この時、ゲート201に
近い終端抵抗を使用するか、ゲート202に近い終端抵
抗を利用するかは、補修を行う半導体の実配線経路によ
って異なってくるが、論理設計者は、実装設計の情報ま
でを把握して論理を決定することは困難である。
抗208とは加工が行えない層で配線されているような
場合には、ゲート203を切断すると抵抗208も同時
に切断されることになる。この場合、この論理にはソー
ス側に終端抵抗が存在しなくなる。この対策として、ソ
ース側に終端抵抗を接続する必要がある。この必要性、
チェックを行う技術については、情報処理学会第42回
(平成3年前期)全国大会論文誌6−223ページに記
載のように、WORネットの分割時に、終端抵抗の有無
を検証する技術として報告されている通りである。この
報告の技術では、検証を行う技術についての報告のみ
で、論理設計者は、終端抵抗の存在を意識する必要性に
はなんら変わりはない。また、この時、ゲート201に
近い終端抵抗を使用するか、ゲート202に近い終端抵
抗を利用するかは、補修を行う半導体の実配線経路によ
って異なってくるが、論理設計者は、実装設計の情報ま
でを把握して論理を決定することは困難である。
【0007】
【発明が解決しようとする課題】上記第一の従来技術
は、チップ上でFIB、レーザCVD等を用いて、どの
ように補修を実施するかという基本的な技術についての
み述べられており、補修後の論理検証については配慮が
されておらず、補修後の論理動作が保証できない問題が
ある。
は、チップ上でFIB、レーザCVD等を用いて、どの
ように補修を実施するかという基本的な技術についての
み述べられており、補修後の論理検証については配慮が
されておらず、補修後の論理動作が保証できない問題が
ある。
【0008】また、上記第二の従来技術は、変更後の論
理検証を実施する必要性があることをWORネットの分
割時を例に上げ述べているもので、その変更論理を実際
にどのように生成するかの技術が述べられていない。こ
のため、従来技術ではチップ上の任意の予備終端抵抗を
接続することになり、終端抵抗から、接続位置までの配
線長が増加して、目的とする機能を保証できなくなる恐
れがある。さらに、従来技術は、終端抵抗の不足につい
ての配慮のみで、異なる論理のネット間接続による終端
抵抗過剰の配慮が行われていない為、回路が正常に動作
しなくなる問題がある。
理検証を実施する必要性があることをWORネットの分
割時を例に上げ述べているもので、その変更論理を実際
にどのように生成するかの技術が述べられていない。こ
のため、従来技術ではチップ上の任意の予備終端抵抗を
接続することになり、終端抵抗から、接続位置までの配
線長が増加して、目的とする機能を保証できなくなる恐
れがある。さらに、従来技術は、終端抵抗の不足につい
ての配慮のみで、異なる論理のネット間接続による終端
抵抗過剰の配慮が行われていない為、回路が正常に動作
しなくなる問題がある。
【0009】また、接続する予備の終端抵抗の選択、ま
たは、切断する終端抵抗の選択において、論理情報のみ
から決定を行った場合、その選択ケースによっては、目
的とする電気的特性を満足することができない場合が発
生する恐れが多いにある。
たは、切断する終端抵抗の選択において、論理情報のみ
から決定を行った場合、その選択ケースによっては、目
的とする電気的特性を満足することができない場合が発
生する恐れが多いにある。
【0010】本発明の目的は、論理情報の補修後の回路
動作を保証する技術を提供することにある。
動作を保証する技術を提供することにある。
【0011】
【課題を解決するための手段】上記目的を達成させるた
めの手段として以下の発明を提供する。
めの手段として以下の発明を提供する。
【0012】半導体集積回路のチップ製造後、配線経路
情報、実装情報および論理情報に基づいて既存の配線の
一部を修正加工し、論理変更を行なう場合の補修論理自
動生成方法であって、論理変更時に、変更後の論理構成
について、終端抵抗の接続状態を検証し、終端抵抗が不
足している場合は、チップ上に用意された予備の終端抵
抗から終端抵抗を選択し、選択した終端抵抗を接続する
論理を、配線経路情報、実装情報および論理情報から生
成し、終端抵抗が過剰となっている場合は、過剰の終端
抵抗の中から終端抵抗を選択し、選択した終端抵抗以外
の終端抵抗が接続されている結線を切断するための論理
を、配線経路情報、実装情報および論理情報から生成す
る。
情報、実装情報および論理情報に基づいて既存の配線の
一部を修正加工し、論理変更を行なう場合の補修論理自
動生成方法であって、論理変更時に、変更後の論理構成
について、終端抵抗の接続状態を検証し、終端抵抗が不
足している場合は、チップ上に用意された予備の終端抵
抗から終端抵抗を選択し、選択した終端抵抗を接続する
論理を、配線経路情報、実装情報および論理情報から生
成し、終端抵抗が過剰となっている場合は、過剰の終端
抵抗の中から終端抵抗を選択し、選択した終端抵抗以外
の終端抵抗が接続されている結線を切断するための論理
を、配線経路情報、実装情報および論理情報から生成す
る。
【0013】また、前記終端抵抗の選択は、終端抵抗の
必要な接続位置に対して最短距離にある終端抵抗を選択
することができる。前記最短距離にある終端抵抗を選択
する場合に、論理変更を行った論理信号に基づいて、半
導体集積回路内の実配線経路を順次トレースしてソース
ピンとシンクピン間の配線形状を認識し、接続可能な終
端抵抗を前記配線に付加した場合の電気特性を実配線に
より計算し、最適位置の終端抵抗を決定する。
必要な接続位置に対して最短距離にある終端抵抗を選択
することができる。前記最短距離にある終端抵抗を選択
する場合に、論理変更を行った論理信号に基づいて、半
導体集積回路内の実配線経路を順次トレースしてソース
ピンとシンクピン間の配線形状を認識し、接続可能な終
端抵抗を前記配線に付加した場合の電気特性を実配線に
より計算し、最適位置の終端抵抗を決定する。
【0014】また、終端抵抗が過剰となっている場合
に、選択した終端抵抗以外の終端抵抗が接続されている
結線を切断するときに、終端抵抗のみ切断することがで
きるか否かを検知し、終端抵抗のみ切断することができ
ない場合には、切断する代わりに、過剰な終端抵抗と対
になっているゲートに、他のゲートを接続するような論
理を、配線経路情報、実装情報および論理情報から生成
するようにしてもよい。さらに、半導体集積回路の配線
経路情報、実装情報および論理情報を記憶している記憶
部と、前記記憶部に記憶している配線経路情報、実装情
報および論理情報における修正加工指示を受け付ける入
力部と、前記入力部で受け付けた論理情報の変更を行な
う変更処理部とを有する補修論理自動生成システムであ
って、前記変更処理部は、前記入力部で受け付けた変更
後の論理構成について、終端抵抗の接続状態を検証する
検証手段と、前記検証手段で検証した結果、終端抵抗が
不足している場合に、半導体集積回路上に用意された予
備の終端抵抗から終端抵抗を選択し、選択した終端抵抗
を接続する論理を、前記変更論理と前記配線経路情報お
よび前記実装情報とから生成し、終端抵抗が過剰となっ
ている場合は、過剰の終端抵抗の中から終端抵抗を選択
し、選択した終端抵抗以外の終端抵抗に接続する結線を
切断するための論理を、前記変更論理と前記配線経路情
報および前記実装情報とから生成する変更論理生成手段
とを備えることができる。
に、選択した終端抵抗以外の終端抵抗が接続されている
結線を切断するときに、終端抵抗のみ切断することがで
きるか否かを検知し、終端抵抗のみ切断することができ
ない場合には、切断する代わりに、過剰な終端抵抗と対
になっているゲートに、他のゲートを接続するような論
理を、配線経路情報、実装情報および論理情報から生成
するようにしてもよい。さらに、半導体集積回路の配線
経路情報、実装情報および論理情報を記憶している記憶
部と、前記記憶部に記憶している配線経路情報、実装情
報および論理情報における修正加工指示を受け付ける入
力部と、前記入力部で受け付けた論理情報の変更を行な
う変更処理部とを有する補修論理自動生成システムであ
って、前記変更処理部は、前記入力部で受け付けた変更
後の論理構成について、終端抵抗の接続状態を検証する
検証手段と、前記検証手段で検証した結果、終端抵抗が
不足している場合に、半導体集積回路上に用意された予
備の終端抵抗から終端抵抗を選択し、選択した終端抵抗
を接続する論理を、前記変更論理と前記配線経路情報お
よび前記実装情報とから生成し、終端抵抗が過剰となっ
ている場合は、過剰の終端抵抗の中から終端抵抗を選択
し、選択した終端抵抗以外の終端抵抗に接続する結線を
切断するための論理を、前記変更論理と前記配線経路情
報および前記実装情報とから生成する変更論理生成手段
とを備えることができる。
【0015】
【作用】本発明は、まず論理ファイルの変更情報より論
理変更を実施した論理信号を検索する。これは、論理フ
ァイルの変更前の論理情報と変更後の論理情報とを比較
していき、一致しないものを変更した論理情報とする。
つぎに、この検索された論理信号の論理について回路動
作を保証する上で終端抵抗が必要なものについて、終端
抵抗の有無を確認する。終端抵抗無の論理については、
半導体集積回路内の実配線経路をトレースしてソースと
シンクピン間の配線形状を認識し、どのピンに終端抵抗
を付加したら電気特性上最適か実配線より計算して、最
適位置のピンを決定し、そのピンに最も近くに配置され
た予備終端を選択し、その接続論理を自動生成すること
が可能である。また、終端抵抗が2つ以上存在する論理
については、半導体集積回路内の実配線経路をトレース
してソースとシンクピン間の配線形状を認識し、実配線
経路より、どの終端抵抗を切断したら電気特性上最良か
計算して、最良となる切断終端抵抗を選択し、その切断
論理を自動生成することが可能である。
理変更を実施した論理信号を検索する。これは、論理フ
ァイルの変更前の論理情報と変更後の論理情報とを比較
していき、一致しないものを変更した論理情報とする。
つぎに、この検索された論理信号の論理について回路動
作を保証する上で終端抵抗が必要なものについて、終端
抵抗の有無を確認する。終端抵抗無の論理については、
半導体集積回路内の実配線経路をトレースしてソースと
シンクピン間の配線形状を認識し、どのピンに終端抵抗
を付加したら電気特性上最適か実配線より計算して、最
適位置のピンを決定し、そのピンに最も近くに配置され
た予備終端を選択し、その接続論理を自動生成すること
が可能である。また、終端抵抗が2つ以上存在する論理
については、半導体集積回路内の実配線経路をトレース
してソースとシンクピン間の配線形状を認識し、実配線
経路より、どの終端抵抗を切断したら電気特性上最良か
計算して、最良となる切断終端抵抗を選択し、その切断
論理を自動生成することが可能である。
【0016】以上のように、変更論理の終端抵抗過不足
を検証し、不足時にはチップ上から最適位置の予備終端
抵抗を選択して、変更論理に自動追加し、過剰時には不
要な終端抵抗を切断する論理を自動生成している。これ
らの接続もしくは切断の終端抵抗選択には、実配線経路
を考慮して行っている。
を検証し、不足時にはチップ上から最適位置の予備終端
抵抗を選択して、変更論理に自動追加し、過剰時には不
要な終端抵抗を切断する論理を自動生成している。これ
らの接続もしくは切断の終端抵抗選択には、実配線経路
を考慮して行っている。
【0017】本発明によれば、論理設計者は、論理変更
時に終端抵抗の有無を意識することなく変更論理を考え
ることができ、過不足時には、これを自動で最良となる
よう調整可能とする作用がある。さらに、論理情報(接
続情報)以外に、実配線経路をトレースすることによ
り、実際の回路動作と等価の電気的特性を考慮した位置
決めを可能とする作用がある。
時に終端抵抗の有無を意識することなく変更論理を考え
ることができ、過不足時には、これを自動で最良となる
よう調整可能とする作用がある。さらに、論理情報(接
続情報)以外に、実配線経路をトレースすることによ
り、実際の回路動作と等価の電気的特性を考慮した位置
決めを可能とする作用がある。
【0018】
【実施例】以下、本発明の実施例を図面により詳細に説
明する。
明する。
【0019】半導体集積回路では、前述のように、特開
昭62−229956号公報に記載のようにチップ製造
後、チップ上でFIB(集束イオンビーム)、レーザC
VD(化学気相成長)等を用いて既存の配線の一部を修
正加工したり、論理構成に関係しない論理変更用未使用
ゲートを結線して論理変更を行なう補修が実施される。
本実施例では、このような半導体集積回路の補修を行う
場合において、変更論理の回路動作保証を行うものであ
る。
昭62−229956号公報に記載のようにチップ製造
後、チップ上でFIB(集束イオンビーム)、レーザC
VD(化学気相成長)等を用いて既存の配線の一部を修
正加工したり、論理構成に関係しない論理変更用未使用
ゲートを結線して論理変更を行なう補修が実施される。
本実施例では、このような半導体集積回路の補修を行う
場合において、変更論理の回路動作保証を行うものであ
る。
【0020】図3に実装イメージでの実配線経路を示
す。図3に示すように、310の位置で切断するという
変更をしたとする。ここで、実装情報を意識しないで終
端抵抗を接続した場合、例えば、ゲート301に近い配
置の終端抵抗308を使用した場合、結線307とゲー
ト302間の配線が長いため、電気特性上目的とする動
作を保証できなくなる可能性がある。つまり、ゲート3
02に隣接する終端抵抗309を選択して接続する必要
がある。本発明は、これらの設計をすべて自動でサポー
トするための技術である。従って、論理設計者は単にど
のゲートを切断するかという論理変更を指示するだけ
で、その情報を基に、本実施例における補修論理自動生
成システムでは、終端抵抗の有無を論理情報から認識
し、実装情報よりどの終端抵抗を接続したら良いかを決
定し、その終端抵抗の接続情報を論理設計情報に自動フ
ィードバックする。
す。図3に示すように、310の位置で切断するという
変更をしたとする。ここで、実装情報を意識しないで終
端抵抗を接続した場合、例えば、ゲート301に近い配
置の終端抵抗308を使用した場合、結線307とゲー
ト302間の配線が長いため、電気特性上目的とする動
作を保証できなくなる可能性がある。つまり、ゲート3
02に隣接する終端抵抗309を選択して接続する必要
がある。本発明は、これらの設計をすべて自動でサポー
トするための技術である。従って、論理設計者は単にど
のゲートを切断するかという論理変更を指示するだけ
で、その情報を基に、本実施例における補修論理自動生
成システムでは、終端抵抗の有無を論理情報から認識
し、実装情報よりどの終端抵抗を接続したら良いかを決
定し、その終端抵抗の接続情報を論理設計情報に自動フ
ィードバックする。
【0021】図4に、終端抵抗が過剰になってしまう論
理変更の一例を示す。2つの終端抵抗を有する回路を補
修配線411で接続する論理変更を行ったとする。する
とソース側は、ゲート401からゲート404となり、
シンク側はゲート405からゲート408となる。この
時、終端抵抗は、ソース側に抵抗409および抵抗41
0の2つが存在することになり、終端抵抗としての役割
を正常に果たすことができなくなる。つまり、どちらか
の終端抵抗を切断する必要性が発生する。この時、どち
らの終端抵抗を切断するかによって電気的特性は大きく
異なってくるケースが多い。これは、先に述べた終端抵
抗の接続と同じで、実際の配線経路、接続ポイントの位
置等が、実装結果により異なるためこれを論理設計者が
意識して論理変更を実施することは同様に困難である。
そこで、これについても先に述べた実施例と同様、論理
設計者は接続するという論理情報を指示するだけで、本
実施例における補修論理自動生成システムが、あとは自
動的に終端抵抗の過剰を判定し、過剰時には実装情報よ
り最良となる切断する終端抵抗切断論理を論理設計情報
に自動フィードバックし、また、その時の配線接続位置
を実装設計者に指示する。上記実施例は、終端抵抗をソ
ース側に設定する場合を例にあげたが、シンク側に終端
抵抗をおいて電気的特性考慮を行う場合についても同様
の技術で対応することはできる。
理変更の一例を示す。2つの終端抵抗を有する回路を補
修配線411で接続する論理変更を行ったとする。する
とソース側は、ゲート401からゲート404となり、
シンク側はゲート405からゲート408となる。この
時、終端抵抗は、ソース側に抵抗409および抵抗41
0の2つが存在することになり、終端抵抗としての役割
を正常に果たすことができなくなる。つまり、どちらか
の終端抵抗を切断する必要性が発生する。この時、どち
らの終端抵抗を切断するかによって電気的特性は大きく
異なってくるケースが多い。これは、先に述べた終端抵
抗の接続と同じで、実際の配線経路、接続ポイントの位
置等が、実装結果により異なるためこれを論理設計者が
意識して論理変更を実施することは同様に困難である。
そこで、これについても先に述べた実施例と同様、論理
設計者は接続するという論理情報を指示するだけで、本
実施例における補修論理自動生成システムが、あとは自
動的に終端抵抗の過剰を判定し、過剰時には実装情報よ
り最良となる切断する終端抵抗切断論理を論理設計情報
に自動フィードバックし、また、その時の配線接続位置
を実装設計者に指示する。上記実施例は、終端抵抗をソ
ース側に設定する場合を例にあげたが、シンク側に終端
抵抗をおいて電気的特性考慮を行う場合についても同様
の技術で対応することはできる。
【0022】つぎに、補修論理自動生成システムの構成
について図1を参照して説明する。本実施例における補
修論理自動生成システムの構成図を図1に示す。図1に
おいて、本システムの全体を制御するCPU101と、
該CPU101の動作制御プログラムを記憶しているR
OM102と、前記CPU101の作業領域等で使用す
るRAM103と、処理結果を表示出力するための表示
部であるCRTディスプレイ104と、配線経路情報、
実装情報および論理情報における修正加工指示を受け付
ける入力部のキーボード105と、半導体集積回路の配
線経路情報、実装情報および論理情報を記憶している記
憶部106と、処理結果を印字出力するための出力部で
あるプリンタ107とを備える。また、本システムに
は、記憶部106に記憶している、配線経路情報、実装
情報および論理情報に基づいて補修を実行する補修装置
110を備えるようにしてもよい。配線経路情報、実装
情報および論理情報は、配線経路情報が配線経路情報フ
ァイル514として記憶されており、実装情報および論
理情報は、論理情報ファイル512として記憶されてい
るとする。配線経路情報とは、半導体集積回路チップ上
での配線の経路を示す情報であり、一般的には、X−Y
座標および配線層名で定義されている。実装情報は、半
導体集積回路チップ上での論理素子の実相に関する情報
で、一般的には、X−Y座標および論理素子名で定義さ
れている。論理情報は、各論理素子ごとに識別情報が付
されており、各論理素子がどこに接続しているかを示す
論理信号がそれぞれ付加されている。また、ROM10
2に記憶している動作制御プログラムとしては、入力部
のキーボード105で受け付けた論理情報の変更を行な
う変更処理部として機能するプログラムが少なくともあ
る。変更処理部は、前記入力部で受け付けた変更後の論
理構成について、終端抵抗の接続状態を検証する検証手
段と、前記検証手段で検証した結果、終端抵抗が不足し
ている場合に、半導体集積回路上に用意された予備の終
端抵抗から終端抵抗を選択し、選択した終端抵抗を接続
する論理を、前記変更論理と前記配線経路情報および前
記実装情報とから生成し、終端抵抗が過剰となっている
場合は、過剰の終端抵抗の中から終端抵抗を選択し、選
択した終端抵抗以外の終端抵抗に接続する結線を切断す
るための論理を、前記変更論理と前記配線経路情報およ
び前記実装情報とから生成する変更論理生成手段とを備
える。
について図1を参照して説明する。本実施例における補
修論理自動生成システムの構成図を図1に示す。図1に
おいて、本システムの全体を制御するCPU101と、
該CPU101の動作制御プログラムを記憶しているR
OM102と、前記CPU101の作業領域等で使用す
るRAM103と、処理結果を表示出力するための表示
部であるCRTディスプレイ104と、配線経路情報、
実装情報および論理情報における修正加工指示を受け付
ける入力部のキーボード105と、半導体集積回路の配
線経路情報、実装情報および論理情報を記憶している記
憶部106と、処理結果を印字出力するための出力部で
あるプリンタ107とを備える。また、本システムに
は、記憶部106に記憶している、配線経路情報、実装
情報および論理情報に基づいて補修を実行する補修装置
110を備えるようにしてもよい。配線経路情報、実装
情報および論理情報は、配線経路情報が配線経路情報フ
ァイル514として記憶されており、実装情報および論
理情報は、論理情報ファイル512として記憶されてい
るとする。配線経路情報とは、半導体集積回路チップ上
での配線の経路を示す情報であり、一般的には、X−Y
座標および配線層名で定義されている。実装情報は、半
導体集積回路チップ上での論理素子の実相に関する情報
で、一般的には、X−Y座標および論理素子名で定義さ
れている。論理情報は、各論理素子ごとに識別情報が付
されており、各論理素子がどこに接続しているかを示す
論理信号がそれぞれ付加されている。また、ROM10
2に記憶している動作制御プログラムとしては、入力部
のキーボード105で受け付けた論理情報の変更を行な
う変更処理部として機能するプログラムが少なくともあ
る。変更処理部は、前記入力部で受け付けた変更後の論
理構成について、終端抵抗の接続状態を検証する検証手
段と、前記検証手段で検証した結果、終端抵抗が不足し
ている場合に、半導体集積回路上に用意された予備の終
端抵抗から終端抵抗を選択し、選択した終端抵抗を接続
する論理を、前記変更論理と前記配線経路情報および前
記実装情報とから生成し、終端抵抗が過剰となっている
場合は、過剰の終端抵抗の中から終端抵抗を選択し、選
択した終端抵抗以外の終端抵抗に接続する結線を切断す
るための論理を、前記変更論理と前記配線経路情報およ
び前記実装情報とから生成する変更論理生成手段とを備
える。
【0023】以下、図5を参照し、前記変更処理部の終
端抵抗論理を自動生成する処理について説明する。図5
に、終端抵抗論理を自動生成するフローチャートを示
す。
端抵抗論理を自動生成する処理について説明する。図5
に、終端抵抗論理を自動生成するフローチャートを示
す。
【0024】まず、記憶部106に記憶している、論理
情報に関する論理情報ファイル512を読みだして、キ
ーボード105より論理変更の指示を受け付け、変更後
の論理情報ファイル513を作成し、RAM103に記
憶する。次に、変更前の論理情報ファイル512と変更
後の論理情報ファイル513とを比較することで変更さ
れた論理の論理信号を抽出する(ステップ502)。本
発明では、ここで抽出した変更論理信号すべてに対し
て、その回路構成に終端抵抗が必要な回路の場合、終端
抵抗の有無を検証する(ステップ503)。終端抵抗の
結線情報は、論理情報ファイル513に記述されてお
り、論理情報ファイルを論理信号で順次トレースするこ
とで検証が可能である。例えば、図7に示すような論理
構成を図2に示すような論理構成に変更する場合におい
て、変更前と変更後との論理信号を比較することにより
変更された論理信号を検出する。さらに、検出した論理
信号に基づく論理構成において、終端抵抗があるかない
かを検証する。終端抵抗の有無は、論理構成の接続をト
レースし、その論理構成グループ内に終端抵抗が接続さ
れているか否かを検証する。例えば、終端抵抗は、論理
素子として実装情報に登録されていたり、各ピン毎に使
用しているか否かの情報が論理情報に登録されているの
で判定することができる。
情報に関する論理情報ファイル512を読みだして、キ
ーボード105より論理変更の指示を受け付け、変更後
の論理情報ファイル513を作成し、RAM103に記
憶する。次に、変更前の論理情報ファイル512と変更
後の論理情報ファイル513とを比較することで変更さ
れた論理の論理信号を抽出する(ステップ502)。本
発明では、ここで抽出した変更論理信号すべてに対し
て、その回路構成に終端抵抗が必要な回路の場合、終端
抵抗の有無を検証する(ステップ503)。終端抵抗の
結線情報は、論理情報ファイル513に記述されてお
り、論理情報ファイルを論理信号で順次トレースするこ
とで検証が可能である。例えば、図7に示すような論理
構成を図2に示すような論理構成に変更する場合におい
て、変更前と変更後との論理信号を比較することにより
変更された論理信号を検出する。さらに、検出した論理
信号に基づく論理構成において、終端抵抗があるかない
かを検証する。終端抵抗の有無は、論理構成の接続をト
レースし、その論理構成グループ内に終端抵抗が接続さ
れているか否かを検証する。例えば、終端抵抗は、論理
素子として実装情報に登録されていたり、各ピン毎に使
用しているか否かの情報が論理情報に登録されているの
で判定することができる。
【0025】終端抵抗が存在しない場合、該当する論理
信号についての配線経路情報を配線経路情報ファイル5
14から読み出す(ステップ505)。この情報を基
に、各ソースに終端抵抗を付加した場合の電圧降下を計
算して、電圧降下が最小となるソースピンを選択する
(ステップ506)。前述の図3に示す例では、ゲート
302が最良となるソースピンとして選択される。
信号についての配線経路情報を配線経路情報ファイル5
14から読み出す(ステップ505)。この情報を基
に、各ソースに終端抵抗を付加した場合の電圧降下を計
算して、電圧降下が最小となるソースピンを選択する
(ステップ506)。前述の図3に示す例では、ゲート
302が最良となるソースピンとして選択される。
【0026】次に、このピンに最も近くに配置されてい
る予備の終端抵抗を検索して、この終端抵抗を結線する
ことを意味する結線情報を論理情報ファイルにフィード
バックする(ステップ507)。前述の図3に示す例で
は、抵抗308と抵抗309とについて、ゲート302
に接続した場合の電圧降下をそれぞれ計算する。電圧降
下が最小となる経路および抵抗を最良とし、この例にお
いては、終端抵抗309を選択する。
る予備の終端抵抗を検索して、この終端抵抗を結線する
ことを意味する結線情報を論理情報ファイルにフィード
バックする(ステップ507)。前述の図3に示す例で
は、抵抗308と抵抗309とについて、ゲート302
に接続した場合の電圧降下をそれぞれ計算する。電圧降
下が最小となる経路および抵抗を最良とし、この例にお
いては、終端抵抗309を選択する。
【0027】また、終端抵抗の有無の判断の結果(ステ
ップ503)、終端抵抗が2個以上存在した場合は(ス
テップ504)、ステップ505と同様に、配線経路情
報を読み出す(ステップ508)。この情報を基に、各
終端抵抗を1個だけ残した場合を仮定して、電圧降下を
計算して、電圧降下が最小となるソースピンを選択する
(ステップ509)。この時、図4で示すような、41
1の配線の接続個所によって計算結果が異なるため、接
続場所をそれぞれのケースについて計算を行い最良の場
所を決定すれば良い。この接続個所は、実装設計時に実
際に、その個所で接続を行わないといけないので、その
指示を行うデータを、ファイル、リスト等に同時に出力
しておく(ステップ515)。上記ステップ509にお
いて、その組合せが無数に多い場合は、あるケースを数
ケース抽出して行う等、処理を高速化する簡易化は容易
に考慮可能である。このようにして、決定した最良とな
る終端抵抗以外を、削除するための情報を論理情報ファ
イルに結線情報としてフィードバック(ステップ51
0)する。以上の処理を実施することで本発明は実施可
能である。
ップ503)、終端抵抗が2個以上存在した場合は(ス
テップ504)、ステップ505と同様に、配線経路情
報を読み出す(ステップ508)。この情報を基に、各
終端抵抗を1個だけ残した場合を仮定して、電圧降下を
計算して、電圧降下が最小となるソースピンを選択する
(ステップ509)。この時、図4で示すような、41
1の配線の接続個所によって計算結果が異なるため、接
続場所をそれぞれのケースについて計算を行い最良の場
所を決定すれば良い。この接続個所は、実装設計時に実
際に、その個所で接続を行わないといけないので、その
指示を行うデータを、ファイル、リスト等に同時に出力
しておく(ステップ515)。上記ステップ509にお
いて、その組合せが無数に多い場合は、あるケースを数
ケース抽出して行う等、処理を高速化する簡易化は容易
に考慮可能である。このようにして、決定した最良とな
る終端抵抗以外を、削除するための情報を論理情報ファ
イルに結線情報としてフィードバック(ステップ51
0)する。以上の処理を実施することで本発明は実施可
能である。
【0028】また、過剰終端抵抗の削除において、他の
実施例を図6を持ちいて説明する。終端抵抗の配線が補
修できない配線層、あるいは、補修できない場所である
場合は、削除したい終端抵抗610の隣接するゲート6
04の出力にチップ上に用意された予備のゲート612
を接続して、従来の配線615を切断することで、終端
抵抗を削除したのと同様の効果が得られる。本実施例で
は、この予備ゲートの挿入論理を自動生成して、論理情
報ファイルにフィードバックすることを可能とする。
実施例を図6を持ちいて説明する。終端抵抗の配線が補
修できない配線層、あるいは、補修できない場所である
場合は、削除したい終端抵抗610の隣接するゲート6
04の出力にチップ上に用意された予備のゲート612
を接続して、従来の配線615を切断することで、終端
抵抗を削除したのと同様の効果が得られる。本実施例で
は、この予備ゲートの挿入論理を自動生成して、論理情
報ファイルにフィードバックすることを可能とする。
【0029】さらに、他の実施例として、関係するゲー
トを一旦削除して、予備のゲートを使用して同一論理を
構成することも可能であり、この場合にも、これら一連
の論理も自動生成して論理情報ファイルにフィードバッ
クを自動で行う事が可能である。
トを一旦削除して、予備のゲートを使用して同一論理を
構成することも可能であり、この場合にも、これら一連
の論理も自動生成して論理情報ファイルにフィードバッ
クを自動で行う事が可能である。
【0030】以上、本発明によれば、論理設計者は終端
抵抗の存在を意識することなく変更論理が設計でき、終
端抵抗の追加、削除は実装情報に基づいて決定されるた
め目的とする変更論理の動作を保証することができる。
抵抗の存在を意識することなく変更論理が設計でき、終
端抵抗の追加、削除は実装情報に基づいて決定されるた
め目的とする変更論理の動作を保証することができる。
【0031】
【発明の効果】本発明によれば、論理設計者は終端抵抗
の存在を意識することなく変更論理が設計可能となり、
さらに論理変更制約不良を人為的に作り込むことを防止
する効果がある。また終端抵抗の追加、削除変更は、実
装情報に基づいて決定されるため目的とする変更論理の
動作を保証することが効果がある。
の存在を意識することなく変更論理が設計可能となり、
さらに論理変更制約不良を人為的に作り込むことを防止
する効果がある。また終端抵抗の追加、削除変更は、実
装情報に基づいて決定されるため目的とする変更論理の
動作を保証することが効果がある。
【図1】補修論理自動生成システムの構成図
【図2】半導体集積回路の変更後論理図
【図3】半導体集積回路の配線経路実態図
【図4】半導体集積回路の変更後論理図
【図5】半導体集積回路の補修変更論理自動生成のシス
テムフローチャート。
テムフローチャート。
【図6】半導体集積回路の終端抵抗切断論理等価論理を
示す論理図。
示す論理図。
【図7】半導体集積回路の変更前論理図
701〜706・201〜206・301〜306・4
01〜408・601〜608…ゲート、707・20
7…WOR論理(結線論理)、708・208・308
・309・409・410・、609・610…終端抵
抗、209・310・615…配線切断、307…補修
配線の接続点、311・411・611・613・61
4…補修配線、501〜511…処理番号、512…論
理情報ファイル、513…変更後論理情報ファイル、5
14…配線経路情報ファイル、515…接続位置指示リ
スト。
01〜408・601〜608…ゲート、707・20
7…WOR論理(結線論理)、708・208・308
・309・409・410・、609・610…終端抵
抗、209・310・615…配線切断、307…補修
配線の接続点、311・411・611・613・61
4…補修配線、501〜511…処理番号、512…論
理情報ファイル、513…変更後論理情報ファイル、5
14…配線経路情報ファイル、515…接続位置指示リ
スト。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石井 建基 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 菊池 幸夫 神奈川県横浜市中区尾上町6丁目81番地 日立ソフトウェアエンジニアリング株式会 社内 (72)発明者 岩田 和浩 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内
Claims (5)
- 【請求項1】半導体集積回路のチップ製造後、配線経路
情報、実装情報および論理情報に基づいて既存の配線の
一部を修正加工し、論理変更を行なう場合の補修論理自
動生成方法であって、 論理変更時に、変更後の論理構成について、終端抵抗の
接続状態を検証し、 終端抵抗が不足している場合は、チップ上に用意された
予備の終端抵抗から終端抵抗を選択し、選択した終端抵
抗を接続する論理を、配線経路情報、実装情報および論
理情報から生成し、 終端抵抗が過剰となっている場合は、過剰の終端抵抗の
中から終端抵抗を選択し、選択した終端抵抗以外の終端
抵抗が接続されている結線を切断するための論理を、配
線経路情報、実装情報および論理情報から生成すること
を特徴とする半導体集積回路補修論理自動生成方法。 - 【請求項2】請求項1において、前記終端抵抗の選択
は、終端抵抗の必要な接続位置に対して最短距離にある
終端抵抗を選択することを特徴とする半導体集積回路補
修論理自動生成方法。 - 【請求項3】請求項2において、前記最短距離にある終
端抵抗を選択する場合に、論理変更を行った論理信号に
基づいて、半導体集積回路内の実配線経路を順次トレー
スしてソースピンとシンクピン間の配線形状を認識し、
接続可能な終端抵抗を前記配線に付加した場合の電気特
性を実配線により計算し、最適位置の終端抵抗を決定す
ることを特徴とする半導体集積回路補修論理自動生成方
法。 - 【請求項4】請求項1において、終端抵抗が過剰となっ
ている場合に、選択した終端抵抗以外の終端抵抗が接続
されている結線を切断するときに、終端抵抗のみ切断す
ることができるか否かを検知し、終端抵抗のみ切断する
ことができない場合には、切断する代わりに、過剰な終
端抵抗と対になっているゲートに、他のゲートを接続す
るような論理を、配線経路情報、実装情報および論理情
報から生成することを特徴とする半導体集積回路補修論
理自動生成方法。 - 【請求項5】半導体集積回路の配線経路情報、実装情報
および論理情報を記憶している記憶部と、前記記憶部に
記憶している配線経路情報、実装情報および論理情報に
おける修正加工指示を受け付ける入力部と、前記入力部
で受け付けた論理情報の変更を行なう変更処理部とを有
する補修論理自動生成システムであって、 前記変更処理部は、前記入力部で受け付けた変更後の論
理構成について、終端抵抗の接続状態を検証する検証手
段と、前記検証手段で検証した結果、終端抵抗が不足し
ている場合に、半導体集積回路上に用意された予備の終
端抵抗から終端抵抗を選択し、選択した終端抵抗を接続
する論理を、前記変更論理と前記配線経路情報および前
記実装情報とから生成し、終端抵抗が過剰となっている
場合は、過剰の終端抵抗の中から終端抵抗を選択し、選
択した終端抵抗以外の終端抵抗に接続する結線を切断す
るための論理を、前記変更論理と前記配線経路情報およ
び前記実装情報とから生成する変更論理生成手段とを備
えることを特徴とする補修論理自動生成システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31728192A JPH06163703A (ja) | 1992-11-26 | 1992-11-26 | 半導体集積回路補修論理自動生成方法および補修論理自動生成システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31728192A JPH06163703A (ja) | 1992-11-26 | 1992-11-26 | 半導体集積回路補修論理自動生成方法および補修論理自動生成システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06163703A true JPH06163703A (ja) | 1994-06-10 |
Family
ID=18086485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31728192A Pending JPH06163703A (ja) | 1992-11-26 | 1992-11-26 | 半導体集積回路補修論理自動生成方法および補修論理自動生成システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06163703A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014157869A (ja) * | 2013-02-14 | 2014-08-28 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
-
1992
- 1992-11-26 JP JP31728192A patent/JPH06163703A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014157869A (ja) * | 2013-02-14 | 2014-08-28 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3183728B2 (ja) | 集積回路解析方法および装置 | |
US6684377B2 (en) | Access cell design and a method for enabling automatic insertion of access cells into an integrated circuit design | |
KR100436472B1 (ko) | 실회선상에서회로설계의실시방법 | |
JP2002259477A (ja) | 半導体回路設計変更方法 | |
US5355322A (en) | Automatic routing method and device | |
US20080301616A1 (en) | Layout Generator for Routing and Designing an LSI | |
US6971082B2 (en) | Method and apparatus for revising wiring of a circuit to prevent electro-migration | |
US7257787B2 (en) | Method for reducing an equivalent resistance in an IC layout | |
JPH06163703A (ja) | 半導体集積回路補修論理自動生成方法および補修論理自動生成システム | |
US20060075370A1 (en) | Method and apparatus for automating post-tape release VLSI modifications | |
KR101940675B1 (ko) | 통합도면에서 공통원인고장을 추적하는 방법 및 장치 | |
JP5348747B2 (ja) | 電気配線解析装置、電気配線解析方法及びプログラム | |
US7681169B2 (en) | Process for managing complex pre-wired net segments in a VLSI design | |
JP3598201B2 (ja) | 配線装置及び配線方法並びに配線プログラムを記録したコンピュータ読取可能な記録媒体 | |
JP3735587B2 (ja) | 配線ガイドラインチェックシステム | |
JP4806535B2 (ja) | スペアセルセットの配置方法 | |
JP2776267B2 (ja) | 回路図出力方法 | |
JPH0926986A (ja) | テストパタン生成方法及び遅延検証方法 | |
JPH0634721A (ja) | 電子機器の故障モジュール判別方法 | |
JPH09198428A (ja) | プリント配線板設計変更処理方式 | |
GB2393822A (en) | Designing integrated circuits | |
JPH07121600A (ja) | 配線経路処理方法 | |
JPH05216949A (ja) | 電気系cadデータの検証方法 | |
JPH1139370A (ja) | アナログ回路の検証装置及び検証方法 | |
JP2002215704A (ja) | モジュールの端子位置決定方法及び装置 |