JPH06162766A - フレームメモリの画像データ書込方法 - Google Patents

Abstract

(57)【要約】 【目的】 ハードウェアのコストダウン及び小型化を図
る。 【構成】 ダイナミックＲＡＭを用いた単一のフレーム
メモリ２に画像データＤを書込むに際し、ペイジ変更時
におけるＲＡＳプリチャージ時間Ｔｃに入力される画像
データｄｉ、ｄｊ…を、フレームメモリ２以外の他のメ
モリ、例えば、ラインバッファ３の空エリアに一時的に
書込むとともに、フレームメモリ２に対する画像データ
Ｄの書込終了後に、ラインバッファ３に書込んだ画像デ
ータｄｉ、ｄｊ…をフレームメモリ２における記憶すべ
き本来のアドレスに書込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はダイナミックＲＡＭを用
いた単一のフレームメモリに画像データを書込む際に用
いて好適なフレームメモリの画像データ書込方法に関す
る。

【０００２】

【従来技術及び課題】一般に、医療分野においては放射
した超音波パルスのエコー信号から得られる画像をＣＲ
Ｔ等のディスプレイに表示して診断を行う超音波診断装
置が知られている。また、このような超音波診断装置に
接続し、コンポジットビデオ信号における１フレーム
（１画面）分を静止画として記録できるようにした静止
画プリンタも知られており、この種の静止画プリンタは
コンポジットビデオ信号から１フレーム分のビデオ信号
を取り出してアナログ−ディジタル変換するとともに、
フレームメモリに記憶し、サーマルヘッド等により記録
紙（記録フィルム）に静止画として記録する。

【０００３】ところで、このような静止画プリンタには
１フレーム分の画像データを書込むフレームメモリ及び
１ライン（１走査線）分の画像データを書込むラインバ
ッファを内蔵しているが、通常、フレームメモリは大容
量で価格の安価なダイナミックＲＡＭを使用することが
多い。しかし、４ＭダイナミックＲＡＭを使用した場
合、１ラインの全画像データは「７６８」ドット、ダイ
ナミックＲＡＭの全コラムアドレスは「５１２」となる
ため、一つのローアドレスに１ラインの全画像データを
書込むことは困難になり、二つのローアドレスに跨がっ
て書き込む必要がある。一方、ダイナミックＲＡＭは、
ペイジ変更時、即ち、任意のローアドレスに書込みが終
了した後に、ＲＡＳプリチャージを必要とする。結局、
このＲＡＳプリチャージ時間に入力した画像データ（２
ドット分）は書込みが行われずに消失することになり、
このような弊害を防止するには２個のダイナミックＲＡ
Ｍを使用せざるを得ないなど、ハードウェアのコストア
ップ及び大型化を招く難点があった。

【０００４】本発明はこのような従来技術に存在する課
題を解決したものであり、ハードウェアのコストダウン
及び小型化を図れるフレームメモリの画像データ書込方
法の提供を目的とする。

【０００５】

【課題を解決するための手段】本発明に係るフレームメ
モリの画像データ書込方法は、ダイナミックＲＡＭを用
いた単一のフレームメモリ２に画像データＤを書込むに
際し、ペイジ変更時におけるＲＡＳプリチャージ時間Ｔ
ｃに入力される画像データｄｉ、ｄｊ…を、フレームメ
モリ２以外の他のメモリ、例えば、ラインバッファ３の
空エリアに一時的に書込むとともに、フレームメモリ２
に対する画像データＤの書込終了後に、ラインバッファ
３に書込んだ画像データｄｉ、ｄｊ…をフレームメモリ
２における記憶すべき本来のアドレスに書込むようにし
たことを特徴とする。

【０００６】

【作用】本発明に係るフレームメモリの画像データ書込
方法によれば、１ラインの画像データＤはダイナミック
ＲＡＭを用いた単一のフレームメモリ２の最初のローア
ドレスＲＡにおけるコラムアドレスＣＡに順番に書込ま
れる。そして、ペイジ変更時には、ＲＡＳプリチャージ
時間Ｔｃに入力する画像データｄｉ、ｄｊ…が、一時的
にラインバッファ３の空エリアに書込まれる。

【０００７】一方、フレームメモリ２に対する画像デー
タＤの書込みが終了したなら、ラインバッファ３に書込
んだ画像データｄｉ、ｄｊ…はフレームメモリ２におけ
る本来のアドレスに転送され、書込みが行われる。した
がって、１ラインにおける画像データＤのドット数がダ
イナミックＲＡＭのコラムアドレスＣＡのアドレス数よ
りも大きい場合でも、データは消失することなく、単一
のダイナミックＲＡＭを用いたフレームメモリ２に全て
の画像データＤが書込まれる。

【０００８】

【実施例】次に、本発明に係る好適な実施例を挙げ、図
面に基づき詳細に説明する。

【０００９】まず、本発明を明確にするため、本発明方
法を利用できる静止画プリンタＭの概要について、図４
を参照して説明する。

【００１０】１０は入力端子であり、コンポジットビデ
オ信号Ｓａ（図６（Ａ）参照）が入力する。入力したコ
ンポジットビデオ信号Ｓａは増幅器及びアナログインタ
フェース等を備えるアナログ処理回路部１１に供給さ
れ、アナログ処理される。なお、アナログ処理回路部１
１には、コントラスト、シャープネス等を調整する調整
器１２を備える。一方、アナログ処理回路部１１の出力
はＤＣクランプ回路部１３に付与され、ブランキングレ
ベルのオフセット調整が行われるとともに、ＤＣクラン
プ回路部１３の出力はＡ／Ｄ変換器１４に供給され、Ａ
／Ｄ変換（アナログ−ディジタル変換）される。

【００１１】そして、Ａ／Ｄ変換器１４の出力、即ち、
画像データＤは本発明に係る画像データ書込方法によっ
て、１フレーム分だけフレームメモリ２に書込まれる。
また、フレームメモリ２に書込まれた画像データＤは１
ラインずつラインバッファ３に順次転送され、さらに、
ラインバッファ３から記録ヘッドドライバ１７を介して
電力増幅された後、例えば、サーマルヘッドを用いた記
録ヘッド１８に供給され、記録紙（記録フィルム）１９
に感熱記録される。

【００１２】一方、アナログ処理回路部１１の出力は同
期分離回路部２１にも付与され、コンポジットビデオ信
号Ｓａからコンポジット同期信号Ｓｃ（図６（Ｂ）参
照）が分離され、ＶＣＯ（ビデオサンプリングクロック
発振器）２２及びビデオコントローラ２３に付与され
る。ＶＣＯ２２ではコンポジット同期信号Ｓｃに基づい
てビデオサンプリングクロック信号Ｓｏを発振し、この
ビデオサンプリングクロック信号ＳｏはＡ／Ｄ変換器１
４及びビデオコントローラ２３に付与される。また、２
４はフレームメモリ２及びラインバッファ３の書込制御
又は読出制御を行うメモリコントローラであり、ビデオ
コントローラ２３に接続される。なお、２５はＣＰＵ
（中央処理部）であり、ビデオコントローラ２３及びメ
モリコントローラ２４を制御する。

【００１３】他方、図５にはビデオコントローラ２３の
具体的な構成を示す。３１はＯＲ回路部であり、この入
力部には図６（Ｂ）に示すコンポジット同期信号Ｓｃと
判別パルス信号生成用カウンタ３２の出力（Ｓｉ）がそ
れぞれ付与されるとともに、ＯＲ回路部３１の出力部か
らの出力はカウンタ３２に付与される。さらに、カウン
タ３２にはＣＰＵ２５からのパルス幅セット指令Ｃｘ、
基準クロック信号Ｓｅ（周期：０．４μｓｅｃ）が付与
されるため、カウンタ３２はこれらの信号に基づいて、
図６（Ｄ）及び（Ｈ）に示す判別パルス信号Ｓｉを生成
する。判別パルス信号Ｓｉは図６（Ｂ）に示す水平同期
信号Ｓｈに同期し、また、水平同期信号Ｓｈを構成する
水平同期パルスＰｈの前縁部Ｅｈで立上がり、かつ水平
同期信号Ｓｈの周期Ｔｈの０．５より長いパルス幅Ｔｐ
を有する。この判別パルス信号ＳｉはＤ−フリップフロ
ップ３３に付与される。

【００１４】一方、３４は垂直同期検出パルス信号生成
用カウンタであり、このカウンタ３４にはＣＰＵ２５か
らのパルス幅セット指令Ｃｙ、さらに、基準クロック信
号Ｓｅ及びコンポジット同期信号Ｓｃ（図６（Ｂ））が
付与され、その出力に垂直同期検出パルス信号Ｓｄを得
る。垂直同期検出パルス信号Ｓｄは水平同期信号Ｓｈに
ほぼ同期し、パルス幅は水平同期パルス（ローアクティ
ブ）Ｐｈのパルス幅よりも長く、かつ垂直同期パルスＰ
ｖのパルス幅よりも短く選定する。そして、垂直同期検
出パルス信号ＳｄはＤ−フリップフロップ３５に付与さ
れる。Ｄ−フリップフロップ３５には垂直同期検出パル
ス信号Ｓｄ及びコンポジット同期信号Ｓｃが付与される
ため、Ｄ−フリップフロップ３５の出力には垂直同期検
出パルス信号Ｓｄの立上がりでコンポジット同期信号Ｓ
ｃのレベルを取り込んだ垂直同期信号Ｓｖ（図６
（Ｃ）、（Ｇ））を得る。

【００１５】また、垂直同期信号Ｓｖはインバータ３６
を介してＤ−フリップフロップ３３に付与される。よっ
て、コンポジットビデオ信号Ｓａがファーストフィール
ドの場合、Ｄ−フリップフロップ３３は垂直同期信号Ｓ
ｖにおける前縁部Ｅｖ（図６（Ｃ））において、判別パ
ルス信号Ｓｉ（図６（Ｄ））のハイレベルを取り込むた
め、ファーストフィールドを判別するファースト判別信
号Ｓｆ（図６（Ｅ））を出力する。他方、セカンドフィ
ールドの場合、ファーストフィールドに対して水平同期
信号Ｓｈの０．５周期だけ位相がずれるため、判別パル
ス信号Ｓｉも同一の位相だけずれる。したがって、Ｄ−
フリップフロップ３３は垂直同期信号Ｓｖにおける前縁
部Ｅｖ（図６（Ｇ））において、判別パルス信号Ｓｉ
（図６（Ｈ））のローレベルを取り込むため、セカンド
フィールドを判別するセカンド判別信号Ｓｓ（図６
（Ｉ））を出力する。なお、図６（Ｂ）〜（Ｅ）はファ
ーストフィールドにおける各部の信号、図６（Ｆ）〜
（Ｉ）はセカンドフィールドにおける各部の信号をそれ
ぞれ示す。

【００１６】他方、３７はサンプリングイネーブルパル
ス生成用カウンタであり、同カウンタ３７はＣＰＵ２５
からの水平ポジションセット指令Ｃｚ、さらに、コンポ
ジット同期信号Ｓｃ（図６（Ｂ））及びビデオサンプリ
ングクロック信号Ｓｏ（図７（Ｍ））に基づいて、画像
データＤの書込制御を行うためのペイジ変更信号Ｓｐ
（図７（Ｋ）参照）及びライトイネーブル信号Ｓｎ（図
７（Ｌ）参照）を生成し、メモリコントローラ２４に付
与する。

【００１７】なお、カウンタ３７は単一の読み捨てカウ
ンタであり、水平同期パルスＰｈ（図７（Ｊ））から画
像データＤの取込開始タイミング（ライトイネーブル信
号Ｓｎの開始点）までのクロック信号Ｓｏの第一の計
数、さらに、当該取込開始タイミングから取込終了タイ
ミング（ライトイネーブル信号Ｓｎの終了点）までのク
ロック信号Ｓｏの第二の計数を行う。この場合、従来は
１０ビットカウンタを二つ用いて各計数を行っていた
が、本例ではさらに１ビット追加（１１ビット）の読み
捨てカウンタを用いることにより、第一の計数では、例
えば、「−１００」から「０」までをセットして計数を
行い、第二の計数では「０」から「７６７」（取込期
間）までをセットして計数を行う。これにより、カウン
タが一つで済む利点がある。

【００１８】また、３８はテレビジョン方式を判別する
ラインカウンタであり、入力する垂直同期信号Ｓｖ及び
コンポジット同期信号Ｓｃに基づいて、１フィールドに
おける水平同期信号Ｓｈを構成する水平同期パルスＰｈ
…を計数し、コンポジットビデオ信号ＳａがＮＴＳＣ方
式がＰＡＬ方式かを判別する。

【００１９】次に、フレームメモリ２に対する本発明に
係る画像データ書込方法について説明する。

【００２０】図１はフレームメモリ２のメモリエリアを
模式的に示す。フレームメモリ２は４Ｍ（５１２Ｋ×
８）ダイナミックＲＡＭであり、コラムアドレスＣＡは
「５１２」、ローアドレスＲＡは「１０２４」である。
以下、図２及び図３に示すフローチャート及び図７を参
照して具体的な画像データＤ（８ビット）の書込方法に
ついて説明する。

【００２１】まず、図２に示すように、ＣＰＵ２５から
画像データＤの取込開始指令が付与される（ステップ５
１）。これにより、垂直同期信号Ｓｖ（図６（Ｃ））及
びファースト判別信号Ｓｆ（図６（Ｅ））がメモリコン
トローラ２４に入力し（ステップ５２）、画像データＤ
の取込みを開始する（ステップ５３）。即ち、１ライン
分の画像データＤをフレームメモリ２に書込むための書
込処理が実行される（ステップ５４）。

【００２２】ステップ５４における書込処理は図３に詳
細に示す。まず、最初の水平同期信号Ｓｈ（図７
（Ｊ））が入力することにより（ステップ６１）、前記
カウンタ３７が計数を開始する。そして、セット値（例
えば、「−１００」〜「０」）を計数したなら、ライト
イネーブル信号Ｓｎはハイからローに変化し（図７
（Ｎ））、続いて、図７（Ｏ）に示すＲＡＳ（ローアド
レスストローブ）がハイからローに変化する（ステップ
６２）。これにより、画像データＤの書込みが開始し、
画像データＤは図７（Ｐ）に示すＣＡＳ（コラムアドレ
スストローブ）の立下がりで「０」から「５１１」ドッ
トの画像データＤをフレームメモリ２に書込む（ステッ
プ６３：図７（Ｑ）参照）。即ち、これにより、最初の
１ラインの前半がフレームメモリ２に書込まれる。

【００２３】一方、画像データＤにおける「０」〜「５
１１」ドットの書込終了時点では、ペイジ変更信号Ｓｐ
（図７（Ｎ））がローからハイに変化し、これに伴い、
ＲＡＳもローからハイに変化する（ステップ６４）。こ
れにより、フレームメモリ２のＲＡＳプリチャージが実
行されるとともに、ＣＡＳはハイに固定され、フレーム
メモリ２に対する画像データＤの書込みが阻止される。
この際、ＲＡＳプリチャージ時間Ｔｃの間に入力する画
像データｄｉ、ｄｊ、即ち、画像データＤにおける「５
１２」、「５１３」はラインバッファ３における空エリ
アに転送され、ラインバッファ３に一時的に書込まれる
（ステップ６５）。そして、ＲＡＳプリチャージ時間Ｔ
ｃの経過により、ＲＡＳはハイからローに変化し（ステ
ップ６６）、次番のローアドレスＲＡに１ラインの残り
の画像データＤにおける「５１４」〜「７６７」ドット
が書込まれる（ステップ６７）。以上により、最初の１
ラインの画像データＤが書込まれたなら、ＲＡＳはロー
からハイに変化し、１ライン全ての書込みが終了する
（ステップ６８）。

【００２４】一方、図２に戻り、このような１ラインの
書込処理は２ライン以降も同様に実行され、この書込処
理はファーストフィールドの書込みが全て終了、即ち、
次の垂直同期信号Ｓｖが入力するまで継続する（ステッ
プ５４、５５）。なお、この場合のフレームメモリ２に
対する書込エリアは図１における奇数数字のライン、つ
まり、１ライン→３ライン→５ライン…の順に書込まれ
る。これはコンポジットビデオ信号Ｓａが飛越走査を行
うためである。

【００２５】また、ファーストフィールドの書込終了に
続いてセカンドフィールドの書込みがファーストフィー
ルドの場合と同様に実行される（ステップ５６、５
７）。この場合、上述したように、セカンドフィールド
は図１中、偶数数字のライン、つまり、２ライン→４ラ
イン…の順に書込まれる。したがって、セカンドフィー
ルドの場合には、画像データＤｉおける「０」〜「２５
５」ドットの書込後に、ＲＡＳプリチャージが実行さ
れ、「２５６」、「２５７」の画像データがラインバッ
ファ３に転送されるとともに、ＲＡＳプリチャージ時間
Ｔｃの経過後は、画像データＤにおける「２５８」〜
「７６７」ドットの書込みが行われる。

【００２６】よって、セカンドフィールドの書込みが終
了したなら、ラインバッファ３に一時的に書込んだ画像
データｄｉ、ｄｊ…をフレームメモリ２における本来の
アドレスに転送し、書込みを行う。このような書込方法
により、１ラインにおける画像データＤのドット数がダ
イナミックＲＡＭのコラムアドレスＣＡのアドレス数よ
りも大きい場合でも、ダイナミックＲＡＭを用いた単一
のフレームメモリ２に書込むことができる。

【００２７】以上、実施例について詳細に説明したが、
本発明はこのような実施例に限定されるものではない。
例えば、一時的に画像データを書込むメモリとしてライ
ンバッファを例示したが、空エリアを有する他の任意の
メモリを利用できる。その他、細部の構成、手法等にお
いて、本発明の要旨を逸脱しない範囲で任意に変更でき
る。

【００２８】

【発明の効果】このように、本発明に係るフレームメモ
リの画像データ書込方法は、ダイナミックＲＡＭを用い
た単一のフレームメモリに画像データを書込むに際し、
ペイジ変更時におけるＲＡＳプリチャージ時間に入力さ
れる画像データを、フレームメモリ以外の他のメモリの
空エリアに一時的に書込むとともに、フレームメモリに
対する画像データの書込終了後に、前記他のメモリに書
込んだ画像データをフレームメモリにおける記憶すべき
本来のアドレスに書込むようにしたため、ハードウェア
のコストダウン及び小型化を図れるという顕著な効果を
奏する。

【図面の簡単な説明】

【図１】本発明に係る画像データ書込方法を適用できる
フレームメモリの模式図、

【図２】同画像データ書込方法を説明するための全体の
フローチャート、

【図３】同画像データ書込方法における１ラインの書込
方法を説明するためのフローチャート、

【図４】同画像データ書込方法を実施できる静止画プリ
ンタのブロック回路図、

【図５】同画像データ書込方法を実施できる静止画プリ
ンタにおけるビデオコントローラの具体的回路図、

【図６】図４及び図５中の各部における信号のタイムチ
ャート、

【図７】図４及び図５中の各部における他の信号のタイ
ムチャート、

【符号の説明】

２ フレームメモリ ３ ラインバッファ Ｄ 画像データ ｄｉ… 画像データ Ｔｃ ＲＡＳプリチャージ時間

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ダイナミックＲＡＭを用いた単一のフレ
   ームメモリに画像データを書込むに際し、ペイジ変更時
   におけるＲＡＳプリチャージ時間に入力される画像デー
   タを、フレームメモリ以外の他のメモリの空エリアに一
   時的に書込むとともに、フレームメモリに対する画像デ
   ータの書込終了後に、前記他のメモリに書込んだ画像デ
   ータをフレームメモリにおける記憶すべき本来のアドレ
   スに書込むことを特徴とするフレームメモリの画像デー
   タ書込方法。
2. 【請求項２】 他のメモリはラインバッファであること
   を特徴とする請求項１記載のフレームメモリの画像デー
   タ書込方法。
3. 【請求項３】 水平同期パルスから画像データの取込開
   始タイミングまでのクロック信号の計数及び当該取込開
   始タイミングから取込終了タイミングまでのクロック信
   号の計数を単一の読み捨てカウンタにより実行すること
   を特徴とする請求項１記載のフレームメモリの画像デー
   タ書込方法。