JPH06152105A - Manufacture of printed wiring board - Google Patents

Manufacture of printed wiring board

Info

Publication number
JPH06152105A
JPH06152105A JP5879391A JP5879391A JPH06152105A JP H06152105 A JPH06152105 A JP H06152105A JP 5879391 A JP5879391 A JP 5879391A JP 5879391 A JP5879391 A JP 5879391A JP H06152105 A JPH06152105 A JP H06152105A
Authority
JP
Japan
Prior art keywords
mounting terminal
thin film
metal thin
layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5879391A
Other languages
Japanese (ja)
Other versions
JP3075484B2 (en
Inventor
Atsushi Yoshino
篤 吉野
Katsuro Aoshima
克郎 青島
Keiichi Murakami
圭一 村上
Toshiro Miki
利郎 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MEIKOO KK
Toagosei Co Ltd
Original Assignee
MEIKOO KK
Toagosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEIKOO KK, Toagosei Co Ltd filed Critical MEIKOO KK
Priority to JP03058793A priority Critical patent/JP3075484B2/en
Publication of JPH06152105A publication Critical patent/JPH06152105A/en
Application granted granted Critical
Publication of JP3075484B2 publication Critical patent/JP3075484B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To provide a one-side or two-side mounted-type printed wiring board having mounting terminals of small pitch. CONSTITUTION:Mounting terminal sections 15a and conductor circuit sections 14a and a metal thin film are transferred onto the surface of an insulating substrate 17. On the other part 12'a of the transferred metal thin film than the part 12'b that surrounds the mounting terminal sections, a resist layer 18 is formed to set up the frame for a region 19. The part 12'b of the transferred metal thin film in the region 19 is removed by etching to expose the surface of the mounting terminal sections 15a. Nextly, the residual part 12'a of the transferred metal thin film gets conducted to electrocoat solder on the surface of the mounting terminal sections 15a. After that, the resist layer 18 and the residual part 12'a of the transferred metal thin film are removed in consecutive order.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はプリント配線板の製造方
法に関し、更に詳しくは、狭ピッチの実装端子を備えた
表面実装用のプリント配線板を製造する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed wiring board, and more particularly to a method for manufacturing a surface mounting printed wiring board having mounting terminals with a narrow pitch.

【0002】[0002]

【従来の技術】従来から、表面実装用プリント配線板を
製造するためには、多くの方法が適用されているが、そ
の代表例としては、導体回路のうち実装端子を形成すべ
き部分に半田をのせて実装端子とするSCL法(Solder
coat levelar 法)がある。しかしながら、SCL法で
製造した表面実装用プリント配線板は、それにスルーホ
ールが形成されているか形成されていないかにかかわら
ず、最終的に形成される半田層が、両面においてまた同
一面内において均一となりにくく、その厚みにばらつき
を生ずる。このような状態にある半田層の上に表面実装
部品の端子を載せてリフロー炉に送入すると、炉内で半
田が溶融する際に、半田溶融の時間差に起因するマンハ
ッタン現象が多発するようになる。
2. Description of the Related Art Conventionally, many methods have been applied to manufacture a surface mounting printed wiring board. As a typical example, a solder is attached to a portion of a conductor circuit where a mounting terminal is to be formed. SCL method (Solder
coat levelar method). However, in the surface mounting printed wiring board manufactured by the SCL method, regardless of whether through holes are formed or not in the surface mounting printed wiring board, the finally formed solder layer is uniform on both sides and in the same plane. It is difficult and causes variations in its thickness. When terminals of surface mount components are placed on the solder layer in such a state and sent to the reflow furnace, when the solder is melted in the furnace, the Manhattan phenomenon caused by the time difference of the solder melting occurs frequently. Become.

【0003】このような表面実装部品の実装時における
トラブルを解消するために、導体回路における実装端子
を形成する部分(以後、実装端子部という)の上に電解
めっき法で膜厚のばらつきが小さい半田層を形成して実
装端子とするプリント配線板が提案されている(特願昭
63−313841号公報参照)。このプリント配線板
は次のようにして製造される。それをスルーホールのな
い片面実装用のプリント配線板の場合につき、図面に則
して説明する。
In order to eliminate such a trouble at the time of mounting a surface-mounted component, the variation in film thickness is small by electroplating on a portion of a conductor circuit where a mounting terminal is formed (hereinafter referred to as a mounting terminal portion). A printed wiring board having a solder layer as a mounting terminal has been proposed (see Japanese Patent Application No. 63-313841). This printed wiring board is manufactured as follows. This will be described with reference to the drawings in the case of a single-sided printed wiring board having no through holes.

【0004】まず、上記公報に記載されている方法によ
って、絶縁基材1の片面に導体回路部2,実装端子部3
および金属薄膜4を転写してフラッシュ面を有する素材
が用意される(図39)。その後、金属薄膜4の表面の
うち、実装端子部3に相当する部分を除いた残余の表面
に、半田めっき用のレジスト層5を形成する(図4
0)。このとき、実装端子部3の縁部3aとレジスト層
5の縁部5aとは図の幅方向で互いに位置ずれをしない
ようにレジスト層5が形成される。
First, the conductor circuit portion 2 and the mounting terminal portion 3 are formed on one surface of the insulating substrate 1 by the method described in the above publication.
Then, the metal thin film 4 is transferred to prepare a material having a flash surface (FIG. 39). After that, a resist layer 5 for solder plating is formed on the remaining surface of the surface of the metal thin film 4 excluding the portion corresponding to the mounting terminal portion 3 (FIG. 4).
0). At this time, the resist layer 5 is formed so that the edge portion 3a of the mounting terminal portion 3 and the edge portion 5a of the resist layer 5 are not displaced from each other in the width direction of the drawing.

【0005】ついで、金属薄膜4を陰極にして半田めっ
き浴中で電解めっきを行う。金属薄膜4は絶縁基材1の
全面を被覆しているので、実装端子部3の上の金属薄膜
部分にのみ半田が電着して厚みのばらつきが小さい半田
層6が形成される(図41)。このとき、電解めっきの
条件を適宜に選定することにより、半田層6の厚みを任
意に変えることができる。
Next, electrolytic plating is performed in the solder plating bath using the metal thin film 4 as a cathode. Since the metal thin film 4 covers the entire surface of the insulating base material 1, the solder is electrodeposited only on the metal thin film portion on the mounting terminal portion 3 to form the solder layer 6 having a small thickness variation (FIG. 41). ). At this time, the thickness of the solder layer 6 can be arbitrarily changed by appropriately selecting the electrolytic plating conditions.

【0006】その後、まず、適宜なエッチャントでレジ
スト層5をエッチング除去したのち、更に別のエッチャ
ントでレジスト層5の下に位置する金属薄膜4をエッチ
ング除去する(図42,図43)。かくして、実装端子
部3の上には、金属薄膜4を介して、厚みのばらつきが
小さい半田層6が形成されることになり、これが実装端
子として機能する。
After that, first, the resist layer 5 is removed by etching with an appropriate etchant, and then the metal thin film 4 located under the resist layer 5 is removed by etching with another etchant (FIGS. 42 and 43). Thus, the solder layer 6 having a small thickness variation is formed on the mounting terminal portion 3 via the metal thin film 4, and this functions as a mounting terminal.

【0007】[0007]

【発明が解決しようとする課題】上記した方法は、半田
層6が電解めっき法で形成されるので、その厚みのばら
つきが小さく、しかもその厚みを任意の厚みに調整する
ことができるという利点を備えている。しかし、この方
法でプリント配線板を実際に製造する場合には次のよう
な問題が発生してくる。
Since the solder layer 6 is formed by the electrolytic plating method, the above-mentioned method has the advantage that the thickness variation is small and the thickness can be adjusted to an arbitrary thickness. I have it. However, when the printed wiring board is actually manufactured by this method, the following problems occur.

【0008】すなわち、図40で示したように、半田め
っき用レジスト層5を形成する場合、その縁部5aと金
属薄膜4の下に隠れている実装端子部3の縁部3aとの
間では、位置ずれを起こさないようにすることが必要に
なる。仮に、これらの縁部3a,5aとの間で位置ずれ
が起こっていると、半田層6は実装端子部3の直上に形
成されることなく、図42,図43において、左右のい
ずれかの方向に位置ずれした状態で形成されることにな
り、正規の設計回路の状態から逸脱することになる。
That is, as shown in FIG. 40, when the solder plating resist layer 5 is formed, between the edge portion 5a and the edge portion 3a of the mounting terminal portion 3 hidden under the metal thin film 4. , It is necessary to prevent misalignment. If there is a displacement between the edge portions 3a and 5a, the solder layer 6 is not formed immediately above the mounting terminal portion 3 and one of the left and right sides in FIGS. It is formed in a state of being displaced in the direction, and deviates from the state of the regular design circuit.

【0009】そして、実装端子の間のピッチが比較的広
いプリント配線板の場合は、レジスト層5と実装端子部
3との位置ずれが多少起こっても、さほど大きな不都合
を生ずることはないが、しかし狭ピッチの実装端子を形
成しようとする場合には、微小の位置ずれであっても隣
りあう実装端子の間がショートしてしまうというような
事態が起こる。
In the case of a printed wiring board having a relatively wide pitch between the mounting terminals, even if the resist layer 5 and the mounting terminal portion 3 are slightly displaced from each other, there is no great disadvantage. However, when trying to form the mounting terminals with a narrow pitch, a situation occurs in which the mounting terminals adjacent to each other are short-circuited even if the positional displacement is minute.

【0010】したがって、上記した方法で狭ピッチの実
装端子を形成するときには、そのピッチの狭さに応じ
て、レジスト層5を極めて厳しい寸法精度で形成しなけ
ればならない。現在、表面実装用のプリント配線板にお
いては、実装密度の向上が1つの目標になっているが、
そのために、ますます狭ピッチの実装端子の形成が求め
られている。しかし、上記した方法の場合、レジスト層
5と実装端子部3との位置ずれが略皆無となるようにレ
ジスト層5を形成して上記要請に応えることは極めて困
難である。
Therefore, when the mounting terminals with a narrow pitch are formed by the above method, the resist layer 5 must be formed with extremely strict dimensional accuracy according to the narrow pitch. At present, in printed wiring boards for surface mounting, one of the goals is to improve the mounting density.
Therefore, it is required to form mounting terminals with a narrower pitch. However, in the case of the above-mentioned method, it is extremely difficult to form the resist layer 5 so that the positional deviation between the resist layer 5 and the mounting terminal portion 3 is substantially zero and to meet the above-mentioned demand.

【0011】本発明は、特願昭63−313841号公
報に記載の方法における上記した問題を解決し、ピッチ
幅が0.5mm以下であるような狭ピッチの実装端子の形成
も可能である表面実装用プリント配線板の製造方法の提
供を目的とする。
The present invention solves the above-mentioned problems in the method described in Japanese Patent Application No. 63-313841, and enables the formation of narrow pitch mounting terminals having a pitch width of 0.5 mm or less. An object of the present invention is to provide a method for manufacturing a printed wiring board for mounting.

【0012】[0012]

【課題を解決するための手段・作用】上記した目的を達
成するために、本発明においては、まず、第1の製造方
法として、平板状導電基材の表面に金属薄膜を形成する
工程(以下、A1 工程という);前記金属薄膜の表面の
うち、導体回路部および実装端子部の非形成個所をレジ
ストマスクで被覆することにより導体回路および実装端
子のパターンを形成させたのち、前記導体回路および実
装端子のパターンの形成個所に、めっき法で導体金属層
を形成する工程(以下、A2 工程という);前記レジス
トマスクを除去したのち、前記導体金属層の表面に絶縁
基材を圧着または加熱圧着して一体化する工程(以下、
3 工程という);得られた一体化物から前記平板状導
電基材のみを剥離除去することにより、前記絶縁基材の
片面に前記導体金属層および前記金属薄膜を転写して配
線板用素材にする工程(以下、A4 工程という);前記
素材の転写金属薄膜の表面のうち、前記実装端子部の形
成個所に相当する表面部分とこれを取り囲む所望広さの
領域を除いた表面部分をレジストマスクで被覆してレジ
スト層を形成する工程(以下、A5 工程という);前記
実装端子部が内在する領域内に位置する転写金属薄膜の
部分をエッチング除去して、実装端子部の導体金属層の
表面を露出させる工程(以下、A6 工程という);実装
端子部の導体金属層の表面に、電解めっき法により、前
記導体金属層の導体金属とは異種または同種の金属また
は合金を電着して、実装端子用金属層を形成する工程
(以下、A7 工程という);ならびに、前記レジスト層
および前記転写金属薄膜の残余部分を順次除去して導体
回路を露出させる工程(以下、A8 工程という);を必
須の工程として具備することを特徴とするプリント配線
板の製造方法が提供され、また、第2の製造方法として
は、平板状導電基材の表面に金属薄膜を形成する工程
(以下、B1 工程という);前記金属薄膜の表面のう
ち、導体回路部および実装端子部の非形成個所をレジス
トマスクで被覆することにより導体回路および実装端子
のパターンを形成させたのち、前記導体回路および実装
端子のパターンの形成個所に、めっき法で導体金属層を
形成する工程(以下、B2 工程という);前記レジスト
マスクを除去したのち、前記導体金属層の表面を絶縁基
材の両面に圧着または加熱圧着して一体化する工程(以
下、B3 工程という);得られた一体化物から前記平板
状導電基材のみを剥離除去することにより、前記絶縁基
材の両面に前記導体金属層および前記金属薄膜を転写し
て配線板用素材にする工程(以下、B4 工程という);
前記素材の転写金属薄膜の所定個所にスルーホール用穴
を穿設したのち、前記スルーホール用穴の表面に無電解
めっきで導電性を付与する工程(以下、B5 工程とい
う);前記素材の転写金属薄膜の表面のうち、前記実装
端子部の形成個所に相当する表面部分とこれを取り囲む
所望広さの領域を除いた表面部分、および前記スルーホ
ール用穴の開口部をレジストマスクで被覆してエッチン
グレジスト層を形成する工程(以下、B6 工程とい
う);前記実装端子部が内在する領域内に位置する転写
金属薄膜の部分をエッチング除去して、実装端子部の導
体金属層の表面を露出させる工程(以下、B7 工程とい
う);前記エッチングレジスト層を除去して、転写金属
薄膜の残余部分を露出させる工程(以下、B8 工程とい
う);前記転写金属薄膜の残余部分の表面および縁部を
覆い、かつ前記スルーホール用穴の開口部は覆わずにめ
っきレジスト層を形成する工程(以下、B9 工程とい
う);実装端子部の導体金属層の表面および前記スルー
ホール用穴の表面に、電解めっき法により、前記導体金
属層の導体金属とは異種または同種の金属または合金を
電着して、実装端子用金属層およびめっきスルーホール
を形成する工程(以下、B10工程という);ならびに、
前記めっきレジスト層および前記転写金属薄膜の残余部
分を順次除去して導体回路を露出させる工程(以下、B
11工程という);を必須の工程として具備することを特
徴とするプリント配線板の製造方法が提供される。
In order to achieve the above-mentioned object, in the present invention, first, as a first manufacturing method, a step of forming a metal thin film on the surface of a flat conductive substrate (hereinafter , A 1 step); after forming a pattern of the conductor circuit and the mounting terminal by covering a portion of the surface of the metal thin film where the conductor circuit portion and the mounting terminal portion are not formed with a resist mask, And a step of forming a conductor metal layer by a plating method at a place where the pattern of the mounting terminal is formed (hereinafter referred to as A 2 step); after removing the resist mask, an insulating base material is pressure-bonded to the surface of the conductor metal layer or Step of integrating by thermocompression bonding (hereinafter,
A 3) of step; by from the resulting integrated product to separate and remove only the flat conductive substrate, the conductive metal layer and a transfer to the wiring board material for the metal thin film on one surface of the insulating substrate Step (hereinafter referred to as A 4 step); of the surface of the transfer metal thin film of the material, the surface portion except for the surface portion corresponding to the formation portion of the mounting terminal portion and the area of a desired area surrounding the surface portion is resist A step of forming a resist layer by covering with a mask (hereinafter referred to as A 5 step); a portion of the transfer metal thin film located in a region in which the mounting terminal portion is present is removed by etching, and a conductive metal layer of the mounting terminal portion is formed. exposing the surface (hereinafter, referred to as a 6 step); the surface of the conductive metal layer of the mounting terminal portions by electrolytic plating, electrodeposition of the conductive metal layer heterogeneous or homogeneous metal or alloy as the conductor metal do it, Forming a metal layer for instrumentation terminals (hereinafter, A of 7 steps); and, (hereinafter referred to, A 8 step) the resist layer and exposing sequentially removed to conductor circuits remainder of the transfer metal thin film Is provided as an essential step, and a second method of manufacturing a printed wiring board is provided, and a second method is to form a metal thin film on the surface of a flat conductive substrate (hereinafter, referred to as B 1 step); after forming a pattern of the conductor circuit and the mounting terminal by covering a portion of the surface of the metal thin film where the conductor circuit portion and the mounting terminal portion are not formed with a resist mask, the formation point of the pattern of the mounting terminal, the step of forming a conductive metal layer by plating (hereinafter, B of 2 steps); after removing the resist mask, the surface of the conductive metal layer A step of integrating and pressed or heated and pressed on both surfaces of Enmotozai (hereinafter, referred to as B 3 step); by peeling removing only the flat conductive base material from the resulting integrated product, of the insulating substrate A step of transferring the conductor metal layer and the metal thin film to both sides to form a wiring board material (hereinafter referred to as a B 4 step);
After bored a hole for a through hole in a predetermined position of the transfer metal thin film of the material, wherein the step of imparting conductivity by electroless plating on the surface of the hole for the through-hole (hereinafter, referred to as B 5 step); the material Of the surface of the transfer metal thin film, the surface portion corresponding to the formation portion of the mounting terminal portion and the surface portion excluding the area of a desired area surrounding the mounting terminal portion and the opening portion of the through hole hole are covered with a resist mask. Te forming an etching resist layer (hereinafter, referred to as B 6 step); the portion of the transfer metal thin film is removed by etching situated within the region where the mounting terminal portions are inherent, the surface of the conductive metal layer of the mounting terminal portions exposed to process (hereinafter, referred to as B 7 step); and removing the etching resist layer, thereby exposing the remaining portion of the transfer metal thin film (hereinafter, referred to as B 8 step); of the transfer metal thin film Covers the surface and edges of the remaining portion, and the step of forming a plating resist layer without covering the opening of the hole for the through-hole (hereinafter, referred to as B 9 step); the surface of the conductive metal layer of the mounting terminal portion and the A step of forming a metal layer for mounting terminals and a plated through hole by electrodeposition of a metal or an alloy different from or the same as the conductor metal of the conductor metal layer on the surface of the hole for through hole by electrolytic plating (hereinafter , B 10 process); and
A step of sequentially removing the remaining portion of the plating resist layer and the transfer metal thin film to expose a conductor circuit (hereinafter, referred to as B
11 step)) is provided as an essential step, and a method for manufacturing a printed wiring board is provided.

【0013】これら2つの製造方法のうち、第1の製造
方法は片面実装用プリント配線板の製造方法であり、第
2の製造方法は、両面実装でかつスルーホールが形成さ
れているプリント配線板の製造方法である。まず、第1
の製造方法につき、図面に則して詳細に説明する。A1
工程においては、平板状の導電基材11の表面の実質的
に全面に亘って、金属薄膜12が形成される(図1)。
金属薄膜12の形成は、通常、電解めっき,無電解めっ
きを問わずめっき法で行われる。
Of these two manufacturing methods, the first manufacturing method is a method for manufacturing a single-sided mounting printed wiring board, and the second manufacturing method is a double-sided mounting printed wiring board in which through holes are formed. Is a manufacturing method. First, the first
The manufacturing method will be described in detail with reference to the drawings. A 1
In the step, the metal thin film 12 is formed over substantially the entire surface of the flat conductive substrate 11 (FIG. 1).
The metal thin film 12 is usually formed by a plating method regardless of electrolytic plating or electroless plating.

【0014】このA1 工程で用いる導電基材11として
は、剛性を有する単板、例えば、有効寸法が最大122
0×1020mm,厚み1〜10mmの範囲にある適宜な大
きさの平板からなり、例えばここに電解めっき法で金属
薄膜12を形成する場合、そのときに使用する薬品に対
する耐薬品性,耐電食性を有するものが望ましく、例え
ば、ステンレススチール板(ハードニング処理を施した
SUS630が好適である),ニッケル板,チタン板ま
たはチタン合金板,銅板または銅合金板等をあげること
ができる。
The conductive base material 11 used in the A 1 step is a single plate having rigidity, for example, an effective dimension of 122 or less.
It is composed of a flat plate of an appropriate size in the range of 0 × 1020 mm and a thickness of 1 to 10 mm. For example, when the metal thin film 12 is formed here by electrolytic plating, chemical resistance and electrolytic corrosion resistance against chemicals used at that time are provided. It is desirable to have such a material, and examples thereof include a stainless steel plate (preferably SUS630 that has been subjected to a hardening treatment), a nickel plate, a titanium plate or a titanium alloy plate, a copper plate or a copper alloy plate, and the like.

【0015】この導電基材11の表面の汚れ,酸化皮膜
を除去するとともに、該表面に所要の粗度を与える前処
理が施される。すなわち、導電基材11の表面を0.08
〜0.23μmの範囲の粗度で研磨することが望ましい。
この導電基材11の表面粗度は、導電基材11上に形成
される金属薄膜12の導電基材表面への密度強度や金属
薄膜12内のピンホールの発生状況、更には金属薄膜1
2の表面粗度にも影響を与える。また、上述の粗度規定
範囲は、A2 工程で後述する導体金属層を形成するとき
に導電基材11から剥離せず、しかも、後述するA4
程の転写工程で導電基材11と金属薄膜12が容易に剥
離できる程度の密着性が得られるように設定される。
The surface of the conductive base material 11 is subjected to a pretreatment for removing dirt and an oxide film and giving the surface a desired roughness. That is, the surface of the conductive substrate 11 is 0.08
It is desirable to polish with a roughness in the range of to 0.23 μm.
The surface roughness of the conductive base material 11 is the density strength of the metal thin film 12 formed on the conductive base material 11 to the surface of the conductive base material, the state of pinholes in the metal thin film 12, and the metal thin film 1
2 also affects the surface roughness. Further, the above-described roughness regulation range does not separate from the conductive base material 11 when the conductive metal layer described later is formed in the A 2 step, and the conductive base material 11 and the metal are not separated from the conductive base material 11 in the transfer step of the A 4 step described later. The adhesiveness is set so that the thin film 12 can be easily peeled off.

【0016】導電基材11の表面に金属薄膜12を形成
するために電解めっき法を適用する場合、そのめっき法
としては、いわゆる、高速めっき法が好適である。な
お、金属薄膜12としては、厚みが3μm以内の銅薄
膜,ニッケル薄膜であることが好ましい。ここで、高速
めっき法は、導電基材11を陰極とし、これに所定間隔
を置いて平板状の不溶性陽極を対向して配置し、両極間
に高速で電解液を通流せしめて電解めっきを行う方法で
ある。
When the electrolytic plating method is applied to form the metal thin film 12 on the surface of the conductive substrate 11, the so-called high-speed plating method is suitable as the plating method. The metal thin film 12 is preferably a copper thin film or a nickel thin film having a thickness of 3 μm or less. Here, in the high-speed plating method, the conductive base material 11 is used as a cathode, flat plate-shaped insoluble anodes are arranged facing each other at a predetermined interval, and electrolytic solution is caused to flow at high speed between both electrodes to perform electrolytic plating. Is the way to do it.

【0017】例えば、金属薄膜12として銅薄膜を形成
するときの高速めっき条件としては、45〜70℃のめ
っき浴を陰極(導電基材11)の表面において乱流状
態、すなわち、電極間距離3〜30mm,電極に対するめ
っき浴の接液スピードが2.6〜20.0m/sec になるよ
うに供給する。このとき、めっき浴としては、例えば、
硫酸銅めっき浴,ピロリン酸銅めっき浴等を使用し、陰
極電流密度0.15〜4.0A/cm2 で電流を流して、銅薄
膜の形成速度が25〜100μm/min となるように設
定することが望ましい。
For example, as a high-speed plating condition for forming a copper thin film as the metal thin film 12, a plating bath at 45 to 70 ° C. is in a turbulent state on the surface of the cathode (conductive substrate 11), that is, an interelectrode distance of 3 -30 mm, supply so that the contact speed of the plating bath to the electrode is 2.6 to 2.0 m / sec. At this time, as the plating bath, for example,
Use a copper sulfate plating bath, copper pyrophosphate plating bath, etc., and set the rate of formation of the copper thin film to 25 to 100 μm / min by applying a current at a cathode current density of 0.15 to 4.0 A / cm 2. It is desirable to do.

【0018】また、金属薄膜12としてニッケル薄膜を
形成する場合の高速めっき条件としては、陰極と陽極と
を300〜350mm離間させ、この電極間に40〜48
℃のめっき浴を供給してエア攪拌を行えばよい。このと
き、めっき浴としては、例えば、硫酸ニッケル,スルフ
ァミン酸ニッケル等を使用し、陰極電流密度2.2〜4.0
A/cm2 で電流を流して、ニッケル膜の形成速度が0.8
〜1.5μm/min となるように設定することが好まし
い。
When forming a nickel thin film as the metal thin film 12, the conditions for high-speed plating are that the cathode and the anode are separated by 300 to 350 mm, and the distance between the electrodes is 40 to 48 mm.
It suffices to supply a plating bath at ℃ and stir the air. At this time, as the plating bath, for example, nickel sulfate, nickel sulfamate, or the like is used, and the cathode current density is 2.2 to 4.0.
A current is applied at A / cm 2 and the nickel film formation rate is 0.8.
It is preferable to set to be about 1.5 μm / min.

【0019】なお、ステンレススチール板,ニッケル板
等の導電基材11の場合には、その表面に金属間化合
物,または非金属介在物,偏析,気孔等の欠陥が存在し
ているが、これらの欠陥は溶製時や圧延時等に混入,発
生するもので、導電基材11の前述したような表面処理
だけでは解消し得ないものである。これらの欠陥は後述
する導体金属層にピンホールを生じさせる原因となる。
しかしながら、A1 工程の場合、導電基材11の表面に
形成させた金属薄膜12の表面は電気化学的に平滑であ
るため、この上に形成される後述の導体金属層には、ピ
ンホールの発生が起こらなくなる。
In the case of the conductive base material 11 such as a stainless steel plate or a nickel plate, there are defects such as intermetallic compounds, non-metallic inclusions, segregation, and pores on the surface thereof. Defects are introduced and mixed during melting or rolling, and cannot be eliminated only by the above-mentioned surface treatment of the conductive base material 11. These defects cause pinholes in the conductor metal layer described later.
However, in the case of the A 1 step, the surface of the metal thin film 12 formed on the surface of the conductive base material 11 is electrochemically smooth, and therefore, a conductor metal layer, which will be described later, formed thereon has pinholes. Occurrence will not occur.

【0020】A2 工程では、導体回路部と実装端子部と
を含む導体金属層が形成される。まず、図2で示したよ
うに、金属薄膜12の表面のうち、導体回路部の形成個
所14および実装端子部の形成個所15にすべき部分を
除いた他の表面(非形成個所)をレジストマスク13で
被覆することにより導体回路および実装端子のパターン
を形成させる。このレジストマスク13は、従来から知
られているホトレジスト法,印刷法などによって形成す
ればよい。
In step A 2 , a conductor metal layer including a conductor circuit portion and a mounting terminal portion is formed. First, as shown in FIG. 2, the resist is applied to the other surface (non-formed portion) of the surface of the metal thin film 12 excluding the portions to be the conductive circuit portion forming portion 14 and the mounting terminal portion forming portion 15. By covering with a mask 13, patterns of conductor circuits and mounting terminals are formed. The resist mask 13 may be formed by a conventionally known photoresist method, printing method, or the like.

【0021】ついで、図3で示したように、めっき法に
よって、導体回路のパターンの形成個所14および実装
端子のパターンの形成個所15に例えば銅のような導体
金属を被着して、導体回路部14aおよび実装端子部1
5aから成る導体金属層16を形成する。この場合に適
用するめっき法としては、電解めっき法,無電解めっき
法のいずれであってもよい。
Then, as shown in FIG. 3, a conductor metal such as copper is deposited on the conductor circuit pattern forming portion 14 and the mounting terminal pattern forming portion 15 by a plating method to form a conductor circuit. Portion 14a and mounting terminal portion 1
A conductor metal layer 16 composed of 5a is formed. The plating method applied in this case may be either an electrolytic plating method or an electroless plating method.

【0022】銅で導体金属層16を形成する場合、この
工程における電解めっき法としては、通常のめっき法で
あってもよいが、A1 工程で説明した高速めっき法であ
ることが好ましい。その高速めっき法で用いるめっき浴
としては、銅濃度0.20〜2.0mol/l,好ましくは0.35
〜0.98mol/l,および硫酸濃度50〜220g/lを含
有する硫酸銅めっき浴が望ましく、更には、めっきの均
一性を確保するために西独国LPW社製のCUPPORAPID H
s(商品名)を1.5ml/l添加したものであることが好
ましい。また、ピロリン酸銅液等の通常のめっき浴を使
用してもよい。電流密度は、0.15〜4A/cm2 ,電極
に対するめっき浴の接液スピードは2.6〜20m/sec,
浴温は45〜70℃,好ましくは60〜65℃となるよ
うにそれぞれ設定する。
When the conductor metal layer 16 is formed of copper, the electrolytic plating method in this step may be an ordinary plating method, but is preferably the high speed plating method described in the step A 1 . The plating bath used in the high-speed plating method has a copper concentration of 0.20 to 2.0 mol / l, preferably 0.35.
A copper sulfate plating bath containing ˜0.98 mol / l and a sulfuric acid concentration of 50 to 220 g / l is desirable, and further, CUPPORAPID H manufactured by LPW Co., Ltd. in West Germany to ensure uniform plating.
It is preferable that 1.5 ml / l of s (trade name) is added. Further, a usual plating bath such as copper pyrophosphate solution may be used. The current density is 0.15-4A / cm 2 , the liquid contact speed of the plating bath to the electrode is 2.6-20m / sec,
The bath temperature is set to 45 to 70 ° C., preferably 60 to 65 ° C., respectively.

【0023】A3 工程では、A2 工程までの過程で金属
薄膜12の表面に形成された導体金属層16と絶縁基材
が一体化される。まず、図4で示したように、レジスト
マスク13と導体金属層16から成る表面からレジスト
マスク13のみが除去されて、導体金属層16が金属薄
膜12の表面に突設した状態で残置せしめられる。
In the A 3 step, the conductor metal layer 16 formed on the surface of the metal thin film 12 in the steps up to the A 2 step is integrated with the insulating base material. First, as shown in FIG. 4, only the resist mask 13 is removed from the surface composed of the resist mask 13 and the conductor metal layer 16, and the conductor metal layer 16 is left in a state of protruding from the surface of the metal thin film 12. .

【0024】具体的には、上記表面に、苛性ソーダのよ
うなレジストマスク13のみを溶解する溶解液をスプレ
ーしたり、またはA2 工程で得られた図3の板体を上記
溶解液中に浸漬すればよい。ついで、図5で示したよう
に、導体金属層16の表面を絶縁基材17の片面に圧着
または加熱圧着して、全体を一体化する。
Specifically, the surface is sprayed with a solution that dissolves only the resist mask 13 such as caustic soda, or the plate body of FIG. 3 obtained in step A 2 is immersed in the solution. do it. Then, as shown in FIG. 5, the surface of the conductor metal layer 16 is pressure-bonded or heat-pressure bonded to one surface of the insulating base material 17 to integrate the whole.

【0025】絶縁基材17としては、電気絶縁性であれ
ば有機材料,無機材料のいずれのものでもよく、例え
ば、ガラス,エポキシ系樹脂,フェノール系樹脂,ポリ
イミド系樹脂,ポリエステル系樹脂,アラミド樹脂等の
材料を用いることができる。また、鉄,アルミ等の導電
性材料の表面にホーロウを被覆して絶縁性にしたものや
アルミ表面にアルマイト処理を施して表面を絶縁性にし
た材料であってもよい。このA3 工程においては、一般
には、ガラス布等にエポキシ樹脂を含浸させてこれを半
硬化状態(Bステージ状態)にしたプリプレグを用い、
これに、金属薄膜12の表面から突起している導体金属
層16が没入する状態(図5に示すような状態)で接着
・一体化されていることが好ましい。
The insulating base material 17 may be either an organic material or an inorganic material as long as it is electrically insulating. For example, glass, epoxy resin, phenol resin, polyimide resin, polyester resin, aramid resin. Materials such as can be used. Further, a conductive material such as iron or aluminum coated with enamel on the surface to make it insulating, or an aluminum surface subjected to alumite treatment to make the surface insulating may be used. In this A 3 step, generally, a prepreg obtained by impregnating a glass cloth or the like with an epoxy resin to make it into a semi-cured state (B stage state) is used.
It is preferable that the conductor metal layer 16 protruding from the surface of the metal thin film 12 is adhered and integrated with this in a state of being immersed (state as shown in FIG. 5).

【0026】なお、このA3 工程を行うに先立ち、A2
工程の図3で示した状態にある導体金属層16の表面を
粗面化しておくと、絶縁基材17との密着性が向上して
好適である。この場合の粗面化方法としては、前記導体
金属層16を陰極としてその表面に電解めっきを施すこ
とが好ましい。
Prior to carrying out this A 3 process, A 2
If the surface of the conductor metal layer 16 in the state shown in FIG. 3 of the process is roughened, the adhesion with the insulating base material 17 is improved, which is preferable. As a roughening method in this case, it is preferable to perform electrolytic plating on the surface of the conductor metal layer 16 as a cathode.

【0027】このときのめっき条件としては、電流密度
が0.26〜0.85A/cm2 ,電極間距離が26〜50m
m,電極に対するめっき浴の接液スピードが0.6〜1.5m
/secとなるようにそれぞれ設定し、また、めっき浴とし
ては、特に限定されないが、例えば、硫酸銅80〜15
0g/l,硫酸40〜80g/l,および硝酸カリウム
25〜50g/lよりなる混合溶液等を使用すればよ
い。
As the plating conditions at this time, the current density is 0.26 to 0.85 A / cm 2 , and the distance between the electrodes is 26 to 50 m.
m, contact speed of the plating bath to the electrode is 0.6 to 1.5 m
/ sec, and the plating bath is not particularly limited, for example, copper sulfate 80 to 15
A mixed solution of 0 g / l, sulfuric acid 40 to 80 g / l, and potassium nitrate 25 to 50 g / l may be used.

【0028】このような条件で行う粗面化処理により、
導体金属層16の表面には平均粒径で1〜5μmの析出
物が突起して電着し、絶縁基材17との密着性が向上す
る。なお、上述した粗面化処理後の導体金属層16の粗
面化面にクロメート処理を施すと、銅と絶縁基材17中
の樹脂または接着剤との親和性が増大し、ピーリング強
度はもとよりのこと、導体金属層16の耐熱性(例え
ば、半田耐熱性)も15%程度向上するという利点があ
る。このクロメート処理は、具体的には、0.7〜12g
/l濃度の重クロム酸カリウム溶液に常温で5〜45秒
間浸漬するか、市販の電解クロメート処理液にてクロメ
ート処理を施せばよい。
By the roughening treatment performed under such conditions,
On the surface of the conductor metal layer 16, a precipitate having an average particle size of 1 to 5 μm is projected and electrodeposited, and the adhesion with the insulating base material 17 is improved. When the roughened surface of the conductor metal layer 16 after the above-mentioned roughening treatment is subjected to the chromate treatment, the affinity between copper and the resin or adhesive in the insulating base material 17 increases, and not only the peeling strength but also the peeling strength. Therefore, there is an advantage that the heat resistance (for example, solder heat resistance) of the conductor metal layer 16 is improved by about 15%. This chromate treatment is specifically 0.7-12g
It may be dipped in a potassium dichromate solution having a concentration of 1 / l at room temperature for 5 to 45 seconds or subjected to chromate treatment with a commercially available electrolytic chromate treatment liquid.

【0029】A4 工程では、A3 工程で得られた一体化
物(図5で示したもの)から導電基材11のみが剥離除
去され、以後の工程で用いる片面実装用の配線板用素材
が製造される。この配線板用素材は、図6の断面図およ
び図7の部分平面図で示したように、絶縁基材17の片
面に、導体回路部14aと実装端子部15aから成る導
体金属層16が埋設された状態で転写され、その全面が
同じく転写された転写金属薄膜12’で被覆されたフラ
ッシュ面になっている。
In the A 4 step, only the conductive base material 11 is peeled off from the integrated product (shown in FIG. 5) obtained in the A 3 step, and the wiring board material for single-sided mounting used in the subsequent steps is obtained. Manufactured. In this wiring board material, as shown in the sectional view of FIG. 6 and the partial plan view of FIG. 7, a conductor metal layer 16 including a conductor circuit portion 14a and a mounting terminal portion 15a is embedded on one surface of an insulating base material 17. The transferred surface is a flash surface covered with the transferred transfer metal thin film 12 '.

【0030】A5 工程は本発明方法における最も重要な
工程であって、この工程では転写金属薄膜12’の表面
のうち後述する領域を除いた残余の表面部分にレジスト
層,この場合にはエッチング兼めっきレジスト層18が
形成される。すなわち、図8の断面図および図9の部分
平面図で示したように、転写金属薄膜12’の表面のう
ち、実装端子部15a,15aが形成されている個所に
相当する部分とこれを取り囲むような領域19を除いた
表面部分12'aをレジストマスクで被覆してエッチング
兼めっきレジスト層が形成される。
The step A 5 is the most important step in the method of the present invention. In this step, a resist layer, that is, an etching layer in this case, is left on the surface of the transfer metal thin film 12 ′ except for the area described later. The dual plating resist layer 18 is formed. That is, as shown in the cross-sectional view of FIG. 8 and the partial plan view of FIG. 9, a portion of the surface of the transfer metal thin film 12 ′ that corresponds to the portion where the mounting terminal portions 15 a and 15 a are formed and surrounds this portion. The etching / plating resist layer is formed by covering the surface portion 12'a except the region 19 with a resist mask.

【0031】この場合、領域19の広さは適宜であって
よく、要は、実装端子部15aの隣りに位置する導体回
路部14aに相当する個所は含まない広さであればよ
い。したがって、転写金属薄膜12’のうちの部分1
2'bは領域19から露出していて、残余部分12'aは全
てエッチング兼めっきレジスト層18によって被覆され
ている。
In this case, the area 19 may be of any suitable size, as long as it does not include a portion corresponding to the conductor circuit portion 14a adjacent to the mounting terminal portion 15a. Therefore, part 1 of the transferred metal thin film 12 '
2'b is exposed from the region 19, and the remaining portion 12'a is entirely covered with the etching / plating resist layer 18.

【0032】A6 工程は、実装端子部15aの表面を露
出させる工程である。すなわち、図10の断面図および
図11の部分平面図で示したように、図8で示した実装
端子部15aが内在する領域19から露出している転写
金属薄膜の部分12'bをエッチング除去する。実装端子
部15aの表面15bと絶縁基材17の表面17aが露
出する。
The step A 6 is a step of exposing the surface of the mounting terminal portion 15a. That is, as shown in the sectional view of FIG. 10 and the partial plan view of FIG. 11, the transfer metal thin film portion 12′b exposed from the region 19 in which the mounting terminal portion 15a shown in FIG. 8 is present is removed by etching. To do. The surface 15b of the mounting terminal portion 15a and the surface 17a of the insulating base material 17 are exposed.

【0033】実装端子部15aの尾部15cは領域19
の枠外で転写金属薄膜の残余部分12'aと一体になって
いるので、この実装端子部15aには、前記残余部分1
2'aからの通電が可能な状態になっている。A7 工程
は、図12の断面図および図13の部分平面図で示した
ように、A6工程によって露出させた実装端子部の表面
15bの上に、実装端子部の構成金属とは異種または同
種の金属または合金から成る実装端子用金属層20を形
成する工程である。この実装端子用金属層20は通常実
装端子部の構成金属と異なる半田で構成される。しか
し、前記実装端子部を単に検査用端子との接触を目的と
したり、液晶モジュールの端子と接続させるためには、
同種の金属または合金でよい。
The tail portion 15c of the mounting terminal portion 15a has a region 19
Since it is integrated with the remaining portion 12'a of the transferred metal thin film outside the frame of No. 3, the mounting terminal portion 15a has the remaining portion 1 '.
Power can be supplied from 2'a. As shown in the sectional view of FIG. 12 and the partial plan view of FIG. 13, the A 7 process is different from the constituent metal of the mounting terminal part on the surface 15b of the mounting terminal part exposed by the A 6 process. This is a step of forming the mounting terminal metal layer 20 made of the same kind of metal or alloy. The mounting terminal metal layer 20 is usually composed of solder different from the constituent metal of the mounting terminal portion. However, in order to simply contact the mounting terminal portion with the inspection terminal or to connect with the terminal of the liquid crystal module,
It may be a similar metal or alloy.

【0034】この実装端子用金属層20を形成する場合
は、転写金属薄膜の残余部分12'aから通電する電解め
っき法が適用される。めっきする金属が半田である場合
には、用いる半田めっき浴としては、ホウフッ酸系のめ
っき浴であることが好ましく、例えば、HBF4 濃度2
30〜250g/l,Sn2+11.5〜13.5g/l,P
2+8.0〜10.0g/lの組成浴をあげることができ
る。また、このときの電流密度は0.5〜2A/dm2 が好
適である。
When the mounting terminal metal layer 20 is formed, an electrolytic plating method is used in which electricity is supplied from the remaining portion 12'a of the transfer metal thin film. When the metal to be plated is solder, the solder plating bath used is preferably a borohydrofluoric acid-based plating bath, for example, HBF 4 concentration 2
30 to 250 g / l, Sn 2+ 11.5 to 13.5 g / l, P
b 2+ 8.0 to 10.0 g / l composition bath can be mentioned. Further, the current density at this time is preferably 0.5 to 2 A / dm 2 .

【0035】このA7 工程における実装端子用金属層2
0は、実装端子部15aの表面15bおよび尾部15c
の表面にのみ形成され、しかもその表面は平滑でその厚
みはすべての個所で均一になる。そして、めっき時間を
変化させることにより、実装端子用金属層20の厚みを
適宜に変化させることができる。A8 工程は、A7 工程
の終了後、エッチング兼めっきレジスト層18と転写金
属薄膜の残余部分12'aを順次除去して導体回路を露出
させ、目的とする片面実装用のプリント配線板にする工
程である。
Metal layer 2 for mounting terminals in this A 7 process
0 is the surface 15b and the tail portion 15c of the mounting terminal portion 15a.
Is formed only on the surface, and the surface is smooth, and its thickness is uniform at all points. Then, the thickness of the mounting terminal metal layer 20 can be appropriately changed by changing the plating time. A 8 step, after the end of A 7 steps, are successively removed with etching and plating resist layer 18 remaining portion 12'a of the transfer metal thin to expose the conductor circuit, a printed wiring board of a single-sided mounting of interest It is a process to do.

【0036】すなわち、図14の断面図および図15の
部分平面図で示したように、まず、適宜なエッチャント
で図12,図13で示したエッチング兼めっきレジスト
層18をエッチング除去する。ついで、図16の断面図
および図17の部分平面図で示したように、他の適宜な
エッチャントで転写金属薄膜の残余部分12'aをエッチ
ング除去する。
That is, as shown in the sectional view of FIG. 14 and the partial plan view of FIG. 15, first, the etching / plating resist layer 18 shown in FIGS. 12 and 13 is removed by etching with an appropriate etchant. Then, as shown in the sectional view of FIG. 16 and the partial plan view of FIG. 17, the remaining portion 12′a of the transferred metal thin film is removed by etching with another appropriate etchant.

【0037】かくして、実装端子部15aの表面には実
装端子用金属層20が形成されている実装端子とフラッ
シュ面の導体回路部14aを有するプリント配線板が得
られる。つぎに、前記した第1の製造方法における以下
のような問題を解消するために有効な改良された方法に
ついて説明する。
Thus, a printed wiring board having the mounting terminals having the mounting terminal metal layer 20 formed on the surface of the mounting terminal portion 15a and the conductor circuit portion 14a on the flash surface can be obtained. Next, an improved method effective for solving the following problems in the above-mentioned first manufacturing method will be described.

【0038】すなわち、第1の製造方法のA7 工程(図
12,図13)において電解めっき法で実装端子部の表
面15bに実装端子用金属層20を形成する場合、転写
金属薄膜の残余部分12'aから通電するので、めっきさ
れる金属は、実装端子部15aの表面15bに電着する
だけでなく、図12で示したように、転写金属薄膜の残
余部分12'aの縁部12'cにも電着する。
That is, when the mounting terminal metal layer 20 is formed on the surface 15b of the mounting terminal portion by electrolytic plating in the step A 7 (FIGS. 12 and 13) of the first manufacturing method, the remaining portion of the transferred metal thin film is formed. Since the current is supplied from 12'a, the metal to be plated is not only electrodeposited on the surface 15b of the mounting terminal portion 15a, but also the edge portion 12 of the remaining portion 12'a of the transferred metal thin film as shown in FIG. Also electrodeposited on'c.

【0039】したがって、A8 工程でエッチング兼めっ
きレジスト層18,転写金属薄膜の残余部分12'aを除
去すると、図18の断面図および図19の部分平面図で
示したように、領域19の周囲に沿って、実装端子用金
属と同種の金属の層20’が枠状に残留する。この枠状
の金属層20’は後ほど、例えばブラッシングして除去
される。
[0039] Thus, A 8 etched in step and the plating resist layer 18, removal of the remaining portion 12'a of the transfer metal thin film, as shown in the partial plan view of a cross-sectional view and FIG. 19 in FIG. 18, the region 19 Along the circumference, a layer 20 'of the same metal as the mounting terminal metal remains in a frame shape. The frame-shaped metal layer 20 'will be removed later by, for example, brushing.

【0040】改良された製造方法は、上記した枠状の金
属層20’の発生を防止する方法である。この方法で
は、A6 工程までは第1の製造方法と同様に進めること
によって、図10,図11で示したように、実装端子部
15aの表面15bを露出させる。なお、この方法にお
いては、A5 工程で領域19の形成に用いるレジスト剤
としては、第1の製造方法で用いたエッチング兼めっき
用レジスト剤であってもよいが、単に、エッチング用の
レジスト剤であってもよい。
The improved manufacturing method is a method for preventing the generation of the frame-shaped metal layer 20 'described above. In this method, the process up to step A 6 is performed in the same manner as in the first manufacturing method to expose the surface 15b of the mounting terminal portion 15a as shown in FIGS. In this method, the resist agent used for forming the region 19 in the step A 5 may be the etching / plating resist agent used in the first manufacturing method, but it is simply the etching resist agent. May be

【0041】以後はA5 工程でエッチングレジストを用
いた場合について説明する。A6 工程終了後は、まず、
6 −1工程として、図20の断面図および図21の部
分平面図で示したように、エッチングレジスト層18が
除去され、転写金属薄膜の残余部分12'aを露出させ
る。ついでA6 −2工程として、前記した転写金属薄膜
の残余部分12'aの表面とその縁部12'cを被覆して実
装端子用金属層用のめっきレジスト層21を形成する。
したがって、このA6 −2工程においては、実装端子部
15aとこれを取り囲む領域19’は、A5 工程で形成
した領域(図8,図9)19よりも若干狭くなってい
る。
Hereinafter, the case where the etching resist is used in the step A 5 will be described. A 6 process after the end of, first,
As A 6 -1 step, as shown in the partial plan view of a cross-sectional view and FIG. 21 in FIG. 20, the etching resist layer 18 is removed to expose the remaining portion 12'a of the transfer metal thin film. Then A as 6-2 step, to form a plating resist layer 21 for surface and the mounting terminal metal layer covers the edge 12'c of the remainder 12'a of the transfer metal thin film mentioned above.
Therefore, in this A 6 -2 step, the mounting terminal portion 15a and the area 19 'surrounding it are slightly narrower than the area 19 (FIGS. 8 and 9) formed in the A 5 step.

【0042】このA6 −2工程の終了後は、第1の製造
方法の場合と同じように、A7 工程に移送して実装端子
部の表面15bへ電解めっき法で実装端子用金属層が形
成される。この電解めっきにおいて、転写金属薄膜の残
余部分12'aの縁部12'cはめっきレジスト層21で被
覆されているので、ここに実装端子用金属が電着するこ
とはなく、図18および図19で示したような枠状の該
金属層20’が残留するという問題は解消する。
After the completion of the A 6 -2 step, as in the case of the first manufacturing method, the step is transferred to the A 7 step, and the mounting terminal metal layer is formed on the surface 15b of the mounting terminal portion by electrolytic plating. It is formed. In this electrolytic plating, the edge portion 12'c of the remaining portion 12'a of the transferred metal thin film is covered with the plating resist layer 21, so that the mounting terminal metal is not electrodeposited there. The problem that the frame-shaped metal layer 20 'remains as shown by 19 is solved.

【0043】次に、第2の製造方法を説明する。第2の
製造方法におけるB1 工程,B2 工程は、それぞれ第1
の製造方法におけるA1 工程,A2 工程と同じである。
3 工程は、図24で示したように、絶縁基材17の両
面にB2 工程で製造した導体金属層16を圧着または加
熱圧着して一体化する工程である。
Next, the second manufacturing method will be described. The B 1 process and the B 2 process in the second manufacturing method are respectively the first
This is the same as the A 1 step and the A 2 step in the manufacturing method of.
As shown in FIG. 24, the step B 3 is a step of pressure-bonding or thermocompression-bonding the conductor metal layers 16 manufactured in the step B 2 on both surfaces of the insulating base material 17 to integrate them.

【0044】この工程で用いる絶縁基材17の種類や一
体化のための条件などは前記したA 3 工程と同じであれ
ばよい。B4 工程は、B3 工程で得られた一体化物(図
24で示したもの)から導電基材11のみが剥離除去さ
れ、以後の工程で用いる両面実装用の配線板素材を製造
する工程である。
The type and type of insulating base material 17 used in this step
The conditions for body formation are described in A above. 3Same as the process
Good. BFourThe process is B3Integrated product obtained in the process (Fig.
24), only the conductive substrate 11 is peeled and removed.
Manufactures wiring board materials for double-sided mounting used in subsequent processes
It is a process to do.

【0045】この素材は、図25で示したように、導体
金属層16および金属薄膜12が絶縁基材17の両面に
転写されることにより、その両面は転写金属薄膜12’
によってフラッシュ面になっている。B5 工程は、スル
ーホール用穴を穿設し、その表面に導電性を付与する工
程である。
In this material, as shown in FIG. 25, the conductor metal layer 16 and the metal thin film 12 are transferred to both surfaces of the insulating base material 17, so that both surfaces thereof are transferred metal thin film 12 '.
Has become a flash surface. The step B 5 is a step of forming a hole for a through hole and imparting conductivity to the surface thereof.

【0046】すなわち、図26で示したように、所定の
導体回路部を貫通してスルーホール用穴22を形成し、
ついで、スルーホール用穴22の表面22aに無電解め
っきによって、例えば化学銅を析出させて導電層23を
形成する。B6 工程は、第1の製造方法におけるA5
程に相当する工程で、転写金属薄膜12’の表面にエッ
チングレジスト層24を形成して実装端子部が内在する
領域19が形成される。用いるレジスト剤は、第1の製
造方法で用いたエッチング兼めっき用レジスト剤であっ
てもよい。
That is, as shown in FIG. 26, a through-hole 22 is formed by penetrating a predetermined conductor circuit portion,
Then, for example, chemical copper is deposited on the surface 22a of the through hole 22 by electroless plating to form the conductive layer 23. B 6 was performed with a step corresponding to A 5 step in the first manufacturing method, the mounting terminal portion to form an etching resist layer 24 is a region 19 underlying is formed on the surface of the transfer metal thin film 12 '. The resist agent used may be the etching / plating resist agent used in the first manufacturing method.

【0047】このとき、スルーホール用穴22の開口部
22bを封鎖するようにしてエッチングレジスト層24
が形成される(図27)。エッチングレジスト層24の
形成には、通常、ドライフィルムが用いられる。B7
程は、図28で示したように、領域19の個所に存在す
る転写金属薄膜を、それを溶解する適宜なエッチャント
でエッチング除去して、実装端子部15aの表面15b
を露出させる工程である。
At this time, the etching resist layer 24 is formed so as to block the opening 22b of the through hole hole 22.
Are formed (FIG. 27). A dry film is usually used for forming the etching resist layer 24. In the B 7 step, as shown in FIG. 28, the transfer metal thin film existing in the region 19 is removed by etching with an appropriate etchant that dissolves it, and the surface 15b of the mounting terminal portion 15a is removed.
Is a step of exposing.

【0048】このとき、スルーホール用穴22の開口部
22bはエッチングレジスト層24で封鎖されているの
でエッチャントはスルーホール用穴22内に浸入しな
い。そのため、スルーホール用穴22の表面22aに析
出形成されている導電層23はエッチングされることな
くそのままの状態で残留する。B8 工程は、図29で示
したように、エッチングレジスト層24を除去して、転
写金属薄膜の残余部分12'aを露出させる工程である。
At this time, since the opening 22b of the through-hole 22 is blocked by the etching resist layer 24, the etchant does not enter the through-hole 22. Therefore, the conductive layer 23 deposited and formed on the surface 22a of the through-hole 22 remains as it is without being etched. B 8 step, as shown in FIG. 29, by removing the etching resist layer 24, a step of exposing the remaining portion 12'a of the transfer metal thin film.

【0049】B9 工程は、B8 工程で露出させた転写金
属薄膜の残余部分を被覆して、めっきレジスト層を形成
する工程である。このときのめっきレジスト層25は、
図30で示したように、転写金属薄膜の残余部分12'a
の表面と縁部12'cを被覆して形成されるが、スルーホ
ール用穴22が形成されている残余部分では、スルーホ
ール用穴の開口部22bを封鎖しないように形成され
る。
The step B 9 is a step of forming a plating resist layer by coating the remaining portion of the transfer metal thin film exposed in the step B 8 . The plating resist layer 25 at this time is
As shown in FIG. 30, the remaining portion 12'a of the transferred metal thin film
Is formed so as to cover the surface and the edge portion 12'c, but is formed so as not to block the opening portion 22b of the through hole hole in the remaining portion where the through hole hole 22 is formed.

【0050】B10工程は、第1の製造方法におけるA7
工程に相当する工程である。この工程では、図31に示
したように、実装端子部15aの表面15bに実装端子
部を構成する金属と異種または同種の金属または合金を
電解めっき法で電着して実装端子用金属層20が形成さ
れるが、同時に、スルーホール用穴22の導電層23の
上にも同種の金属が電着するので、ここにも該金属層2
0が形成されめっきスルーホールとなる。
The step B 10 is the step A 7 in the first manufacturing method.
It is a process corresponding to the process. In this step, as shown in FIG. 31, a metal or alloy of a different kind or the same kind as the metal forming the mounting terminal portion is electrodeposited on the surface 15b of the mounting terminal portion 15a by electrolytic plating, and the mounting terminal metal layer 20 is formed. However, at the same time, the same kind of metal is electrodeposited on the conductive layer 23 of the through-hole 22.
0 is formed and becomes a plated through hole.

【0051】B11工程では、まず、めっきレジスト層2
5が除去され、つづけて転写金属薄膜の残余部分12'a
が除去され導体回路が露出される。その結果、図32で
示したように、実装端子部15aの上に実装端子用金属
層20が形成されて実装端子になっていて、またスルー
ホールの表面にも同種の金属層20が形成されている両
面実装用のプリント配線板が得られる。
In the step B 11 , first, the plating resist layer 2
5 is removed, and the remaining portion 12'a of the transferred metal thin film is continued.
Are removed to expose the conductor circuit. As a result, as shown in FIG. 32, the mounting terminal metal layer 20 is formed on the mounting terminal portion 15a to form a mounting terminal, and the same kind of metal layer 20 is also formed on the surface of the through hole. A printed wiring board for double-sided mounting is obtained.

【0052】なお、上記した第1および第2の方法にお
いて、独立した実装端子部への実装端子用金属層の形成
は次のようにして行えばよい。すなわち、まず、導体回
路部や実装端子部の配線設計時に、独立実装端子部を通
常長さが0.2〜1.0mm程度であるリード部を有するよう
な形状に設計する。したがって、A4 工程の転写工程が
終了すると、図33で示したように、フラッシュな転写
金属薄膜12’の下には、リード部15'cが尾のように
延びている独立実装端子部15'aが位置する。
In the first and second methods described above, the mounting terminal metal layer may be formed on the independent mounting terminal portion as follows. That is, first, when designing the wiring of the conductor circuit portion and the mounting terminal portion, the independent mounting terminal portion is designed to have a shape having a lead portion having a normal length of about 0.2 to 1.0 mm. Therefore, when the transfer process of the A 4 process is completed, as shown in FIG. 33, the lead part 15 ′ c extends like a tail under the flash transfer metal thin film 12 ′, and the independent mounting terminal part 15 is formed. 'a is located.

【0053】ついで、A5 工程においてエッチング兼め
っきレジスト層またはエッチングレジスト層18で領域
19を形成するときに、図34で示したように、独立実
装端子部のリード部15'cを横切るような形状で領域1
9を形成する。その後、A6 工程で領域19内の転写金
属薄膜の部分12'bを除去して、実装端子部15aおよ
び独立実装端子部15'aの表面15b,15'bを、図3
5で示したように露出させる。
Then, when the region 19 is formed by the etching / plating resist layer or the etching resist layer 18 in the A 5 step, as shown in FIG. 34, the lead portion 15'c of the independent mounting terminal portion is crossed. Region 1 in shape
9 is formed. Thereafter, in the A 6 step, the transfer metal thin film portion 12′b in the region 19 is removed, and the surfaces 15b and 15′b of the mounting terminal portion 15a and the independent mounting terminal portion 15′a are removed as shown in FIG.
Expose as indicated at 5.

【0054】このとき、独立実装端子部15'aのリード
部15'cの末端は、転写金属薄膜の残余部分12'aと接
続しているので、この残余部分12'aからリード部1
5'cの末端を介して独立実装端子部15'aに通電するこ
とができる。すなわち、独立実装端子部の表面15'bに
も電解めっき法によって実装端子用金属層を形成するこ
とができる。
At this time, since the end of the lead portion 15'c of the independent mounting terminal portion 15'a is connected to the remaining portion 12'a of the transferred metal thin film, the remaining portion 12'a leads to the lead portion 1 '.
The independent mounting terminal portion 15'a can be energized through the end of 5'c. That is, the mounting terminal metal layer can be formed on the surface 15′b of the independent mounting terminal portion by the electrolytic plating method.

【0055】なお、以上詳述した第1および第2の製造
方法において、領域19内の転写金属薄膜の部分をエッ
チング除去して実装端子部15aの表面15bを露出さ
せるとき(第1の方法の場合はA6 工程,第3の方法で
はB7 工程)に、転写金属薄膜の部分のみをエッチング
除去するだけではなく、更に実装端子部15aの一部も
エッチングしてその層厚を薄くし、その後、その上に実
装端子用金属を電着することにより、全体が平滑回路面
または実装端子が全体面から凹没しているプリント配線
板を製造することもできる。
In the first and second manufacturing methods described in detail above, when the transfer metal thin film portion in the region 19 is removed by etching to expose the surface 15b of the mounting terminal portion 15a (the first method is used). a 6 step if, in B 7 step) in the third method, not only simply etching away portions of the transfer metal thin film, and thin the thickness and the etching portion of the further mounting terminal portions 15a, After that, a metal for a mounting terminal is electrodeposited thereon to manufacture a printed wiring board in which the entire smooth circuit surface or the mounting terminal is recessed from the entire surface.

【0056】その製造方法を、第1の製造方法の場合に
ついて説明する。すなわち、図10で示したA6 工程に
おいて、領域19内の転写金属薄膜の部分12'bをエッ
チング除去したのち更なるエッチングを行うことによ
り、実装端子部15aの表面部分の導体金属をエッチン
グ除去して図10の場合よりも薄層の実装端子部15a
にする。したがって、領域19内では、実装端子部15
aが、図36で示したように、凹没した状態になる。
The manufacturing method will be described for the case of the first manufacturing method. That is, in the step A 6 shown in FIG. 10, the transfer metal thin film portion 12′b in the region 19 is removed by etching, and then further etching is performed to remove the conductive metal on the surface portion of the mounting terminal portion 15a by etching. Then, the mounting terminal portion 15a having a thinner layer than in the case of FIG.
To Therefore, in the region 19, the mounting terminal portion 15
As shown in FIG. 36, a is in a depressed state.

【0057】ついで、A7 工程によって、前記した実装
端子部15aの表面に実装端子用金属を電解めっき法で
電着する。このとき、めっき時間を管理することによっ
て該金属層の厚みを調節することができるので、例えば
図37で示したように該金属層20の表面20aと絶縁
基材17の表面17aが同一面になるようにめっきすれ
ば、全体を平滑回路にすることができる。また、図38
で示したように、該金属層20の厚みを薄くすれば、そ
の表面20aが絶縁基材17の表面17aよりも凹没し
ている回路にすることもできる。
Then, in step A 7 , a mounting terminal metal is electrodeposited on the surface of the mounting terminal portion 15a by electrolytic plating. At this time, since the thickness of the metal layer can be adjusted by controlling the plating time, the surface 20a of the metal layer 20 and the surface 17a of the insulating base material 17 are flush with each other as shown in FIG. If it is plated so as to form a smooth circuit. Also, FIG.
As shown in FIG. 6, if the thickness of the metal layer 20 is reduced, the surface 20a of the metal layer 20 may be recessed more than the surface 17a of the insulating base material 17 to form a circuit.

【0058】とくに、後者の凹没回路の場合、部品を表
面実装したときに、その端子は凹没回路の中に位置して
全体が多少揺動しても実装部品の端子がずれることはな
く、極めて高い信頼性の下で表面実装が可能となるので
好適である。
Particularly, in the latter concave circuit, when the component is surface-mounted, the terminal of the mounted component does not shift even if the terminal is located in the concave circuit and the whole swings slightly. This is preferable because it enables surface mounting with extremely high reliability.

【0059】[0059]

【発明の実施例】Examples of the invention

実施例1 第1の製造方法によって以下の工程でプリント配線板を
製造した。 1)A1 工程 導電基材11としてハードニング処理を施したSUS6
30の単板を用意し、その表面にオシレーション付ロー
タリ羽布研磨装置を用いて研磨処理を施し、0.1μmの
表面粗度にした。ついで、硫酸濃度200g/l,銅濃
度0.5mol/l の硫酸銅めっき浴を用い、極間距離4mm,
電流密度0.8A/cm2 ,接液スピード7m/sec で高速
めっきを行い、厚み3μmの銅薄膜12を形成した。
Example 1 A printed wiring board was manufactured in the following steps by the first manufacturing method. 1) Step A 1 SUS 6 which has been subjected to a hardening treatment as the conductive base material 11.
Thirty single plates were prepared, and the surface thereof was subjected to polishing treatment using a rotary feather cloth polishing device with oscillation to obtain a surface roughness of 0.1 μm. Then, using a copper sulfate plating bath with a sulfuric acid concentration of 200 g / l and a copper concentration of 0.5 mol / l, the distance between the electrodes was 4 mm,
High-speed plating was performed at a current density of 0.8 A / cm 2 and a liquid contact speed of 7 m / sec to form a copper thin film 12 having a thickness of 3 μm.

【0060】2)A2 工程 A1 工程で形成した銅薄膜の表面に、ドライフィルムを
レジスト剤として厚み40μmのレジストマスクによる
導体回路および実装端子のパターン13を形成し(図
2)、ついで、硫酸濃度100g/l,銅濃度0.5mol/
l の硫酸銅めっき浴を用い、極間距離11mm,電流密度
0.2A/cm2 ,接液スピード7m/sec の条件で高速め
っきを行い、前記レジストマスクパターン13以外の個
所に厚み35〜40μmの銅層を導体回路層16として
形成した(図3)。ついで、硫酸銅100g/l,硫酸
50g/l,硝酸カリウム30g/lの混合液を用いた
ノジェラめっきを行い、前記導体回路層の表面に厚み3
μmで銅を堆積せしめて粗面化した。
2) Step A 2 On the surface of the copper thin film formed in the step A 1 , a conductive film and a mounting terminal pattern 13 are formed by a resist mask having a thickness of 40 μm using a dry film as a resist agent (FIG. 2). Sulfuric acid concentration 100g / l, copper concentration 0.5mol /
Using a copper sulfate plating bath of l, distance between poles: 11 mm, current density
High-speed plating was performed under the conditions of 0.2 A / cm 2 and a liquid contacting speed of 7 m / sec, and a copper layer having a thickness of 35 to 40 μm was formed as a conductor circuit layer 16 at a portion other than the resist mask pattern 13 (FIG. 3). Then, Nogera plating is performed using a mixed solution of 100 g / l of copper sulfate, 50 g / l of sulfuric acid, and 30 g / l of potassium nitrate, and the thickness of the conductor circuit layer is set to 3
The surface was roughened by depositing copper with a thickness of μm.

【0061】3)A3 工程 A2 工程で得られた板体を、2%苛性ソーダ水溶液から
成る剥離液に浸漬して、前記レジストマスク13を剥離
除去して導体回路部14a,実装端子部15aを残した
(図4)。ついで、導体回路層16の表面に、ガラス繊
維−エポキシ樹脂板(商品名:GFPL−170 三菱
瓦斯化学社製)の絶縁基材17を当接し、全体を温度1
70℃,圧25Kg/cm2で熱圧着して一体化物とした(図
5)。
3) Step A 3 The plate obtained in the step A 2 is immersed in a stripping solution composed of a 2% caustic soda aqueous solution, the resist mask 13 is stripped and removed, and the conductor circuit section 14a and the mounting terminal section 15a are removed. Was left (Fig. 4). Then, an insulating base material 17 made of a glass fiber-epoxy resin plate (trade name: GFPL-170 manufactured by Mitsubishi Gas Chemical Co., Inc.) was brought into contact with the surface of the conductor circuit layer 16, and the whole was heated to a temperature of 1
Thermocompression bonding was performed at 70 ° C. and a pressure of 25 kg / cm 2 to obtain an integrated product (FIG. 5).

【0062】4)A4 工程 A3 工程で得られた一体化物からSUS630の単板1
1のみを剥離した。ガラス繊維−エポキシ樹脂板の片面
は、全面が転写された銅薄膜12’で被覆された(図
6,図7)。なお、この実装端子部15a,15aのピ
ッチ間隔、また実装端子部15aと導体回路部14aの
ピッチ間隔はいずれも0.5mmに設計されている。
4) Process A 4 From the integrated product obtained in process A 3 , a single plate of SUS630 1
Only 1 was peeled off. One surface of the glass fiber-epoxy resin plate was covered with the transferred copper thin film 12 '(FIGS. 6 and 7). The pitch spacing between the mounting terminal portions 15a and 15a and the pitch spacing between the mounting terminal portion 15a and the conductor circuit portion 14a are both designed to be 0.5 mm.

【0063】5)A5 工程 実装端子部15a,15aを取り囲み、縦1.5mm,横1
2.5mmの矩形領域19を除いた転写金属薄膜12’の表
面に、エッチング用と半田めっき用の両方に併用できる
厚み40mmのドライフィルム(商品名:富士フィルムA
640)を貼着してレジスト層18を形成した(図8,
図9)。
5) A 5 step Surrounding the mounting terminal portions 15a, 15a, the length is 1.5 mm, and the width is 1
A dry film with a thickness of 40 mm (trade name: Fuji Film A) that can be used for both etching and solder plating on the surface of the transfer metal thin film 12 ′ excluding the rectangular area 19 of 2.5 mm.
640) to form a resist layer 18 (FIG. 8,
(Figure 9).

【0064】6)A6 工程 43.3g/lのCu(NH3)4Cl液をエッチャントにし
て、領域19から露出している転写銅薄膜の部分をエッ
チング除去して、実装端子部15a,15aの表面15
b,15bを露出させた(図10,図11)。 7)A7 工程 転写銅薄膜12’の残余部分12'aを陰極にし、フッ化
物を含まず、Sn2+12〜20g/l,Pb+28〜13
g/lから成る半田めっき浴を用い、電流密度1.5A/
dm2 で半田めっきを行い、実装端子部の表面15b,1
5bに平均の厚み15μmの半田めっき層20,20を
形成した(図12,図13)。
6) Step A 6 43.3 g / l of Cu (NH 3 ) 4 Cl solution is used as an etchant to remove the exposed portion of the transferred copper thin film from the region 19 by etching to remove the mounting terminal portion 15a, 15a surface 15
b and 15b were exposed (FIGS. 10 and 11). 7) The remaining portion 12'a of A 7 step transferring the thin copper film 12 'and the cathode, contains no fluoride, Sn 2+ 12~20g / l, Pb +2 8~13
Current density of 1.5A / using solder plating bath consisting of g / l
Solder plating with dm 2 and mounting terminal surface 15b, 1
Solder plating layers 20 and 20 having an average thickness of 15 μm were formed on 5b (FIGS. 12 and 13).

【0065】8)A8 工程 約2%苛性ソーダ液を用いてレジスト層18を剥離除去
し(図14,図15)、更に43.3g/lのCu(NH3)4
Cl液を用いて、転写銅薄膜の残余部分12'aをエッチ
ング除去して導体回路を露出させた(図16,図1
7)。実装端子部15a,15aの上には、全く位置ず
れを生ずることなく、均一な厚みの半田めっき層20,
20が形成された。すなわち、ピッチ間隔が0.5μmで
ある狭ピッチの実装端子が形成された。
8) Step A 8 The resist layer 18 was peeled off using about 2% caustic soda solution (FIGS. 14 and 15), and further 43.3 g / l of Cu (NH 3 ) 4 was added.
The residual portion 12'a of the transferred copper thin film was removed by etching using a Cl solution to expose the conductor circuit (FIGS. 16 and 1).
7). On the mounting terminal portions 15a, 15a, the solder plating layer 20 having a uniform thickness without any positional deviation,
20 were formed. That is, the mounting terminals having a narrow pitch with a pitch interval of 0.5 μm were formed.

【0066】なお、領域19の縁に沿って、図18と図
19で示したような枠状の半田めっき層20’が形成さ
れたが、これは、全体のブラッシング処理時に容易に除
去することができた。 実施例2 A6 工程までは実施例1と同様の工程を経由して、領域
19内に実装端子部15a,15aの表面15b,15
bを露出させた(図10,図11)。
Although the frame-shaped solder plating layer 20 'as shown in FIGS. 18 and 19 was formed along the edge of the region 19, this can be easily removed during the entire brushing process. I was able to. Example 2 Up to the A 6 step, the same steps as in Example 1 were performed, and the surfaces 15b, 15 of the mounting terminal portions 15a, 15a were formed in the region 19.
b was exposed (FIGS. 10 and 11).

【0067】1)A6 −1工程 ついで、約2%の苛性ソーダ液を用いてレジスト層18
を剥離除去して、転写銅薄膜の残余部分12'aを露出さ
せた(図20,図21)。 2)A6 −2工程 A6 −1工程で露出せしめた転写銅薄膜の残余部分1
2'aの表面と縁部12'cを厚み40μmの半田めっき用
レジスト(商品名:富士フィルムA640)で被覆して
レジスト層21を形成した(図22,図23)。
1) Step A 6 -1 Then, a resist layer 18 is formed using ca. 2% caustic soda solution.
Was removed to expose the remaining portion 12'a of the transferred copper thin film (FIGS. 20 and 21). 2) Step A 6 -2 Remaining part 1 of the transferred copper thin film exposed in step A 6 -1
The surface of 2'a and the edge portion 12'c were covered with a solder plating resist (trade name: Fuji Film A640) having a thickness of 40 μm to form a resist layer 21 (FIGS. 22 and 23).

【0068】このとき、実装端子部を内在する領域19
は領域19’へと若干狭くなる。ついで、実施例1と同
様にしてA7 工程,A8 工程を行なって、図16,図1
7で示したように、狭ピッチ(ピッチ0.15mm)の実装
端子を形成した。なお、実施例2においては、実施例1
のような枠状の半田めっき層20’は形成されなかった
ので、そのブラッシングは全く不要であった。
At this time, the area 19 in which the mounting terminal portion is present is provided.
Is slightly narrowed to region 19 '. Then, the A 7 step and the A 8 step are performed in the same manner as in Example 1, and
As shown in FIG. 7, mounting terminals with a narrow pitch (pitch 0.15 mm) were formed. In the second embodiment, the first embodiment
Since the frame-shaped solder plating layer 20 'such as the above was not formed, its brushing was not necessary at all.

【0069】実施例3 実施例1と同様にして、図4で示したような導体金属層
16を形成し、これを実施例1で用いた絶縁基材17の
両面にA3 工程の条件で熱圧着して図24で示すような
一体化物を製造したのち、単板11を剥離除去して図2
5で示すような両面実装用の配線板用素材を製造した。
このときの実装端子部間のピッチ,実装端子部と導体回
路部との間隔はいずれも0.15mmに設計されている。
Example 3 In the same manner as in Example 1, the conductor metal layer 16 as shown in FIG. 4 was formed, and this was applied to both surfaces of the insulating base material 17 used in Example 1 under the condition of A 3 process. After thermocompression bonding to manufacture an integrated product as shown in FIG.
A wiring board material for double-sided mounting as shown in 5 was manufactured.
At this time, the pitch between the mounting terminal portions and the distance between the mounting terminal portion and the conductor circuit portion are both designed to be 0.15 mm.

【0070】1)B5 工程 B4 工程で得られた素材に電気ドリルで孔径0.4mmのス
ルーホール用穴22を穿設し、更に、無電解めっきを施
して、スルーホール用穴22の壁面に化学銅を析出させ
て表面22aに導電性を付与した(図26)。 2)B6 工程 ついで、実施例1の場合と同じ広さの、実装端子部が内
在する領域19を除いた転写銅薄膜の表面に、スルーホ
ール用穴の開口部22bも封鎖して、レジスト剤(商品
名:富士フィルムA640)で厚み40μmのエッチン
グレジスト層24を形成した(図27)。
1) Step B 5 In the material obtained in Step B 4 , an electric drill was used to form through-holes 22 having a hole diameter of 0.4 mm, and then electroless plating was performed to form the through-holes 22. Chemical copper was deposited on the wall surface to give conductivity to the surface 22a (FIG. 26). 2) B 6 step then the surface of the transfer thin copper film except the region 19 of the same size as in Example 1, the mounting terminal portions underlying, also blocked the opening 22b of the hole for the through-holes, resist An etching resist layer 24 having a thickness of 40 μm was formed from the agent (trade name: Fuji Film A640) (FIG. 27).

【0071】3)B7 工程 領域19から露出している転写銅薄膜の部分を実施例1
のA8 工程で用いた銅エッチャントによってエッチング
除去し、実装端子部15a,15aの表面を露出させた
(図28)。 4)B8 工程 エッチングレジスト層25を約2%の苛性ソーダ液を用
いて剥離除去し、転写銅薄膜の残余部分12'aを露出さ
せ、同時にスルーホール用穴22の開口部22bも開放
した(図29)。
3) Step B 7 The portion of the transferred copper thin film exposed from the region 19 was used in Example 1.
The surface of the mounting terminal portions 15a, 15a was exposed by etching away with the copper etchant used in the A 8 step (FIG. 28). 4) Step B 8 The etching resist layer 25 was stripped and removed using caustic soda solution of about 2% to expose the remaining portion 12′a of the transferred copper thin film, and at the same time, the opening 22b of the through hole hole 22 was opened ( 29).

【0072】5)B9 工程 ついで、転写銅薄膜の残余部分12'aの表面と領域19
の縁を形成する縁部12'cを半田めっき用のレジスト剤
(商品名:富士フィルムA640)で被覆して、厚み4
0μmのめっきレジスト層25を形成した(図30)。
実装端子部を取り囲んで形成された領域19’は、領域
19よりも縦,横で約0.2mm狭くなっただけである。
5) Process B 9 Next, the surface of the remaining portion 12'a of the transferred copper thin film and the region 19 are formed.
The edge portion 12'c that forms the edge of is coated with a resist agent for solder plating (trade name: Fuji Film A640) to have a thickness of 4
A plating resist layer 25 having a thickness of 0 μm was formed (FIG. 30).
The area 19 'formed surrounding the mounting terminal portion is only about 0.2 mm smaller in length and width than the area 19.

【0073】6)B10工程 実施例1のA7 工程と同じ条件で半田めっきを行い、実
装端子部の表面15b,スルーホール用穴22の表面に
厚みが10〜15μmである半田めっき層20を形成し
た(図31)。 7)B11工程 苛性ソーダでまずめっきレジスト層25を除去し、つい
で、実施例1のA6 工程で用いたエッチャントで転写銅
薄膜の残余部分12'aを除去して導体回路を露出させた
(図32)。
6) Process B 10 Solder plating is performed under the same conditions as in process A 7 of Example 1, and the solder plating layer 20 having a thickness of 10 to 15 μm is formed on the surface 15 b of the mounting terminal portion and the surface of the through hole 22. Were formed (FIG. 31). 7) first removing the plating resist layer 25 in the B 11 step sodium hydroxide, and then to expose the conductive circuit to remove the remaining portion 12'a of the transfer thin copper film with an etchant used in the A 6 step of Example 1 ( 32).

【0074】かくして、実装端子部15aと位置ずれを
起こさずかつ厚みが均一な半田めっき層20が形成され
ていて、しかも狭ピッチ(0.15mm)である実装端子を
備え、スルーホールにも半田めっき層が形成されている
両面実装用のプリント配線板が得られた。
Thus, the solder plating layer 20 having a uniform thickness which does not cause the positional deviation from the mounting terminal portion 15a is formed, and the mounting terminal having a narrow pitch (0.15 mm) is provided, and the through hole is also soldered. A printed wiring board for double-sided mounting having a plated layer was obtained.

【0075】[0075]

【発明の効果】以上の説明で明らかなように、本発明方
法によれば、実装端子部の上に形成する半田のような実
装端子用金属層は、電解めっき法で形成されるので、実
装端子部と実装端子用金属層との間ではそもそもが位置
ずれを起こさない。そして、実装端子部の周囲に形成す
る領域は、実装端子部を取り囲んでいさえすればよいの
であるから、その広さは適宜であればよく、格別の寸法
精度を要求されるものではない。したがって、ピッチ0.
5mm以下である狭ピッチの実装端子も、確実に形成する
ことができ、その工業的価値は極めて大である。
As is apparent from the above description, according to the method of the present invention, the mounting terminal metal layer such as solder formed on the mounting terminal portion is formed by the electrolytic plating method. Positional displacement does not occur between the terminal portion and the mounting terminal metal layer. The area formed around the mounting terminal portion only needs to surround the mounting terminal portion, so that the area thereof may be any suitable size, and no particular dimensional accuracy is required. Therefore, pitch 0.
Narrow-pitch mounting terminals of 5 mm or less can be reliably formed, and their industrial value is extremely large.

【図面の簡単な説明】[Brief description of drawings]

【図1】導電基材の表面に金属薄膜を形成した状態を示
す断面図である。
FIG. 1 is a cross-sectional view showing a state in which a metal thin film is formed on the surface of a conductive base material.

【図2】金属薄膜の上にレジストマスクを形成した状態
を示す断面図である。
FIG. 2 is a cross-sectional view showing a state where a resist mask is formed on a metal thin film.

【図3】導体金属層を形成した状態を示す断面図であ
る。
FIG. 3 is a cross-sectional view showing a state in which a conductor metal layer is formed.

【図4】レジストマスクを除去して導体金属層が突起し
た状態を示す断面図である。
FIG. 4 is a cross-sectional view showing a state in which the resist mask is removed and the conductive metal layer is projected.

【図5】導体金属層を絶縁基材と一体化した状態を示す
断面図である。
FIG. 5 is a cross-sectional view showing a state in which a conductor metal layer is integrated with an insulating base material.

【図6】図5の一体化物から導電基材を剥離除去した片
面実装用の配線板用素材の断面図である。
FIG. 6 is a cross-sectional view of a wiring board material for single-sided mounting in which a conductive base material is peeled off from the integrated body of FIG.

【図7】図6の配線板用素材の部分平面図である。7 is a partial plan view of the wiring board material of FIG.

【図8】転写金属薄膜の上にエッチング兼めっきレジス
ト層を形成して実装端子部を取り囲む領域を形成した状
態を示す断面図である。
FIG. 8 is a cross-sectional view showing a state in which an etching / plating resist layer is formed on a transfer metal thin film to form a region surrounding a mounting terminal portion.

【図9】図8の素材の部分平面図である。9 is a partial plan view of the material of FIG.

【図10】実装端子部を取り囲む領域内の転写金属薄膜
を除去して実装端子部の表面を露出させた状態を示す断
面図である。
FIG. 10 is a cross-sectional view showing a state in which the transfer metal thin film in the region surrounding the mounting terminal portion is removed to expose the surface of the mounting terminal portion.

【図11】図10の素材の部分平面図である。11 is a partial plan view of the material of FIG.

【図12】実装端子部の表面に実装端子用金属層を形成
した状態を示す断面図である。
FIG. 12 is a cross-sectional view showing a state in which a mounting terminal metal layer is formed on the surface of a mounting terminal portion.

【図13】図12の素材の部分平面図である。13 is a partial plan view of the material of FIG.

【図14】エッチング兼めっきレジスト層を除去した状
態を示す断面図である。
FIG. 14 is a cross-sectional view showing a state where the etching / plating resist layer is removed.

【図15】図13の素材の部分平面図である。FIG. 15 is a partial plan view of the material of FIG.

【図16】転写金属薄膜の残余部分を除去して成る本発
明の片面実装用プリント配線板を示す断面図である。
FIG. 16 is a cross-sectional view showing a single-sided mounting printed wiring board of the present invention obtained by removing the remaining portion of the transferred metal thin film.

【図17】図16のプリント配線板の部分平面図であ
る。
FIG. 17 is a partial plan view of the printed wiring board of FIG.

【図18】枠状の金属層が形成されたプリント配線板を
示す断面図である。
FIG. 18 is a cross-sectional view showing a printed wiring board on which a frame-shaped metal layer is formed.

【図19】図18のプリント配線板の部分平面図であ
る。
19 is a partial plan view of the printed wiring board of FIG.

【図20】第1の製造方法の改良方法でエッチングレジ
スト層を除去した状態を示す断面図である。
FIG. 20 is a cross-sectional view showing a state in which the etching resist layer is removed by the improved method of the first manufacturing method.

【図21】図20の素材の部分平面図である。21 is a partial plan view of the material of FIG. 20. FIG.

【図22】第1の製造方法の改良方法で、転写金属薄膜
の残余部分の表面とその縁部にめっきレジスト層を形成
した状態を示す断面図である。
FIG. 22 is a cross-sectional view showing a state in which a plating resist layer is formed on the surface of the remaining portion of the transferred metal thin film and the edge thereof by the improved method of the first manufacturing method.

【図23】図22の素材の部分平面図である。FIG. 23 is a partial plan view of the material of FIG. 22.

【図24】絶縁基材の両面に導体金属層を一体化した状
態を示す断面図である。
FIG. 24 is a cross-sectional view showing a state in which conductor metal layers are integrated on both surfaces of an insulating base material.

【図25】図24の一体化物から導電基材を剥離除去し
た状態を示す断面図である。
FIG. 25 is a cross-sectional view showing a state where the conductive base material is peeled off from the integrated product of FIG. 24.

【図26】スルーホール用穴を穿設しそこに導電性を付
与した状態を示す断面図である。
FIG. 26 is a cross-sectional view showing a state in which a through hole is provided and conductivity is added to the hole.

【図27】転写金属薄膜の上にエッチングレジスト層を
形成して実装端子部を取り囲む領域を形成した状態を示
す断面図である。
FIG. 27 is a cross-sectional view showing a state in which an etching resist layer is formed on a transfer metal thin film to form a region surrounding a mounting terminal portion.

【図28】実装端子部を取り囲む領域内の転写金属薄膜
を除去して実装端子部の表面を露出させた状態を示す断
面図である。
FIG. 28 is a cross-sectional view showing a state in which the transfer metal thin film in the region surrounding the mounting terminal portion is removed to expose the surface of the mounting terminal portion.

【図29】エッチングレジスト層を除去して転写金属薄
膜の残余部分を露出させた状態を示す断面図である。
FIG. 29 is a cross-sectional view showing a state where the etching resist layer is removed to expose the remaining portion of the transferred metal thin film.

【図30】転写金属薄膜の残余部分の表面および縁部を
被覆してめっきレジスト層を形成した状態を示す断面図
である。
FIG. 30 is a cross-sectional view showing a state in which a plating resist layer is formed by covering the surface and the edge of the remaining portion of the transferred metal thin film.

【図31】実装端子部の表面に実装端子用金属層を形成
した状態を示す断面図である。
FIG. 31 is a cross-sectional view showing a state in which a mounting terminal metal layer is formed on the surface of the mounting terminal portion.

【図32】第2の製造方法による本発明の両面実装用プ
リント配線板の断面図である。
FIG. 32 is a cross-sectional view of the double-sided mounting printed wiring board according to the present invention by the second manufacturing method.

【図33】独立実装端子部を有する配線板用素材の部分
平面図である。
FIG. 33 is a partial plan view of a wiring board material having an independently mounted terminal portion.

【図34】図33の素材に実装端子部を取り囲む領域を
形成した状態を示す部分平面図である。
34 is a partial plan view showing a state in which a region surrounding the mounting terminal portion is formed in the material of FIG. 33. FIG.

【図35】図34の領域内に実装端子部の表面を露出さ
せた状態を示す部分平面図である。
FIG. 35 is a partial plan view showing a state in which the surface of the mounting terminal portion is exposed in the area of FIG. 34.

【図36】実装端子部のエッチング量を多くしてその表
面を凹没させた状態を示す断面図である。
FIG. 36 is a cross-sectional view showing a state where the surface of the mounting terminal portion is recessed by increasing the amount of etching.

【図37】実装端子の面が絶縁基材の面と同一面になっ
ている状態を示す断面図である。
FIG. 37 is a cross-sectional view showing a state in which the surface of the mounting terminal is flush with the surface of the insulating base material.

【図38】実装端子の面が絶縁基材の面より凹没してい
る状態を示す断面図である。
FIG. 38 is a cross-sectional view showing a state in which the surface of the mounting terminal is recessed from the surface of the insulating base material.

【図39】従来の方法において、絶縁基材に導体金属層
と金属薄膜を転写した状態を示す断面図である。
FIG. 39 is a cross-sectional view showing a state in which the conductor metal layer and the metal thin film are transferred to the insulating base material in the conventional method.

【図40】図39の素材の表面にレジストマスクを形成
した状態を示す断面図である。
40 is a cross-sectional view showing a state in which a resist mask is formed on the surface of the material shown in FIG. 39.

【図41】実装端子用金属層を形成した状態を示す断面
図である。
FIG. 41 is a cross-sectional view showing a state in which a mounting terminal metal layer is formed.

【図42】レジストマスクを除去した状態を示す断面図
である。
FIG. 42 is a cross-sectional view showing a state where the resist mask is removed.

【図43】従来の方法で得られた片面実装用プリント配
線板の断面図である。
FIG. 43 is a cross-sectional view of a single-sided mounting printed wiring board obtained by a conventional method.

【符号の説明】[Explanation of symbols]

1 絶縁基材 2 導体回路部 3 実装端子部 3a 実装端子部の縁部 4 金属薄膜 5 レジスト層 5a レジスト層の縁部 6 半田層 11 平板状導電基材 12 金属薄膜 12’転写金属薄膜 12'a 転写金属薄膜の残余部分 12'b 領域19内で露出する転写金属薄膜の部分 12'c 転写金属薄膜の縁部 13 レジストマスク 14 導体回路部を形成する個所 14a 導体回路部 15 実装端子部を形成する個所 15a 実装端子部 15b 実装端子部15aの表面 15c 実装端子部15aの尾部 15'a 独立実装端子部 15'b 独立実装端子部15'aの表面 15'c 独立実装端子部15'aのリード部 16 導体金属層 17 絶縁基材 17a 絶縁基材の表面 18 エッチング兼めっきレジスト層,エッチングレジ
スト層 19 実装端子部15を取り囲んで転写金属薄膜の上に
形成される領域 19’ めっきレジスト層21で取り囲まれた領域 20 実装端子用金属層 20’枠状の金属層 21 めっきレジスト層 22 スルーホール用穴 22a スルーホール用穴の表面 22b スルーホール用穴の開口部 23 導電層(化学銅) 24 エッチングレジスト層 25 めっきレジスト層
DESCRIPTION OF SYMBOLS 1 Insulation base material 2 Conductor circuit part 3 Mounting terminal part 3a Edge part of mounting terminal part 4 Metal thin film 5 Resist layer 5a Edge part of resist layer 6 Solder layer 11 Flat conductive base material 12 Metal thin film 12 'Transfer metal thin film 12' a Remaining portion of the transferred metal thin film 12'b A portion of the transferred metal thin film exposed in the region 19 12'c Edge of the transferred metal thin film 13 Resist mask 14 A portion where a conductor circuit portion is formed 14a Conductor circuit portion 15 Mounting terminal portion Part to be formed 15a Mounting terminal portion 15b Surface of mounting terminal portion 15a 15c Tail portion of mounting terminal portion 15a 15'a Independent mounting terminal portion 15'b Surface of independent mounting terminal portion 15'a 15'c Independent mounting terminal portion 15'a Lead part 16 Conductor metal layer 17 Insulating base material 17a Surface of insulating base material 18 Etching / plating resist layer, etching resist layer 19 Transfer metal surrounding mounting terminal part 15 Area formed on thin film 19 'Area surrounded by plating resist layer 21 Metal layer for mounting terminals 20' Frame-shaped metal layer 21 Plating resist layer 22 Through hole hole 22a Through hole surface 22b Through Hole openings 23 Conductive layer (chemical copper) 24 Etching resist layer 25 Plating resist layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 圭一 神奈川県綾瀬市大上5丁目14番15号 名幸 電子工業株式会社内 (72)発明者 三木 利郎 東京都港区新橋1丁目14番1号 東亞合成 化学工業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Keiichi Murakami 5-14-15 Oue, Ayase City, Kanagawa Prefecture Nakou Denshi Kogyo Co., Ltd. (72) Inventor Toshiro Miki 1-14-1 Shimbashi, Minato-ku, Tokyo Toagosei Chemical Industry Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 平板状導電基材の表面に金属薄膜を形成
する工程;前記金属薄膜の表面のうち、導体回路部およ
び実装端子部の非形成個所をレジストマスクで被覆する
ことにより導体回路および実装端子のパターンを形成さ
せたのち、前記導体回路および実装端子のパターンの形
成個所に、めっき法で導体金属層を形成する工程;前記
レジストマスクを除去したのち、前記導体金属層の表面
に絶縁基材を圧着または加熱圧着して一体化する工程;
得られた一体化物から前記平板状導電基材のみを剥離除
去することにより、前記絶縁基材の片面に前記導体金属
層および前記金属薄膜を転写して配線板用素材にする工
程;前記素材の転写金属薄膜の表面のうち、前記実装端
子部の形成個所に相当する表面部分とこれを取り囲む所
望広さの領域を除いた表面部分をレジストマスクで被覆
してレジスト層を形成する工程;前記実装端子部が内在
する領域内に位置する転写金属薄膜の部分をエッチング
除去して、実装端子部の導体金属層の表面を露出させる
工程;実装端子部の導体金属層の表面に、電解めっき法
により、前記導体金属層の導体金属とは異種または同種
の金属または合金を電着して、実装端子用金属層を形成
する工程;ならびに、前記レジスト層および前記転写金
属薄膜の残余部分を順次除去して導体回路を露出させる
工程;を必須の工程として具備することを特徴とするプ
リント配線板の製造方法。
1. A step of forming a metal thin film on the surface of a flat conductive substrate; a conductor circuit is formed by covering a portion of the surface of the metal thin film where a conductor circuit portion and a mounting terminal portion are not formed with a resist mask. After forming a pattern of the mounting terminal, a step of forming a conductive metal layer on the formation portion of the pattern of the conductive circuit and the mounting terminal by plating; after removing the resist mask, insulating the surface of the conductive metal layer A step of pressure-bonding or heat-pressing the base material to integrate them;
A step of transferring the conductor metal layer and the metal thin film to one surface of the insulating base material to obtain a wiring board material by peeling and removing only the flat conductive base material from the obtained integrated product; A step of forming a resist layer by covering a surface portion of the surface of the transfer metal thin film except a surface portion corresponding to a portion where the mounting terminal portion is formed and a region having a desired area surrounding the mounting terminal portion with a resist mask; A step of exposing the surface of the conductive metal layer of the mounting terminal section by etching away the portion of the transfer metal thin film located in the area where the terminal section is present; by electrolytic plating on the surface of the conductive metal layer of the mounting terminal section. A step of electrodepositing a metal or an alloy different from or the same as the conductor metal of the conductor metal layer to form a mounting terminal metal layer; and the remaining portion of the resist layer and the transfer metal thin film. Method for manufacturing a printed wiring board, characterized by comprising as essential step; step of exposing the conductor circuit are sequentially removed.
【請求項2】 平板状導電基材の表面に金属薄膜を形成
する工程;前記金属薄膜の表面のうち、導体回路部およ
び実装端子部の非形成個所をレジストマスクで被覆する
ことにより導体回路および実装端子のパターンを形成さ
せたのち、前記導体回路および実装端子のパターンの形
成個所に、めっき法で導体金属層を形成する工程;前記
レジストマスクを除去したのち、前記導体金属層の表面
を絶縁基材の両面に圧着または加熱圧着して一体化する
工程;得られた一体化物から前記平板状導電基材のみを
剥離除去することにより、前記絶縁基材の両面に前記導
体金属層および前記金属薄膜を転写して配線板用素材に
する工程;前記素材の転写金属薄膜の所定個所にスルー
ホール用穴を穿設したのち、前記スルーホール用穴の表
面に無電解めっきで導電性を付与する工程;前記素材の
転写金属薄膜の表面のうち、前記実装端子部の形成個所
に相当する表面部分とこれを取り囲む所望広さの領域を
除いた表面部分、および前記スルーホール用穴の開口部
をレジストマスクで被覆してエッチングレジスト層を形
成する工程;前記実装端子部が内在する領域内に位置す
る転写金属薄膜の部分をエッチング除去して、実装端子
部の導体金属層の表面を露出させる工程;前記エッチン
グレジスト層を除去して、転写金属薄膜の残余部分を露
出させる工程;前記転写金属薄膜の残余部分の表面およ
び縁部を覆い、かつ前記スルーホール用穴の開口部は覆
わずにめっきレジスト層を形成する工程;実装端子部の
導体金属層の表面および前記スルーホール用穴の表面
に、電解めっき法により、前記導体金属層の導体金属と
は異種または同種の金属または合金を電着して、実装端
子用金属層およびめっきスルーホールを形成する工程;
ならびに、前記めっきレジスト層および前記転写金属薄
膜の残余部分を順次除去して導体回路を露出させる工
程;を必須の工程として具備することを特徴とするプリ
ント配線板の製造方法。
2. A step of forming a metal thin film on the surface of a flat conductive substrate; a conductor circuit is formed by covering a portion of the surface of the metal thin film where the conductor circuit portion and the mounting terminal portion are not formed with a resist mask. After forming a pattern of the mounting terminal, a step of forming a conductive metal layer on a portion where the pattern of the conductive circuit and the mounting terminal is formed by plating; after removing the resist mask, insulating the surface of the conductive metal layer A step of pressure-bonding or heat-pressure-bonding to both sides of the base material to integrate them; by removing only the flat conductive base material from the obtained integrated product, the conductor metal layer and the metal are provided on both sides of the insulating base material. The step of transferring a thin film into a wiring board material; forming a through hole at a predetermined position of the transfer metal thin film of the material, and then performing electroless plating on the surface of the through hole. A step of imparting electrical conductivity; a surface part of the surface of the transfer metal thin film of the material, excluding a surface part corresponding to the formation part of the mounting terminal part and a region of a desired width surrounding the surface part, and the through hole Forming an etching resist layer by covering the opening of the hole with a resist mask; etching away the portion of the transfer metal thin film located in the region in which the mounting terminal portion is present to remove the conductive metal layer of the mounting terminal portion. A step of exposing the surface; a step of removing the etching resist layer to expose a remaining portion of the transferred metal thin film; a surface of the remaining portion of the transferred metal thin film and an edge portion thereof, and an opening portion of the through hole hole Forming a plating resist layer without covering the conductor metal layer on the surface of the conductor metal layer of the mounting terminal and the surface of the through hole hole by electrolytic plating. Process a conductive metal by electrodeposition of heterogeneous or homogeneous metal or alloy to form a metal layer and a plated through-hole mounting terminal;
And a step of sequentially removing the remaining portion of the plating resist layer and the transfer metal thin film to expose the conductor circuit; as a requisite step.
JP03058793A 1991-03-22 1991-03-22 Manufacturing method of printed wiring board Expired - Lifetime JP3075484B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03058793A JP3075484B2 (en) 1991-03-22 1991-03-22 Manufacturing method of printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03058793A JP3075484B2 (en) 1991-03-22 1991-03-22 Manufacturing method of printed wiring board

Publications (2)

Publication Number Publication Date
JPH06152105A true JPH06152105A (en) 1994-05-31
JP3075484B2 JP3075484B2 (en) 2000-08-14

Family

ID=13094458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03058793A Expired - Lifetime JP3075484B2 (en) 1991-03-22 1991-03-22 Manufacturing method of printed wiring board

Country Status (1)

Country Link
JP (1) JP3075484B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260810A (en) * 1996-03-26 1997-10-03 Tokai Rubber Ind Ltd Printed circuit and its manufacture
JPH09260809A (en) * 1996-03-26 1997-10-03 Tokai Rubber Ind Ltd Printed circuit and its manufacture
JP2006049574A (en) * 2004-08-04 2006-02-16 Matsushita Electric Works Ltd Three-dimensional circuit board and manufacturing method thereof
JP2007067276A (en) * 2005-09-01 2007-03-15 Nippon Avionics Co Ltd Printed wiring board and method of manufacturing the same
WO2011078031A1 (en) * 2009-12-22 2011-06-30 株式会社メイコー Process for production of printed circuit board, and printed circuit board
JP2013058728A (en) * 2011-08-17 2013-03-28 Daisho Denshi Co Ltd Printed wiring board and method for manufacturing the same
KR101251651B1 (en) * 2006-07-10 2013-04-05 엘지이노텍 주식회사 Method for manufacturing printed circuit board and printed circuit board manufactured by the same
JP2013070043A (en) * 2011-09-06 2013-04-18 Daisho Denshi Co Ltd Single-sided printed wiring board and manufacturing method therefor
JP2014017335A (en) * 2012-07-06 2014-01-30 Daisho Denshi Co Ltd Printed wiring board and manufacturing method of the same
KR101453490B1 (en) * 2013-05-22 2014-10-27 우리이티아이 주식회사 Printed circuit board and method of manufacturing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260810A (en) * 1996-03-26 1997-10-03 Tokai Rubber Ind Ltd Printed circuit and its manufacture
JPH09260809A (en) * 1996-03-26 1997-10-03 Tokai Rubber Ind Ltd Printed circuit and its manufacture
JP2006049574A (en) * 2004-08-04 2006-02-16 Matsushita Electric Works Ltd Three-dimensional circuit board and manufacturing method thereof
JP4575723B2 (en) * 2004-08-04 2010-11-04 パナソニック電工株式会社 Manufacturing method of 3D circuit board and 3D circuit board
JP2007067276A (en) * 2005-09-01 2007-03-15 Nippon Avionics Co Ltd Printed wiring board and method of manufacturing the same
KR101251651B1 (en) * 2006-07-10 2013-04-05 엘지이노텍 주식회사 Method for manufacturing printed circuit board and printed circuit board manufactured by the same
WO2011078031A1 (en) * 2009-12-22 2011-06-30 株式会社メイコー Process for production of printed circuit board, and printed circuit board
JP2011134758A (en) * 2009-12-22 2011-07-07 Meiko:Kk Manufacturing method for printed board and printed board
JP2013058728A (en) * 2011-08-17 2013-03-28 Daisho Denshi Co Ltd Printed wiring board and method for manufacturing the same
JP2013070043A (en) * 2011-09-06 2013-04-18 Daisho Denshi Co Ltd Single-sided printed wiring board and manufacturing method therefor
JP2014017335A (en) * 2012-07-06 2014-01-30 Daisho Denshi Co Ltd Printed wiring board and manufacturing method of the same
KR101453490B1 (en) * 2013-05-22 2014-10-27 우리이티아이 주식회사 Printed circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
JP3075484B2 (en) 2000-08-14

Similar Documents

Publication Publication Date Title
US20080236872A1 (en) Printed Wiring Board, Process For Producing the Same and Semiconductor Device
WO2007058147A1 (en) Printed wiring board, method for manufacturing same and use of same
JPH06318783A (en) Manufacturing method of multilayered circuit substrate
JPH07336017A (en) Manufacture of thin-film circuit by periodic reverse electrolyzing method and thin-film circuit board, thin-film multilayer circuit board and electronic circuit device using the same
KR850001363B1 (en) Method for manufacturing a fine patterned thick film conductor structure
JPH0512878B2 (en)
JPH06152105A (en) Manufacture of printed wiring board
JP4155434B2 (en) Manufacturing method of semiconductor package substrate having pads subjected to partial electrolytic plating treatment
KR101399408B1 (en) Method of manufacturing for printed wiring board
JPH04100294A (en) Manufacture of printed wiring board
JP2001111201A (en) Method of manufacturing wiring board and wiring board using the same
JP2009272571A (en) Printed circuit board and method of manufacturing the same
US4968398A (en) Process for the electrolytic removal of polyimide resins
JPH05327224A (en) Manufacture of multilayer wiring board and multi-layer wiring board manufactured by the manufacture
JPH0573359B2 (en)
JPH0194695A (en) Manufacture of conductive circuit board
JPH036880A (en) Printed wiring board and manufacture thereof
JPH08148810A (en) Manufacture of printed wiring board
JPH1168308A (en) Manufacture of wiring board
JPH11266069A (en) Transfer member and manufacture thereof
KR890002447B1 (en) Pcb making method
JPS63299297A (en) Manufacture of conductor circuit board
JP2001085567A (en) Electronic member and production thereof
JPH10335788A (en) Formation of wiring pattern
JPH0653640A (en) Printed wiring board and manufacture thereof

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080609

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 11