JPH06148272A - 半導体集積回路試験装置 - Google Patents
半導体集積回路試験装置Info
- Publication number
- JPH06148272A JPH06148272A JP4297530A JP29753092A JPH06148272A JP H06148272 A JPH06148272 A JP H06148272A JP 4297530 A JP4297530 A JP 4297530A JP 29753092 A JP29753092 A JP 29753092A JP H06148272 A JPH06148272 A JP H06148272A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- measurement
- tester
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路の試験装置において、各測定端
子に任意の容量を付加し測定を行うことにより、被測定
体の負荷のばらつきを最小に抑えて正確な測定を提供す
る。 【構成】半導体集積回路試験装置本体２の測定ライン上
にドライバ４，コンパレータ５等測定に係わる機能以外
に可変容量３８をリレー３６にて接続し、電荷の保存を
応用して正確に寄生容量の算出を行い、適正な補正容量
を測定端子に与える。
子に任意の容量を付加し測定を行うことにより、被測定
体の負荷のばらつきを最小に抑えて正確な測定を提供す
る。 【構成】半導体集積回路試験装置本体２の測定ライン上
にドライバ４，コンパレータ５等測定に係わる機能以外
に可変容量３８をリレー３６にて接続し、電荷の保存を
応用して正確に寄生容量の算出を行い、適正な補正容量
を測定端子に与える。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路試験装置
に関し、特に測定端子の負荷容量接続回路に関する。
に関し、特に測定端子の負荷容量接続回路に関する。
【０００２】
【従来の技術】従来の半導体集積回路試験装置本体（以
下テスタと称す）２は、図５に示すように、半導体集積
回路３０（以下デバイスと称す）の端子２９を、電気的
に取り出す測定ソケット３上の接触子２６と接続させ、
更に測定基板１上の端子３１よりテスタ２の測定ピン２
７に接続されている。デバイス３０の端子２９の状態が
入力状態であれば、テスタ２側でリレー２４がオンし、
ドライバ４を接続し、信号が入力され、また出力状態で
あればリレー２５がオンし、コンパレータ５を接続して
出力信号を測定し、デバイスの動作状態に応じた電気的
特性試験が行われる。
下テスタと称す）２は、図５に示すように、半導体集積
回路３０（以下デバイスと称す）の端子２９を、電気的
に取り出す測定ソケット３上の接触子２６と接続させ、
更に測定基板１上の端子３１よりテスタ２の測定ピン２
７に接続されている。デバイス３０の端子２９の状態が
入力状態であれば、テスタ２側でリレー２４がオンし、
ドライバ４を接続し、信号が入力され、また出力状態で
あればリレー２５がオンし、コンパレータ５を接続して
出力信号を測定し、デバイスの動作状態に応じた電気的
特性試験が行われる。
【０００３】
【発明が解決しようとする課題】テスタによる評価・測
定においてデバイスの特性を保証する場合、スペック上
の容量負荷を付加して測定する必要がある。前述した従
来のテスタではライン上の寄生容量７，３２，３３に対
し、不足分の容量８を測定基板１上に部品付加してい
た。しかしながら、寄生容量値は正確には算出しづら
く、また配線長等にも大きなばらつきがあり、補正容量
値もまかな値でしか付けられない為、各端子で負荷が大
きくばらつき、いかに高速・高精度のテスタを開発して
も正確な測定ができていないというのが現状であった。
しかも、品種・測定基板・測定端子毎に容量を付加する
ので、測定基板のコストは高くなるし、品種・基板枚数
延べの部品点数も増大していく。
定においてデバイスの特性を保証する場合、スペック上
の容量負荷を付加して測定する必要がある。前述した従
来のテスタではライン上の寄生容量７，３２，３３に対
し、不足分の容量８を測定基板１上に部品付加してい
た。しかしながら、寄生容量値は正確には算出しづら
く、また配線長等にも大きなばらつきがあり、補正容量
値もまかな値でしか付けられない為、各端子で負荷が大
きくばらつき、いかに高速・高精度のテスタを開発して
も正確な測定ができていないというのが現状であった。
しかも、品種・測定基板・測定端子毎に容量を付加する
ので、測定基板のコストは高くなるし、品種・基板枚数
延べの部品点数も増大していく。
【０００４】本発明の目的は、前記問題点が解決され、
高精度に測定できるようにした半導体集積回路試験装置
を提供することにある。
高精度に測定できるようにした半導体集積回路試験装置
を提供することにある。
【０００５】
【課題を解決するための手段】本発明の構成は、半導体
集積回路がセットされる測定基板の外部接続端子が、半
導体集積回路試験装置本体の測定ピンと接続され、前記
半導体集積回路を前記本体側で試験する半導体集積回路
試験装置において、前記測定ピンに、リレーを介して、
可変容量が接続されていることを特徴とする。
集積回路がセットされる測定基板の外部接続端子が、半
導体集積回路試験装置本体の測定ピンと接続され、前記
半導体集積回路を前記本体側で試験する半導体集積回路
試験装置において、前記測定ピンに、リレーを介して、
可変容量が接続されていることを特徴とする。
【０００６】
【実施例】本発明について図面を参照して説明する。図
１は本発明の第１の実施例の半導体集積回路試験装置を
示す回路図である。
１は本発明の第１の実施例の半導体集積回路試験装置を
示す回路図である。
【０００７】図１に示すように、本実施例では、デバイ
ス３０の端子２９より、測定ソケット３上の接触子２６
によって信号を取り出し、更に測定基板１上の端子３１
よりテスタ２の測定ピン２７に接続され、リレー３４〜
３７を介して、それぞれドライバ４，コンパレータ５，
可変付加容量３８，ＤＣ電源３９に接続されている。
ス３０の端子２９より、測定ソケット３上の接触子２６
によって信号を取り出し、更に測定基板１上の端子３１
よりテスタ２の測定ピン２７に接続され、リレー３４〜
３７を介して、それぞれドライバ４，コンパレータ５，
可変付加容量３８，ＤＣ電源３９に接続されている。
【０００８】本実施例では、半導体集積回路の試験装置
において、各測定端子に任意の容量を付加し測定を行
う。
において、各測定端子に任意の容量を付加し測定を行
う。
【０００９】次に本実施例による補正容量６の設定につ
いて、図２のタイミングを参照しながら説明する。図２
において、まずＤＣ電源３９を一定レベルＶ１に設定し
ておき、次にリレー３５をオンさせ、コンパレータ５を
接続する。この時、測定ライン上に付いている負荷容量
は測定基板３上及びテスタ側配線につく寄生容量７と、
リレー３５がオンしてついたところのコンパレータにつ
く容量３３とである。そこで、リレー３７をオンさせ、
配線上の電位をＶ１まで引き上げ、負荷容量をチャージ
アップさせる。次に、リレー３７をオフさせ、更にリレ
ー３６をオンさせると、前もって任意の容量値に設定
し、またＧＮＤ電位にディスチャージしておいた補正容
量３８の値Ｃ３８と、もともとの寄生容量７，３３との
間で電荷分配されコンパレータ５部分の容量３３の電位
はＶ２へと変化する。このＶ２のレベルをコンパレータ
により測定しておくことにより、次の関係式が成り立
つ。トータルの寄生容量をＣＸとすると、ＣＸ・Ｖ１＝
（ＣＸ＋Ｃ３８）・Ｖ２。
いて、図２のタイミングを参照しながら説明する。図２
において、まずＤＣ電源３９を一定レベルＶ１に設定し
ておき、次にリレー３５をオンさせ、コンパレータ５を
接続する。この時、測定ライン上に付いている負荷容量
は測定基板３上及びテスタ側配線につく寄生容量７と、
リレー３５がオンしてついたところのコンパレータにつ
く容量３３とである。そこで、リレー３７をオンさせ、
配線上の電位をＶ１まで引き上げ、負荷容量をチャージ
アップさせる。次に、リレー３７をオフさせ、更にリレ
ー３６をオンさせると、前もって任意の容量値に設定
し、またＧＮＤ電位にディスチャージしておいた補正容
量３８の値Ｃ３８と、もともとの寄生容量７，３３との
間で電荷分配されコンパレータ５部分の容量３３の電位
はＶ２へと変化する。このＶ２のレベルをコンパレータ
により測定しておくことにより、次の関係式が成り立
つ。トータルの寄生容量をＣＸとすると、ＣＸ・Ｖ１＝
（ＣＸ＋Ｃ３８）・Ｖ２。
【００１０】この関係式よりＣＸが求められ、本来のス
ペックとして保証すべき負荷容量を補正設定すること
が、個々の端子に対し可能となる。
ペックとして保証すべき負荷容量を補正設定すること
が、個々の端子に対し可能となる。
【００１１】図３は本発明の第２の実施例の半導体集積
回路試験装置を示す回路図である。本発明の第２の実施
例は、図３に示すように、デバイス３０の端子２９よ
り、測定ソケット３上の接触子２６によって信号を取り
出し、更に測定基板１上の端子３１より、テスタ２の測
定ピン２７に接続され、リレー１０〜１３を介して、そ
れぞれ抵抗９，ドライバ４，コンパレータ５，可変付加
容量６に接続されている。また、抵抗９の反対側にはド
ライバ４１が接続されている。
回路試験装置を示す回路図である。本発明の第２の実施
例は、図３に示すように、デバイス３０の端子２９よ
り、測定ソケット３上の接触子２６によって信号を取り
出し、更に測定基板１上の端子３１より、テスタ２の測
定ピン２７に接続され、リレー１０〜１３を介して、そ
れぞれ抵抗９，ドライバ４，コンパレータ５，可変付加
容量６に接続されている。また、抵抗９の反対側にはド
ライバ４１が接続されている。
【００１２】次に本実施例による補正容量６の設定につ
いて、図４のタイミングを参照しながら説明する。図４
において、まずリレー１０，１２をオンさせ、抵抗９及
びコンパレータ５を接続する。この時、測定ライン上に
付いている負荷容量は、測定基板３上及びテスタ側配線
につく寄生容量７と、リレー１２がオンしてついたとこ
ろのコンパレータ５につく容量３３である。そこで、ド
ライバ４１の電位４０を、０レベルからＶ３レベルまで
立ち上げると、測定ライン上のレベルは抵抗９を介して
容量をチャージアップさせることにより、過渡的に追従
変化する。この測定ラインの電位変化をコンパレータ５
で観測しておき、ある一定レベルＶ４までの時間ｔ１を
求めておく。
いて、図４のタイミングを参照しながら説明する。図４
において、まずリレー１０，１２をオンさせ、抵抗９及
びコンパレータ５を接続する。この時、測定ライン上に
付いている負荷容量は、測定基板３上及びテスタ側配線
につく寄生容量７と、リレー１２がオンしてついたとこ
ろのコンパレータ５につく容量３３である。そこで、ド
ライバ４１の電位４０を、０レベルからＶ３レベルまで
立ち上げると、測定ライン上のレベルは抵抗９を介して
容量をチャージアップさせることにより、過渡的に追従
変化する。この測定ラインの電位変化をコンパレータ５
で観測しておき、ある一定レベルＶ４までの時間ｔ１を
求めておく。
【００１３】次に、リレー１３をオンさせ、ある値に設
定しておいた補正容量６を測定ライン上に付加し、先ほ
どと同様にドライバ４１の電位４０を０レベルからＶ３
レベルまで立ち上げると、測定ライン上のレベルは抵抗
９を介して容量をチャージアップさせることにより過渡
的に追従変化する。この測定ラインの電位変化をコンパ
レータ５で観測しておき、ある一定レベルＶ４までの時
間ｔ２を求める。
定しておいた補正容量６を測定ライン上に付加し、先ほ
どと同様にドライバ４１の電位４０を０レベルからＶ３
レベルまで立ち上げると、測定ライン上のレベルは抵抗
９を介して容量をチャージアップさせることにより過渡
的に追従変化する。この測定ラインの電位変化をコンパ
レータ５で観測しておき、ある一定レベルＶ４までの時
間ｔ２を求める。
【００１４】ここで、抵抗９の値を大きめに設定してお
けば、次の関係が成り立つ。
けば、次の関係が成り立つ。
【００１５】
【００１６】この関係式よりトータルの寄生容量ＣＸ＝
Ｃ６・ｔ２／（ｔ１−ｔ２）が求められ、本来のスペッ
クとして保証すべき負荷容量を補正設定することが、個
々の端子に対し可能となる。
Ｃ６・ｔ２／（ｔ１−ｔ２）が求められ、本来のスペッ
クとして保証すべき負荷容量を補正設定することが、個
々の端子に対し可能となる。
【００１７】
【発明の効果】以上説明したように、本発明は、半導体
集積回路の個々の端子に正確な容量を付加することを可
能とし、精度の高い正確な測定を実現することができ、
また測定基板上に個々の製品・個々の端子に対して容量
部品を付ける必要も無くなるので基板作製のコストが低
減できるという効果がある。
集積回路の個々の端子に正確な容量を付加することを可
能とし、精度の高い正確な測定を実現することができ、
また測定基板上に個々の製品・個々の端子に対して容量
部品を付ける必要も無くなるので基板作製のコストが低
減できるという効果がある。
【図１】本発明の第１の実施例の半導体集積回路試験装
置を示す回路図である。
置を示す回路図である。
【図２】図１の第１の実施例の動作を示すタイミング図
である。
である。
【図３】本発明の第２の実施例の半導体集積回路試験装
置を示す回路図である。
置を示す回路図である。
【図４】図３の第２の実施例の動作を示すタイミング図
である。
である。
【図５】従来の半導体集積回路試験装置の回路図であ
る。
る。
１ 測定基板 ２ 半導体集積回路試験装置本体 ３ 測定ソケット ４，４１ ドライバ ５ コンパレータ ６，３８ 可変容量 ７ 寄生容量 ８ 外付け補正容量 ９ 抵抗 １０〜１３，２４，２５，３４，〜，３７ リレー ２６ 接触子 ２７ 半導体集積回路測定ピン ２９ 半導体集積回路端子 ３０ 半導体集積回路 ３１ 測定基板端子 ３２ ドライバ寄生容量 ３３ コンパレータ寄生容量 ３９ ＤＣ電源 ４０ 接点 Ｖ１〜Ｖ４ 電位 ｔ１，ｔ２ 時間
Claims (1)
- 【請求項１】 半導体集積回路がセットされる測定基板
の外部接続端子が、半導体集積回路試験装置本体の測定
ピンと接続され、前記半導体集積回路を前記本体側で試
験する半導体集積回路試験装置において、前記測定ピン
に、リレーを介して、可変容量が接続されていることを
特徴とする半導体集積回路試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4297530A JP2978656B2 (ja) | 1992-11-09 | 1992-11-09 | 半導体集積回路試験装置とその試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4297530A JP2978656B2 (ja) | 1992-11-09 | 1992-11-09 | 半導体集積回路試験装置とその試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06148272A true JPH06148272A (ja) | 1994-05-27 |
| JP2978656B2 JP2978656B2 (ja) | 1999-11-15 |
Family
ID=17847729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4297530A Expired - Fee Related JP2978656B2 (ja) | 1992-11-09 | 1992-11-09 | 半導体集積回路試験装置とその試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2978656B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5477847A (en) * | 1992-12-21 | 1995-12-26 | Kiribai Chemical Co., Ltd. | Heating device |
| JP2000121706A (ja) * | 1998-10-09 | 2000-04-28 | Agilent Technol Inc | 回路テスト中に測定システムによって誘発されるエラ―を除去するための方法及び装置 |
-
1992
- 1992-11-09 JP JP4297530A patent/JP2978656B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5477847A (en) * | 1992-12-21 | 1995-12-26 | Kiribai Chemical Co., Ltd. | Heating device |
| JP2000121706A (ja) * | 1998-10-09 | 2000-04-28 | Agilent Technol Inc | 回路テスト中に測定システムによって誘発されるエラ―を除去するための方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2978656B2 (ja) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1054851A (ja) | 電源出力電流測定装置 | |
| JPH0658974A (ja) | 回路網検査装置及び方法 | |
| JP4344667B2 (ja) | 非接触電圧測定装置 | |
| US6674295B1 (en) | Impedance measuring apparatus for electronic component | |
| TWI383158B (zh) | Capacitance measurement circuit and method | |
| KR100363294B1 (ko) | 프로브 접촉상태 검출방법 및 프로브 접촉상태 검출장치 | |
| JPH06148272A (ja) | 半導体集積回路試験装置 | |
| CA2376732C (en) | A current-comparator-based four-terminal resistance bridge for power frequencies | |
| US5124647A (en) | Contact testing device | |
| US6573728B2 (en) | Method and circuit for electrical testing of isolation resistance of large capacitance network | |
| JP2982236B2 (ja) | 半導体集積回路の試験回路 | |
| KR100231649B1 (ko) | 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법 | |
| JP2002168914A (ja) | 安定化電源装置 | |
| JP2001091562A (ja) | 回路基板検査装置 | |
| JPH10293154A (ja) | 半導体試験装置用バイアス電源回路 | |
| US11243232B2 (en) | Test apparatuses including probe card for testing semiconductor devices and operation methods thereof | |
| WO2023026839A1 (ja) | インピーダンス測定装置 | |
| CN107228986A (zh) | 一种电容失配检测电路及方法 | |
| JPH0714924Y2 (ja) | 放電電源回路付きインサーキットテスタ並びに測定、放電兼用電源回路付きインサーキットテスタ | |
| JPH0533977Y2 (ja) | ||
| JP3545260B2 (ja) | 半導体集積回路試験装置 | |
| TW202248666A (zh) | 電路感測裝置 | |
| JPH08105935A (ja) | 半導体集積回路の検査装置 | |
| CN117849468A (zh) | 一种触摸板盖板电容值的测试方法 | |
| JPH09145748A (ja) | 電流測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990817 |
|
| LAPS | Cancellation because of no payment of annual fees |