JPH06132632A - Manufacture of ceramic board - Google Patents
Manufacture of ceramic boardInfo
- Publication number
- JPH06132632A JPH06132632A JP30478792A JP30478792A JPH06132632A JP H06132632 A JPH06132632 A JP H06132632A JP 30478792 A JP30478792 A JP 30478792A JP 30478792 A JP30478792 A JP 30478792A JP H06132632 A JPH06132632 A JP H06132632A
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- via hole
- conductor
- ceramic substrate
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は,ビアホールと導体パタ
ーンとの接続信頼性に優れたセラミックス基板の製造方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a ceramic substrate having excellent connection reliability between via holes and conductor patterns.
【0002】[0002]
【従来技術】セラミックス基板は,機械的強度,絶縁抵
抗が強く,温度,湿度等の環境等にも強いセラミックス
特有の優れた性質を有する。この性質を利用して,セラ
ミックス基板は,従来より,電子部品を実装するための
基板として用いられている。このような多層セラミック
ス基板9としては,例えば図9に示すごとく,ビアホー
ル90と導体パターン58,59とを形成したセラミッ
クス基板97〜99を積層してなるものがある。ビアホ
ール90内にはビアホール導体5が充填されている。2. Description of the Related Art A ceramic substrate has excellent mechanical properties, high insulation resistance, and resistance to environments such as temperature and humidity, which are peculiar to ceramics. Utilizing this property, a ceramic substrate has been conventionally used as a substrate for mounting electronic components. As such a multilayer ceramic substrate 9, for example, as shown in FIG. 9, there is one in which ceramic substrates 97 to 99 in which via holes 90 and conductor patterns 58 and 59 are formed are laminated. The via hole conductor 5 is filled in the via hole 90.
【0003】上記多層セラミックス基板を作製するに当
たっては,まずセラミックス基板を形成するためのグリ
ーンシートを準備する。次いで,該グリーンシートにビ
アホールを穿設して,その中にビアホール導体を充填す
る。次いで,グリーンシートの表面に導体パターンを印
刷する。その後,上記グリーンシートを焼結し,上記多
層セラミックス基板を得る。In manufacturing the multilayer ceramic substrate, first, a green sheet for forming the ceramic substrate is prepared. Next, a via hole is formed in the green sheet, and the via hole conductor is filled therein. Then, a conductor pattern is printed on the surface of the green sheet. Then, the green sheet is sintered to obtain the multilayer ceramic substrate.
【0004】しかし,グリーンシートの焼成時には,グ
リーンシートが縦,横,厚さの3方向に各々10〜30
%程度の寸法誤差を伴って収縮する。この収縮は,セラ
ミックス基板に形成された外層回路の形成位置にずれが
生じるという問題を発生させる。However, at the time of firing the green sheet, the green sheet is 10 to 30 in each of the three directions of length, width and thickness.
Shrinks with a dimensional error of about%. This shrinkage causes a problem that the formation position of the outer layer circuit formed on the ceramic substrate is displaced.
【0005】そこで,出願人は,この収縮率を一定にす
るために,図10に示すごとく,上記焼成の際にグリー
ンシート87〜89の最外層に,未焼結シート2を圧着
した状態で行ない,その後,未焼結シート2を除去する
方法につき,先に出願した(特願平4−223190
号)。Therefore, in order to make the shrinkage rate constant, the applicant, as shown in FIG. 10, in a state where the green sheet 87 to 89 is press-bonded to the outermost layer of the green sheets 87 to 89 during the firing. I applied for a method of removing the unsintered sheet 2 after that (Japanese Patent Application No. 4-223190).
issue).
【0006】未焼結シート2は,アルミナ材料よりな
り,上記グリーンシートの焼結温度では焼結しないもの
である。この方法によれば,グリーンシートは,未焼結
シートにより,縦横方向の収縮が抑制され,厚さ方向に
のみ収縮するので,寸法誤差が0.1%以下の均一な厚
さに収縮させることができる。The unsintered sheet 2 is made of an alumina material and does not sinter at the sintering temperature of the green sheet. According to this method, the green sheet is restrained from shrinking in the vertical and horizontal directions by the unsintered sheet and shrinks only in the thickness direction. Therefore, the green sheet should be shrunk to a uniform thickness of 0.1% or less. You can
【0007】[0007]
【解決しようとする課題】しかしながら,上記従来の製
造方法によれば,上記グリーンシートを焼成する際に,
図10に示すごとく,ビアホール90の壁面が湾曲し,
ビアホール90内に隙間8が形成される。そのため,ビ
アホール90と導体パターン58,59との接続信頼性
が悪化する。[Problems to be Solved] However, according to the above conventional manufacturing method, when firing the green sheet,
As shown in FIG. 10, the wall surface of the via hole 90 is curved,
The gap 8 is formed in the via hole 90. Therefore, the connection reliability between the via hole 90 and the conductor patterns 58 and 59 deteriorates.
【0008】ビアホール90が湾曲するのは以下の理由
によるものであると推測される。即ち,焼成の際に,グ
リーンシート87〜89は,熱圧着した未焼結シート2
により縦横方向の収縮が抑制され,厚さ方向のみ収縮す
る。しかし,上記グリーンシートの厚さ方向は何にも拘
束されずに自由状態である。そのため,ビアホール90
の中央付近の収縮が大きく,湾曲変形してしまう。この
収縮,湾曲は,グリーンシートの全体厚みが大きい程大
きい。本発明はかかる問題点に鑑み,ビアホールと導体
パターンとの接続信頼性に優れたセラミックス基板の製
造方法を提供しようとするものである。It is assumed that the via hole 90 is curved for the following reason. That is, during firing, the green sheets 87 to 89 are the green sheets 87 that have been thermocompression bonded.
This suppresses contraction in the vertical and horizontal directions, and contracts only in the thickness direction. However, the thickness direction of the green sheet is free from any constraint. Therefore, the via hole 90
The contraction in the vicinity of the center of the is large, causing a curving deformation. This shrinkage and bending increase as the overall thickness of the green sheet increases. In view of the above problems, the present invention aims to provide a method of manufacturing a ceramic substrate having excellent connection reliability between a via hole and a conductor pattern.
【0009】[0009]
【課題の解決手段】本発明は,ビアホールを有するセラ
ミックス基板の製造方法において,セラミックス基板を
形成するためのグリーンシートと,該グリーンシートの
焼結温度では焼結しない未焼結シートとを準備する第1
工程と,上記グリーンシートにビアホールを穿設する第
2工程と,上記ビアホールの壁面に導体膜を形成し,か
つその中心部は空隙状態とする第3工程と,上記グリー
ンシートに導体パターンを形成する第4工程と,上記グ
リーンシートの上下に,上記未焼結シートを載置し,圧
着することにより圧着体を得る第5工程と,上記グリー
ンシートの焼結温度で上記圧着体を焼成して焼成体を得
る第6工程と,上記焼成体から上記未焼結シートを除去
する第7工程とよりなることを特徴とするセラミックス
基板の製造方法にある。According to the present invention, in a method of manufacturing a ceramic substrate having a via hole, a green sheet for forming the ceramic substrate and an unsintered sheet that does not sinter at the sintering temperature of the green sheet are prepared. First
Steps, a second step of forming a via hole in the green sheet, a third step of forming a conductor film on the wall surface of the via hole, and a third step of forming a void in the center thereof, and forming a conductor pattern on the green sheet And a fifth step of obtaining the pressure-bonded body by placing the green sheet above and below the green sheet and pressure-bonding it, and firing the pressure-bonded body at the sintering temperature of the green sheet. And a seventh step of removing the green sheet from the fired body, and a seventh step of removing the unsintered sheet from the fired body.
【0010】本発明において最も注目すべきことは,ビ
アホールの壁面に導体膜を形成し,かつその中心部は空
隙状態としたことである。上記導体膜を形成するに当た
っては,例えば,スクリーン印刷によりセラミックス基
板の上側からビアホール内にビアホール導体を充填する
と同時に,その下側から吸引器によりビアホールの中央
部の導体を吸引除去する。上記ビアホール導体は,Ag
系ペースト等を用いる。What is most noticeable in the present invention is that the conductor film is formed on the wall surface of the via hole and the central portion thereof is in a void state. In forming the conductor film, for example, the via hole conductor is filled into the via hole from the upper side of the ceramic substrate by screen printing, and at the same time, the conductor in the central portion of the via hole is sucked and removed from the lower side by a suction device. The via hole conductor is Ag
A system paste or the like is used.
【0011】上記セラミックス基板形成用のグリーンシ
ートは,1000℃以下で焼結可能な低温焼成基板材料
であることが好ましい。上記未焼結シートは,上記グリ
ーンシートの焼結温度では,焼結しないものであり,ア
ルミナ,ジルコニア等を用いる。上記グリーンシートを
複数枚積層することにより,セラミックス基板の多層体
を形成することができる。この場合,導体パターンは,
多層セラミックス基板の内部或いは表面にも形成するこ
とができる。The green sheet for forming the ceramics substrate is preferably a low temperature firing substrate material that can be sintered at 1000 ° C. or lower. The unsintered sheet does not sinter at the sintering temperature of the green sheet, and alumina, zirconia or the like is used. A multilayer body of ceramic substrates can be formed by stacking a plurality of the green sheets. In this case, the conductor pattern is
It can be formed inside or on the surface of the multilayer ceramic substrate.
【0012】[0012]
【作用及び効果】本発明においては,グリーンシートに
形成したビアホールの壁面に,予め導体膜を形成し,か
つその中心部は空隙状態としている。そのため,導体膜
は,上記ビアホールの壁面に密着しており,グリーンシ
ートの焼成時においてビアホールが湾曲しても,ビアホ
ールの壁面と共に湾曲し,両者の間には隙間が発生しな
い。In the present invention, the conductor film is formed in advance on the wall surface of the via hole formed in the green sheet, and the central portion thereof is in a void state. Therefore, the conductor film is in close contact with the wall surface of the via hole, and even if the via hole is curved during firing of the green sheet, the conductor film is curved along with the wall surface of the via hole, and no gap is formed between the two.
【0013】それ故,導体膜は,セラミックス基板の表
面に形成された導体パターンとの接続信頼性に優れてい
る。したがって,本発明によれば,ビアホールと導体パ
ターンとの接続信頼性に優れたセラミックス基板の製造
方法を提供することができる。Therefore, the conductor film is excellent in connection reliability with the conductor pattern formed on the surface of the ceramic substrate. Therefore, according to the present invention, it is possible to provide a method of manufacturing a ceramic substrate having excellent connection reliability between the via hole and the conductor pattern.
【0014】[0014]
【実施例】実施例1 本発明にかかる実施例について,図1〜図6を用いて説
明する。本例は,図1に示すごとく,ビアホール90を
有するセラミックス基板91,92よりなる多層セラミ
ックス基板9を製造する方法である。セラミックス基板
91の上下には,導体パターン12,13が形成されて
いる。図2〜図4に示すごとく,セラミックス基板91
の導体パターン12,13は,ビアホール90内に充填
した導体膜11を介して,交互に電気的に接続してい
る。EXAMPLES Example 1 An example according to the present invention will be described with reference to FIGS. This example is a method of manufacturing a multilayer ceramic substrate 9 including ceramic substrates 91 and 92 having via holes 90 as shown in FIG. Conductor patterns 12 and 13 are formed above and below the ceramic substrate 91. As shown in FIGS. 2 to 4, the ceramic substrate 91
The conductor patterns 12 and 13 are alternately electrically connected via the conductor film 11 filled in the via hole 90.
【0015】上記セラミックス基板の製造方法について
説明する。まず,第1工程においては,図5(a)に示
すごとく,800℃〜1000℃にて焼結可能なセラミ
ックス基板91形成用のグリーンシート81を準備す
る。グリーンシートは,セラミックス粉とバインダーと
溶剤とを混合し,ドクターブレード法によりシート状に
することにより得られる。グリーンシートの厚さは0.
36mmである。A method of manufacturing the above ceramic substrate will be described. First, in the first step, as shown in FIG. 5A, a green sheet 81 for forming a ceramic substrate 91 that can be sintered at 800 ° C. to 1000 ° C. is prepared. The green sheet is obtained by mixing ceramic powder, a binder, and a solvent and forming a sheet by the doctor blade method. The thickness of the green sheet is 0.
It is 36 mm.
【0016】上記セラミックス粉は,CaO−Al2 O
3 ─SiO2 ─B2 O3 系ガラス60重量部と,α─ア
ルミナ40重量部とよりなる混合物であって,平均粒径
2μmの粉体である。上記バインダーとしては,ブチラ
ール樹脂を用いる。上記溶剤としては,例えばトルエ
ン,エタノール,及びジブチルフタレートを用いる。The above ceramic powder is CaO--Al 2 O.
It is a mixture of 60 parts by weight of 3- SiO 2 --B 2 O 3 glass and 40 parts by weight of α-alumina, and is a powder having an average particle size of 2 μm. Butyral resin is used as the binder. As the solvent, for example, toluene, ethanol and dibutyl phthalate are used.
【0017】次に,図5(b)に示すごとく,厚さ0.
4mmの未焼結シート2を準備する。該未焼結シート2
は,1000℃以上で焼結するα─アルミナ粉末を,上
記グリーンシートと同様にして混合し,シート状にする
ことにより得られる。α─アルミナ粉末の平均粒径は1
μmである。そして,第2工程において,図5(c)に
示すごとく,金型を用いて,上記グリーンシート81
に,0.3mm径のビアホール90を穿設する。Next, as shown in FIG.
A 4 mm green sheet 2 is prepared. The green sheet 2
Is obtained by mixing α-alumina powder that is sintered at 1000 ° C. or higher in the same manner as the above green sheet to form a sheet. Average particle size of α-alumina powder is 1
μm. Then, in the second step, as shown in FIG. 5C, the green sheet 81 is formed by using a mold.
Then, a via hole 90 having a diameter of 0.3 mm is formed.
【0018】次いで,第3工程において,図5(d)に
示すごとく,上記ビアホール90の壁面に導体膜11を
形成し,かつその中央部は空隙状態とする。上記導体膜
11を形成するに当たっては,図8に示すごとく,スク
リーン印刷機3によりグリーンシート81の上側からビ
アホール90内にビアホール導体10を充填すると同時
に,その下側から吸引器4によりビアホール90の中央
部のビアホール導体を吸引する。Next, in the third step, as shown in FIG. 5D, the conductor film 11 is formed on the wall surface of the via hole 90, and the central portion thereof is in a void state. In forming the conductor film 11, as shown in FIG. 8, the via hole conductor 10 is filled into the via hole 90 from the upper side of the green sheet 81 by the screen printing machine 3 and, at the same time, the via hole 90 of the via hole 90 is formed from the lower side thereof. Attract the via-hole conductor in the center.
【0019】上記スクリーン印刷機3は,グリーンシー
ト81のビアホール90と同一形状の孔310を有する
パターン31を有する。該パターン31の上にビアホー
ル導体10を載せて,これをスキージ32により上記孔
310から押し出す。これにより,ビアホール90内に
ビアホール導体10を充填する。The screen printing machine 3 has a pattern 31 having holes 310 of the same shape as the via holes 90 of the green sheet 81. The via-hole conductor 10 is placed on the pattern 31, and this is pushed out from the hole 310 by the squeegee 32. As a result, the via hole conductor 10 is filled in the via hole 90.
【0020】また,上記吸引器4は,真空室40と該真
空室40の上方開口部に設けられたチャック板41とを
有する。チャック板41は,グリーンシート81のビア
ホール90と同一形状の孔410を有する。そして,チ
ャック板41の上にグリーンシート81を載置して,真
空室40内を減圧状態にする。これにより,ビアホール
90の中心部のビアホール導体10が,真空室40内に
吸引され,ビアホール90の壁面にのみ導体膜11が残
る。The suction device 4 has a vacuum chamber 40 and a chuck plate 41 provided at the upper opening of the vacuum chamber 40. The chuck plate 41 has a hole 410 having the same shape as the via hole 90 of the green sheet 81. Then, the green sheet 81 is placed on the chuck plate 41 to reduce the pressure in the vacuum chamber 40. As a result, the via hole conductor 10 at the center of the via hole 90 is sucked into the vacuum chamber 40, and the conductor film 11 remains only on the wall surface of the via hole 90.
【0021】ビアホール導体10は,ペースト状であ
り,Ag粉とバインダーとしてのエチルセルロースとの
混合粉末と,溶剤としてのテレピネオールとを混合する
ことにより得られる。混合の際には,3本ロール混合機
を用いて,上記混合粉末を均一に分散させる。上記混合
粉末の平均粒径は,1μmである。The via-hole conductor 10 is in a paste form, and is obtained by mixing a mixed powder of Ag powder and ethyl cellulose as a binder with terpineol as a solvent. At the time of mixing, the above-mentioned mixed powder is uniformly dispersed by using a three-roll mixer. The average particle size of the mixed powder is 1 μm.
【0022】次に,第4工程において,図5(e)に示
すごとく,グリーンシート81の表面,裏面に,導体パ
ターン12,13を印刷する。導体パターン12は外層
パターンであり,導体パターン13は内層パターンであ
る。また,セラミックス基板92形成用のグリーンシー
ト82を,上記第1工程と同様に成形する。Next, in the fourth step, as shown in FIG. 5E, the conductor patterns 12 and 13 are printed on the front and back surfaces of the green sheet 81. The conductor pattern 12 is an outer layer pattern, and the conductor pattern 13 is an inner layer pattern. Further, the green sheet 82 for forming the ceramic substrate 92 is formed in the same manner as in the first step.
【0023】次に,上記第1工程〜第4工程を行い加工
されたグリーンシート81及び上記第1工程により成形
されたグリーンシート82を,金型を用いて外寸法12
0mm×120mmの正方形状に打抜く。次に,第5工
程において,図6に示すごとく,上記グリーンシート8
2,81を下から順に積層し,その最上層及び最下層に
上記未焼結シート2を載置する。次に,これらを温度1
00℃,圧力100Kg/cm2 にて,熱圧着し,圧着
体99を得る。Next, the green sheet 81 processed by the first to fourth steps and the green sheet 82 formed by the first step are used to obtain an outer dimension 12 using a mold.
Punching into a 0 mm x 120 mm square shape. Next, in the fifth step, as shown in FIG.
2, 81 are laminated in order from the bottom, and the green sheet 2 is placed on the uppermost layer and the lowermost layer. Next, set these to 1
Thermocompression bonding is performed at 00 ° C. and a pressure of 100 Kg / cm 2 to obtain a pressure bonded body 99.
【0024】次に,第6工程において,上記圧着体99
を900℃,20分間焼成して上記圧着体99を焼成し
て,焼成体を得る。次に,第7工程において,図7に示
すごとく,上記焼成体98から未焼結シート2を除去す
る。これにより,図1〜4に示す前記多層セラミックス
基板9が得られる。Next, in a sixth step, the pressure-bonded body 99 is
Is baked at 900 ° C. for 20 minutes to bake the pressure-bonded body 99 to obtain a fired body. Next, in the seventh step, as shown in FIG. 7, the unsintered sheet 2 is removed from the fired body 98. As a result, the multilayer ceramic substrate 9 shown in FIGS. 1 to 4 is obtained.
【0025】次に,上記により作製された多層セラミッ
クス基板のビアホール90内における導体膜11の導通
性について評価した。また,比較のために,ビアホール
の内部全体にビアホール導体を充填し前記と同様の方法
で作製された,図9に示すごときセラミックス基板(比
較例)を作製した。導体の導通性を測定するに当たって
は,テスターを用い,100Ω以上の抵抗値の場合を導
通性無しとし,100Ω未満の場合を導通性有りとし
た。Next, the conductivity of the conductor film 11 in the via hole 90 of the multilayer ceramic substrate manufactured as described above was evaluated. For comparison, a ceramic substrate (comparative example) as shown in FIG. 9 was prepared by filling the entire inside of the via hole with a via hole conductor and by the same method as described above. When measuring the electrical continuity of the conductor, a tester was used. When the resistance value was 100Ω or more, the electrical continuity was determined, and when it was less than 100Ω, the electrical conductivity was determined.
【0026】その結果,本発明にかかる実施例のビアホ
ールはいずれも導通性があった。比較例については,ビ
アホールが湾曲して,ビアホール導体と該ビアホールに
接続する導体パターンとの間に隙間が生じたために,導
通性がなかった。以上より知られるごとく,本例のセラ
ミックス基板は,グリーンシート81,82に形成した
ビアホール90の内壁に導体膜11を形成し,かつビア
ホール90の中心部は空隙状態である。As a result, all the via holes of the examples according to the present invention were conductive. In the comparative example, the via hole was curved and a gap was formed between the via hole conductor and the conductor pattern connected to the via hole, so that there was no conductivity. As is known from the above, in the ceramic substrate of this example, the conductor film 11 is formed on the inner wall of the via hole 90 formed in the green sheets 81 and 82, and the central portion of the via hole 90 is in a void state.
【0027】そのため,導体膜11は,上記ビアホール
の壁面に密着しており,グリーンシートの焼成時におい
てビアホール90が湾曲しても,ビアホール90の壁面
と共に湾曲し,両者の間には隙間が発生しない。それ
故,本例のセラミックス基板は,ビアホールと導体パタ
ーンとの接続信頼性に優れている。Therefore, the conductor film 11 is in close contact with the wall surface of the via hole, and even if the via hole 90 is curved during firing of the green sheet, the conductor film 11 is curved along with the wall surface of the via hole 90, and a gap is generated between the two. do not do. Therefore, the ceramic substrate of this example has excellent connection reliability between the via hole and the conductor pattern.
【図1】実施例1の多層セラミックス基板の断面図。FIG. 1 is a cross-sectional view of a multilayer ceramic substrate of Example 1.
【図2】図1におけるA−A線矢視断面図。FIG. 2 is a sectional view taken along the line AA in FIG.
【図3】図1の多層セラミックス基板における平面図。FIG. 3 is a plan view of the multilayer ceramic substrate shown in FIG.
【図4】図1のB−B線矢視断面図。FIG. 4 is a sectional view taken along the line BB of FIG.
【図5】実施例1のセラミックス基板の製造工程説明
図。FIG. 5 is an explanatory view of the manufacturing process of the ceramic substrate of the first embodiment.
【図6】図5に続く製造工程説明図。FIG. 6 is an explanatory view of the manufacturing process following FIG.
【図7】図6に続く製造工程説明図。FIG. 7 is an explanatory view of the manufacturing process following FIG. 6;
【図8】実施例1において,ビアホール内に導体膜を形
成する方法を示す説明図。FIG. 8 is an explanatory view showing a method of forming a conductor film in a via hole in the first embodiment.
【図9】従来例のセラミックス基板の断面図。FIG. 9 is a sectional view of a conventional ceramic substrate.
【図10】従来例における問題点の説明図。FIG. 10 is an explanatory diagram of a problem in the conventional example.
10...ビアホール導体, 11...導体膜, 12,13...導体パターン, 2...未焼結シート, 9...多層セラミックス基板, 90...ビアホール, 91,92...セラミックス基板, 81,82...グリーンシート, 98...焼成体, 99...圧着体, 10. . . Via-hole conductor, 11. . . Conductor film, 12, 13. . . Conductor pattern, 2. . . Unsintered sheet, 9. . . Multi-layer ceramics substrate, 90. . . Beer hall, 91,92. . . Ceramic substrate, 81, 82. . . Green sheet, 98. . . Fired body, 99. . . Crimp body,
Claims (1)
製造方法において, セラミックス基板を形成するためのグリーンシートと,
該グリーンシートの焼結温度では焼結しない未焼結シー
トとを準備する第1工程と, 上記グリーンシートにビアホールを穿設する第2工程
と, 上記ビアホールの壁面に導体膜を形成し,かつその中心
部は空隙状態とする第3工程と, 上記グリーンシートに導体パターンを形成する第4工程
と, 上記グリーンシートの上下に,上記未焼結シートを載置
し,圧着することにより圧着体を得る第5工程と, 上記グリーンシートの焼結温度で上記圧着体を焼成して
焼成体を得る第6工程と, 上記焼成体から上記未焼結シートを除去する第7工程と
よりなることを特徴とするセラミックス基板の製造方
法。1. A method of manufacturing a ceramic substrate having a via hole, comprising: a green sheet for forming the ceramic substrate;
A first step of preparing an unsintered sheet that does not sinter at the sintering temperature of the green sheet; a second step of forming a via hole in the green sheet; and forming a conductor film on the wall surface of the via hole, and A third step of forming a void in the central portion, a fourth step of forming a conductor pattern on the green sheet, and placing the unsintered sheet above and below the green sheet and crimping them Of the green sheet, a sixth step of firing the pressure-bonded body at a sintering temperature of the green sheet to obtain a fired body, and a seventh step of removing the unsintered sheet from the fired body. A method for manufacturing a ceramic substrate, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30478792A JPH06132632A (en) | 1992-10-16 | 1992-10-16 | Manufacture of ceramic board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30478792A JPH06132632A (en) | 1992-10-16 | 1992-10-16 | Manufacture of ceramic board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06132632A true JPH06132632A (en) | 1994-05-13 |
Family
ID=17937232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30478792A Pending JPH06132632A (en) | 1992-10-16 | 1992-10-16 | Manufacture of ceramic board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06132632A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0364094A (en) * | 1989-08-01 | 1991-03-19 | Matsushita Electric Ind Co Ltd | Apparatus for forming conductive layer pattern on green sheet |
-
1992
- 1992-10-16 JP JP30478792A patent/JPH06132632A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0364094A (en) * | 1989-08-01 | 1991-03-19 | Matsushita Electric Ind Co Ltd | Apparatus for forming conductive layer pattern on green sheet |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3666321B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
EP0307878A2 (en) | Method for fabricating multilayer circuits | |
JP2001291955A (en) | Multilayered ceramic substrate and manufacturing method therefor, designing method therefor and electronic device | |
JPH0992983A (en) | Manufacture of ceramic multilayer board | |
CN1229209C (en) | Ceramic multilayer substrate manufacturing method unfired composite multilayer body | |
EP0535711A2 (en) | Method for producing multilayered ceramic substrate | |
JP3003413B2 (en) | Method for manufacturing multilayer ceramic substrate | |
JPH0786743A (en) | Manufacture of multilayer ceramic board | |
US6194053B1 (en) | Apparatus and method fabricating buried and flat metal features | |
JPH08125339A (en) | Manufacture of multilayer circuit board | |
KR100800509B1 (en) | Conductive paste and multi-layer ceramic substrate | |
JPH06132632A (en) | Manufacture of ceramic board | |
US6245185B1 (en) | Method of making a multilayer ceramic product with thin layers | |
KR100289959B1 (en) | Manufacturing method of embedded capacitor of low temperature simultaneous firing ceramic | |
JP4089356B2 (en) | Manufacturing method of multilayer ceramic substrate | |
JP2555638B2 (en) | Method for manufacturing multilayer ceramic substrate | |
JP2732171B2 (en) | Manufacturing method of ceramic circuit board | |
JPH06125178A (en) | Ceramic multilayer board and its manufacture | |
JP3898653B2 (en) | Manufacturing method of glass ceramic multilayer wiring board | |
JP2893116B2 (en) | Manufacturing method of ceramic multilayer wiring board | |
JPH0878849A (en) | Ceramic multilayered circuit board and its manufacture | |
JPS63288094A (en) | Ceramic multilayer substrate and manufacture thereof | |
JP2555639B2 (en) | Method for manufacturing multilayer ceramic substrate | |
JPH06338686A (en) | Manufacture of multilayer substrate | |
KR100762824B1 (en) | Conductive paste and multi-layer ceramic substrate |